SU1653145A1

SU1653145A1 - Устройство задержки

Info

Publication number: SU1653145A1
Application number: SU894657034A
Authority: SU
Inventors: Владимир Владимирович Столяр
Original assignee: Предприятие П/Я М-5546
Priority date: 1989-02-27
Filing date: 1989-02-27
Publication date: 1991-05-30

Abstract

Изобретение может быть использовано в качестве программно-управл емой задержки импульсных сигналов. Цель изобретени - сокращение аппарат- но-мощностных затрат - достигаетс путем введени в состав устройства регистра 7 пам ти и новых св зей. Кроме того, в состав устройства вход т триггер 1, элемент И 2, коммутатор 3 каналов , генератор 4 многофазного напр жени , формирователь 5, счетчик 6. Введенные отличи позвол ют, сохран точностные характеристики устройства, исключить его многоканальность, требующую большого числа счетчиков. 1 ил. (/)

Description

Изобретение относится к приборостроению и может быть использовано, в частности, в измерительной технике.

Цель изобретения - сокращение аппа-5 ратных затрат.

На чертеже приведена структурная схема устройства задержки.

Устройство задержки содержит триггер 1, элемент И 2, коммутатор 3 ка- 10 налов, генератор 4 многофазного напряжения, формирователь 5, счетчик 6 и регистр 7 памяти.

Первый вход триггера 1 является входом устройства. Информационные 15 входы счетчика 6 подключены к соответствующим разрядам шины кода задержки. Первый вход элемента И 2 является тактовым входом устройства. Второй вход элемента И 2 соединен с входом форми- 20 рователя 5 и подключен к выходу триггера 1. Выход формирователя 5 соединен с управляющим входом счетчика 6. Вход генератора 4 многофазного напряжения соединен с выходом элемента 25 И ,2. Управляющий вход регистра 7 памяти подключен к выходу формирователя 5. Информационные входы коммутатора 3 каналов подключены к выходам генератора 4 многофазного напряжения. 30

Адресные входы коммутатора 3 каналов подключены через регистр 7 памяти к соответствующим младшим разрядам шины кода задержки. Выход коммутатора 3 каналов соединен со счетным входом 35 счетчика 6, выход переполнения которого соединен с вторым входом триггера 1 и является выходом устройства.

Генератор 4 многофазного напряжения может быть реализован при помощи 40 последовательно соединенных счетчика и дешифратора, при этом вход счетчика является входом генератора, а выходы дешифратора - его выходами.

| 45

Устройство задержки работает следующим образом.

Импульсы запуска опрокидывают триггер 1, выходной уровень которого отпирает элемент И 2 и записывает при помощи формирователя 5 код задержки в регистр 7 памяти: и в счетчик 6. Счетные импульсы начинают поступать на генератор 4 многофазного напряжения. С. выходов генератора 4 сдвинутые по фазе напряжения подаются на информационные входы коммутатора 3 каналов, который через регистр 7 памяти управляется младшими разрядами шины кода задержки. На счетный вход .. счетчика 6 поступают импульсы с выхода коммутатора 3 каналов. На выходе переполнения счетчика 6 появляется импульс, временное положение которого соответствует коду задержки, поступающему на его информационные входы, и устанавливает триггер 1 в исходное состояние. Зопрещающий уровень с выхода.триггера 1 поступает на вход элемента И 2 и запрещает прохождение счетных импульсов. Устройство переходит в исходное состояние до прихода очередного импульса запуска.

Таким образом, на выходе счетчика 6 в течение одного периода следования импульсов запуска образуется прямоугольный импульс, который является задержанным относительно импульса запуска, причем величину Т задержки можно определить по формуле

Т = ^/2^ + где к и К - коды, поступающие на младшие и старшие разряды шины кода задержки соответственно;

'с - период следования тактовых импульсов;

m - число младших разрядов шины кода задержки.

Таким образом, предложенное устройство позволяет формировать задержанный сигнал с требуемой точностью, при существенно меньших аппаратно-мощностных затратах и меньшем числе связей между элементами устройства, что · выгодно отличает его от устройствапрототипа.

Claims

Формула изобретения

Устройство задержки, содержащее элемент И, коммутатор каналов, генератор многофазного напряжения формирователь, счетчик и триггер, первый вход которого является входом устройства, информационные входы счетчика подключены к соответствующим разрядам шины кода задержки, первый вход элемента И является тактовым входом устройства, второй вход элемента И соединен с входом формирователя и подключен к выходу триггера, выход формирователя соединен с управляющим входом счетчика, вход генератора многофазног.о напряжения соединен с выходом элемента И, отличающееся

5 1653145 тем, что , с целью сокращения аппаратных затрат, в него введен регистр памяти, при этом управляющий вход регистра памяти подключен к выходу формирователя, информационные входы коммутатора каналов подключены к выходам генератора многофазного напряжения, адресные входы коммутатора каналов подклю чены через регистр памяти к соответствующим младшим разрядам шины кода задержки , выход коммутатора каналов соединен jco счетным входом счетчика , выход переполнения которого соединен с вторым входом триггера и является выходом устройства.