SU1234956A1

SU1234956A1 - Устройство дискретной задержки

Info

Publication number: SU1234956A1
Application number: SU843796126A
Authority: SU
Inventors: Евгений Дмитриевич Петин; Лидия Алексеевна Чмихун
Original assignee: Предприятие П/Я Р-6047
Priority date: 1984-07-13
Filing date: 1984-07-13
Publication date: 1986-05-30

Abstract

Изобретение может быть использовано в области приборостроени , в частности в измерительной те.хнике. Цель изобретени - повышение бь стродействн устройства. Устройство содержит управл ющий триггер I, элемент И 2, управл ющий счетчик 3, генератор 5 переписывающего импульса и эле- мепт 7 задержкп. Введение в устройство п-1 счетчиков 6, формировател 4 многофазного паир жепи и коммутатора 8 каналов позволило меньи пть дискретность задержки . В огпюаиии приведены временные диаграммы работы устройства. 2 ил. ю со со ел 05

Description

Изобретение относитс к приборостроению и может быть использовано, в частности , в измерительной технике.

Целью изобретени вл етс новышение быстродействи за счет уменьшени дискретности задержки.

На фиг.1 нриведена схема устройства дискретной задержки; на фиг.2 - временные диаграммы работы устройства.

Устройство дискретной задержки содер- жит управл ющий триггер 1, элемент И 2, управл ющий счетчик 3, формирователь 4 многофазного напр жени , генератор 5 переписывающего импульса, счетчика 6, элемент 7 задержки и коммутатор 8 каналов.

Пр мой выход управл ющего триггера 1 соединен с входом элемента И 2, выход которого соединен с входом формировател 4 многофазного напр жени . Инверсный выход управл ющего триггера 1 соединен с входом генератора 5 переписывающего им- пульса. Информационные входы счетчиков 6 соединены с выходами управл ющего счетчика 3 импульсов, а счетные входы - с выходами формировател 4 многофазного напр жени . К другому входу управл ющего триггера 1 подсоединен вход элемента 7 задержки, выход которого соединен с дополнительным выходом устройства. Выходы переполнени счетчиков 6 соединены с инфор- мацио}шыми входами коммутатора 8 каналов , управл ющие входы которого соедине- ны с младщими разр дами управл ющего счетчика 3, старщие разр ды которого соединены с информационными входами п-1 счетчиков 6. Выход коммутатора 8 каналов соединен с R-входом управл ющего триггера 1. Выход генератора 5 переписываю- щего импульса соединен с управл ющими входами п-1 счетчиков.

Устройство дискретной задержки работает следующим образом.

Код задержки записываетс в управл ющий счетчик 3, старщие разр ды которого переписываютс в счетчики 6 импульсов. Импульс запуска (фиг.26) опрокидывает управл ющий триггер 1, выходной импульс (фиг.2в) которого отпирает элемент И 2. Счетные импульсы (фиг.2г) начинают поступать на фор.мирователь 4 многофазного напр жени . С выходов формировател сдвинутые по фазе напр жени (фиг.2 д,е,ж) подаютс на счетные входы счетчиков 6. Одновременно с подачей разрешающего импульса на элемент И 2 (фиг.2 а) на управл ющие входы счетчиков подаетс разрешающее напр жение счета с выхода генератора 5 переписывающего импульса, так как на его вход поступает разрешающий потенциал с управл ющего триггера 1. Счетчики начинают ра

5

0 „

0

5

ботать. Импульсы переполнени (фиг.2 з,и,к) счетчиков 6 поступают на информационные входы коммутатора 8 каналов, который управл етс младшими разр дами управл ю- nj,ero счетчика. С выхода коммутатора 8 каналов один из импульсов переполнени поступает на вход управл ющего триггера 1 и устанавливает его в исходное состо ние. Запрещающий потенциал с выхода управл ющего триггера 1 поступает на вход элемента И 2 и запрещает прохождение счетных импульсов, а инверсный выход управл ющего триггера переводит счетчики 6 в режим параллельной записи. Устройство переходит в исходное состо ние до прихода очередного импульса запуска.

Таким образом, на выходе коммутатора 8 каналов в течение одного периода следовани импульсов запуска образуетс пр моугольный импульс (фиг. 2 л, который вл етс задержанным относительно импульса запуска.

Claims

Формула изобретени

Устройство дискретной задержки, содержащее счетчик, информационные входы которого соединены с соответствующими старшими разр дами управл ющего счетчика, управл ющий триггер, выход которого соединен с входом генератора переписывающего импульса, выход которого соединен с управл ющим входом счетчика, элемент И, соединенный одним из входов с выходом управл юйлего триггера, другой вход которого вл етс входом устройства, S-вход управл ющего триггера соединен с шиной запуска, входы управл ющего счетчика соединены с соответствующими шинами кода задержки, отличающеес тем, что, с целью повышени быстродействи , в него дополнительно введены п-1. счетчиков, формирователь многофазного напр жени и ко.ммутатор каналов , причем вход формировател многофазного напр жени соединен с выходом элемента И, а соответствующие выходы - со счетными входами соответствуюцлих счетчиков, выходы переполнени которых соединены с соответствующими информационными входами коммутатора каналов, управл ющие входы коммутатора каналов соединены с соответствующими .младщими разр дами управл ющего счетчика, старшие разр ды которого соединены с информационными входами п-1 счетчиков, выход коммутатора каналов соединен с R-входом управл ющего триггера , а выход генератора переписывающего импульса соединен дополнительно с управл ющими входаг и п-1 счетчиков, выход ко.м- мутатора каналов вл етс выходом устройства .

а XL

nJlJ-LTLTLTLriTTri Л ГгПТ Л П

6

г

т1П1тгп1п г1Г1гигп п

е

ж

п пnt

л

Ъад

.2

t

гт

п пп.