SU746733A1 - Полупосто нное запоминающее устройство - Google Patents

Description

Изобретение относится к вычислительной технике и предназначено для использования в электронных цифровых вычислительных машинах для хранения, записи и считывания сменной информации с электрической перезаписью. ^{5 * * * *}

Известны полу постоянные запоминающие устройства (ППЗУ) с электрической:

сменной информации [1] .

Однако они не позволяют сократить время записи с сохранением надежности ¹⁰ устройства за счёт сокращения количества импульсов линейной записи, т.е. в известных ППЗУ введена запись * rent с het *, но не предусмотрено сокращение колйчества импульсов в пачке положительных и отрицательных токов линейной записи, что значительно снижает быстродействие ППЗУ.

Наиболее близким по технической сущности является ППЗУ где также, как и в _и предлагаемом устройстве, используется запись 'ratchet ' аналогичные блоки, т.е. накопитель, формирователи пачек ли нейных токов X и У, формирователи раз2 рядных токов, блок управления (синхронизации) и блок компенсатора £2] .

Однако в данном ППЗУ не предусмотрено уменьшение времени 'записи и повышение быстродействия за счет сокращения числа положительных и отрицательных токов линейной записи, т.е. сокращение числа импульсов в пачке импульсов тока линейной записи.

Целью изобретения является повышение быстродействия полупостоянного запоминающего устройства с электрической сменой информации на многоотверсных ферритовых элементах.

Поставленная цель достигается тем, что полупостоянное запоминающее устройство содержит два интегрирующих блока, ключ и блок местного управления, один из выходов которого соединен с первым входом блока местного управления, первый и второй выходы которого соединены соответственно с входами первого и второго источников импульсного питания, первый выход блока управления подсоединен X «4.

____ 3 746733 4 входам формирователей разрядных токов и В режиме записи с кодовой шины 2 зак входу’ключа, выход которого подключен писи поступает сигнал 'а' 'Запись' (зп) к одним из входов интегрирующих блоков, второй выход блока управления подключен к второму входу первого интегрирующего $ блока, соединенного со вторым входом блока местного управления, третий выход блока управления соединен со вторым входом второго интегрирующего блока, выход которого подключен к третьему входу бло- ю ка местного управления, а четвертый выход блока управления подключен к четвертому входу блока местного управления, к вторым входам формирователей отрицательных. линейных токов записи и считывания. ₁₅ На фиг. 1 представлена блок-схема полупостоянного запоминающего устройства; на фиг. 2 - временная диаграмма работы ЗУ. ·

Устройство содержит блок 1 управле- ₂0 ния, соединенный с кодовыми шинами 2 записи и с кодовыми шинами 3 считывания, один из выходов блока 1 управления соединен с формирователями 4 разрядных токов, подсоединенных по выходам к разряд- ₂₅ ным шинам 5 накопителя, и ко входу ключа 6. Этот же выход блока 1 управления подключен кд входу блока 7 местного управления.

Второй выход блока 1 управления сое- 3θ динен со входами формирователей 8 и'9 линейнь1х положительных токов записи и со входом интегрирующего блока 10, второй вход которого соединен со входом второго интегрирующего блока 11 и выхо- 35 дом ключа 6, а выход интегрирующего блока 10 подключен ко входу блока 7 местного управления,подсоединенного к источнику 12 положительного импульсного питания. Выход источника 12 положит ель- 40 ноГо импульсного питания подключен ко входам формирователей линейных положитольных токов Записи 8 и 9 и ко входу ” одного из формироват ел ей 13 ли ней ных отрицательных токов записи и считывания. 45

Третий выход блока 1 управления соединен со входами формирователей 13 и 14 линейных отрицательных токов записи и считывания, со вторым входом интегрирующего устройства 11, подсоеди- ⁵⁰ ценного к'блоку 7 местного управления, выход которого подключен к источнику 15 отрицательного иммульсного питания, выход которого соединен со входами одного из формирователей линейных положит ель— ⁵⁵ Hbtx токов записи 8 и входами формирователе 14 линейного отрицательного тока записи и считывания.

на блок управления (фиг. 2). Блок управления вырабатывает на первом выходе управляющий сигнал 'б', который запускает формирователи разрядных токов и блок местного управления, с выхода которого подается управляющий сигнал на источник положительного импульсного питания и на источник отрицательного импульсного питания. Затем с некоторой задержкой относительно управляющего сигнала с первого выхода вырабатывается первый управляющий импульс на втором выходе блока управления 'в', с помощью которог о запускаются формирователи линейных положительных токов записи. Этот же импульс подается на интегрирующий блок 9. С выхода интегрирующего блока 9 подается соответствующий потенциал 'д' на блок местного управления. Далее вырабатывается управляющий импульс на третьем выходе г', который запускает формирователи линейных отрицательных токов записи и считывания и поступает на вход второго интегрирующего блока 10. С выхода интегрирующего блока управляющий потенциал 'ж' поступает на блок местного управления. ' *

Далее поочередно вырабатываются управляющие сигналы на втором и третьем выходах блока управления для организации 'ratchet записи. При этом на интегрирующих блоках увеличиваются управляющие потенциалы. За счет этого уменьшается напряжение с источника положительного импульсного питания 'е' и с источника отрицательного импульсного питания 'з', что вызывает уменьшение линейных токов записи. Эти токи в конце цикла записи · равны по амплитуде номинальным 'и'. Но, так как в начале цикла записи линейные токи были значительно больше номинальных, появилась возможность сократить цикл записи, не ухудшая надежность записи по сравнению с записью большим количеством импульсов при 'ratchet' записи номинальными токами.

В конце цикла записи, т.е. по окончании управляющего сигнала на первом выходе блока управления срабатывает ключ, с помощью которого интегрирующие блоки устанавливаются в исходное состояние 'к* . (фиг. 2). ·

Работа в режиме считывания предложенного устройства не отличается от известных устройств. Считывание происходит одиночным линейным импульсом той же .полярности, что и последний импульс линейного тока записи в пачке импульсов 'ratchet' записи. При этом с четвертого выхода блока управления по импульсу 'считывание' (сч), поступившему с. кодовой шины 3, подается управляющий сигнал на запуск формирователей линейных отрицательных токов записи и считывания и на блок местного управления.

Таким образом, в предложенном устройстве за счет введения двух интегрирующих блоков, блока местного управления и ключа появляется возможность увеличения амплитуд токов линейной записи с постепенным снижением их амплитуд до номинальных, что дает возможность сократить количество импульсов линейных токов в пачке импульсов 'ratchet ' записи, а, следовательно, и уменьшить время записи, что увеличивает быстродействие устройства при записи, не ухудшая еГо надежности за счет исключения недозаписи.

Claims (1)

1. Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в электронных цифровых вычислительных машинах дл  хранени , записи и считывани  сменной информации с электрической перезаписью. Известны полу посто нные запоьО1нан щие устройства (ППЗУ) с электрической; сменной информации l . Однако они не позвол ют сократить врем  записи с сохранением надежности устройства за счёт сокращени  количества импульсов линейной записи, т.е. в известных ППЗУ введена запись ncntcbe / но не предусмотрено сокращение колйчества импульсов в пачке положительных в отрицательных токов линейной записи, что значительно снижает быстродействие ППЗУ Наиболее близким по тахнической сущности  вл етс  ППЗУ где также, как и в предлагаемом устройстве, используетс  запись ratchet аналогичные блоки, т.е. накопитель, формирователи пачек ли нейных токов X н У, формирсюатвли разр дных токов, блок управлени  (синхронизации ) и блок компенсатора 2 . Однако в данном ППЗУ не предусмотрено уменьшение времени записи и повььшение быстродействи  за счет сокращени  числа положительных и отрицательных токов линейной записи, т.е. сокращение числа импульсов в пачке импульсов тока линейной записи. Целью изобретени   вл етс  повышение быстродействи  полупосто нного запоминающего устройства с электрической см Н01Й информации аа многоотверсньсх ферритовых элементах -, Поставленна  цель достигаетс  тем, что попупосто нное запоминающее устройство содержит два интегрирующих блока, ключ и блок местного управлени , один из выходов которого соединен с первым входом блока местного управлени , первый и второй выходы которого соединены соответственно с входами первого и вторсн- ГО источников импульсного питани , первый выход блока управлени  подсоединен входам формировапгелей раэр5здных токов и к входу Шюча, выход к угорог к одним из входов интегрирующих блоков, второй вь№од блока управлени  подключен к вторг)1йсуш;бДУ первого интегрирующего блока, соединенного со вторьш входом блока местного управлени , третий выход блока управлени  соединен со вторьпс входов второго интегрирующего блока, выход которого, подключен к третьему входу блока местногоуправлени , а четвертый выход блока управлени  подключен к четвертому нходу блока местного упра влеНй , к вторым входам формирователей отрицатель Hfeix линейньрс токов записи и считывани . На фиг. 1 представлена блок-схема полупосто нного запоминающего устройства} на фиг, 2 - временна  диаграмма рабс ты ЗУ. Устройство содержит блок 1 управлени , Соединенный с кодовыми шинами 2 Записи и с кодовыми шинами 3 считывани один из выходов блока 1 управлени  соединен с формировател ми 4 разр дных токов , подсоединенных по вьгходам к разр днь1м шинам 5 накопител , и ко входу ключа 6. Этот же выход блока 1 управлени  подключенк6 аходу блока 7 местного управлени ,, . , . Второй выход блока 1 управлени  соединен со входами формирователей 8 и 9 линейньЬс положительных токов записи и со входом интегрирующего блока 10, второй вход которого соединен со входом второго интегрирующего блока 11 и вьсхо- дом ключа 6, а выход интегрирующего блока 1О подключен ко входу блока 7 местного управлени ,подсоединенного к источнику 12 положительного импульсного питани . Выход источника 12 пблбжйтёльноГо импульсного питани  подключен ко входам формирователей линейных положительных токов йаписи 8 и 9 и ко входу одного из формирователей 13 линейных отрицательных токов записи и считывани , Третий выход блока 1 управлени  соединен со входами формирователей 13 и 14 линейных отрицательных токов записи и считывани , со вторым входом интегрирующего устройства 11, подсоединенного кблоку 7 местного управлени , выход которого подключен к источнику 15 отрицательного иммульсного питани , выход которого соединен со входами одного из формирователей линейных положительных токов записи 8 и входами форМирова тел;; 14 линейного отрицательного тока записи и считыван1га. 74 3 В режиме записи с кодовой щины 2 запиСи поступает сигнал а Запись (зп) на блок управлени  (фиг. 2). Блок управлени  вырабатывает на первом выходе управл ющий сигнал б, который запускает формирователи разр дных токов и блок местного управлени , с выхода которого подаетс  управл ющий сигнал на источник положительного импульсного питани  и на источник отрицательного импульсного питани . Затем с некоторой задержкой относительно управл ющего сигнала с первого выкода вырабатываетс  первый управл ющий импульс на втором выходе блока управлени  в , с помощью которог о запускаютс  формирователи линейных положительных токов записи. Этот же импульс подаетс  на интегрирующий блок 9. С выхода интегрирующего бпрка 9 подаетс  соответствующий потенциал д на блок м&стного управлени . Далее вырабатываете управл ющий иМпульс на третьем выходе г , который запускает формирователи линейных отрицательных токов записи и считьюани  и Поступает на вход второго интегрирующего блока 10. С выхода интегрирующего блока управл ющий потенциал ж поступает на блок местного управл&ни , Далее поочередно вырабатьшаютс  управл ющие сигналы на втором и третьем вьгхсдах блока управлени  дл  организации ratchet записи. При этом на интегрирующих блоках увеличиваютс  управл ющие потенциальи За счет этого уменьшаетс  напр жение с источника положительного импульсного питани  е и с источника отрицательного импульсного питани  з, что вызывает уменьшение линейных токов записи. Эти токи в конце цикла записи равны по амплитуде номинальнь1М и. Но, тек. Как в начале цикла записи линейные токи бьШи значительно больше номинальных , по вилась возможность сократить цикл записи, не ухудша  надежность записи по сравнению С записью большим количеством импульсов при ratchet записи номинальными токами. В конце цикла записи, т.е. по окончании управл ющего сигнала на первом выходе блока управлени  срабатьшает ключ, с помощью которого интегрирующие блоки устанавливаютс  в исходное состо ние к . (фиг. 2).« Работа в режиме считывани  предложенного устройства не отличаетс  от .известных устройств. Считывание происходит одиночным линейным импульсом той же ;поп рнсхли, что и последний импульс линейного тока записи в пачке импульсов rcHtchet записи. При а-эом с четвертого выхода блока управлени  по импульсу считьтание (сч), поступившему с. кодовой шины 3, подаетс  управл ющий сигнал на запуск формирователей Линейных отрицательвьгх токов записи и считывани  и на блок местного управлени , Таким образом, в предложенном устройстве за счет введени  двух интегриру- юцщх блоков, блока местного управлени:  и ключа по вл етс  возможность увеличени  амплитуд токов линейной записи с по степенным снижением их амплитуд до номинальных , что дает возможность сократить количество импульсов линейных токов в пачке импульсов ratchet записи , а, следовательно, и уменьшить врем  записи, что увеличивает быстродействие устройства при запиби, не ухудша  его надежности за счет исключени  недозаписи . Формула изобретени  Полупосто нное запоми 1ающее устройство , содержащее накопитель, подключенньй к выходам формирователей разр дных токов и формирователей отрицательньк и положитепьньос линейных токов записи и считьшани , которых собоинень с соответствующими выходами блока управлени , входы блока управлени  подключень1 л кодовым шинам записи и считывани , и источники импульсного питани , св  занные с формировател ми отрицательных и положитапьоых линейных токов записи и считывани , о т л и ч а ю щ е е с   теь|, что, с целью повышени  быстродействи  устройства при записи ип|)ормаиии, оно содержит два интегрирующих блока, ключ и блок местного управлени , один из выходов которого соединен с первым ахо|д6м блока местного управлени , первый и второй выходы которого соеднйены соотВетственно с входами первого и в:торого источников импульсного питани , первый вь1Ход блока управлени  подсоединен к входам формировапгелей разр дных токов и к входу ключа, вьскод которого подключен к одним из входов интегрирующих блокс« , второй выход блока управлени  подключен к второму входу первогч} интегрирующего блока, соединенного со вторым входом блока местного управлени , третий вход блока управлени  соединен со вторым В.ХОДОМ второго интегрирующего блока, выход которого подключен к тр&тьему входу блока местного управлени , а четвертый выход блока управлени  подсс )ед нен к четвертому входу блока местного управлени , к вторым входам формирователей отрицательных линейных токов записи и считьюани . Источники информации, прин тые во внимание при экспертизе 1, Шигин X Г. и Дерюгин А, А. Цифровые вычислительйь ю машины. М., Энерги , 1975, с. 221. 2 ППЗУ Бортова  пам ть на элементе микробиакс со считыванием без разрушени  информации. МРП СССР, перевод 2433 (прототип).

   fftUQi