SU624231A1 - Устройство дл сопр жени блоков пам ти - Google Patents

Устройство дл сопр жени блоков пам ти

Info

Publication number
SU624231A1
SU624231A1 SU772450313A SU2450313A SU624231A1 SU 624231 A1 SU624231 A1 SU 624231A1 SU 772450313 A SU772450313 A SU 772450313A SU 2450313 A SU2450313 A SU 2450313A SU 624231 A1 SU624231 A1 SU 624231A1
Authority
SU
USSR - Soviet Union
Prior art keywords
read
write
inputs
output
drive
Prior art date
Application number
SU772450313A
Other languages
English (en)
Inventor
Леонид Исаакович Бор
Виктор Иванович Галкин
Антонина Егоровна Грачева
Юрий Николаевич Иртегов
Вера Николаевна Петракова
Борис Петрович Турченев
Григорий Филиппович Шамин
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU772450313A priority Critical patent/SU624231A1/ru
Application granted granted Critical
Publication of SU624231A1 publication Critical patent/SU624231A1/ru

Links

Landscapes

  • Read Only Memory (AREA)

Description

Изобретение относиге  к вычиспитепьной технике и может быть использовано в системах накоппени  и передачи:информации .
Известны устройства цп  сопр жени  бпоков пам ти, одно из когорых содержит блок пам ти, группы вентипей, формирова тепи ацреса, записи и считывани , эпемент задержки и формирователи импульсов rij . Информаци  с магнитного накопител  цопжна сначала заполнить все элементы блока пам ти и только после этого вс  информа ци  считываетс  в аппаратуру передачи. Поэтому пока блок пам ти заполн етс  информацией аппаратура лерецачи данных простаивает, а при считывании информации из блока пам ти необходимо прервать ввоц информации с накопител , что возможно Б случае применени  сложных CTapDстопных накопителей с реверсом. Наиболее близким к изобретению техническим реше шем  вл етс  устройство цл  сопр жени  бпоков пам ти, со держащее накопитель, шины записи и считывани , подключенные к входам формирователей записи, считывани  и строба r2j . Занесение информации в это устройство производитс  в свободные по пор дку  чейки, которые выби{)аютс  формирователем записи, а считывание происходит в произвопьный момент времени с крайних разр дов эЛемент9В пам ти. При этом, чгобь момент прихода считывающего сигнала не-соьай дал по времени с сигналом записи, введена проста  лини  задержки на врем  Q сигналов записи. Однако известное устройство при по влении сигнала записи на врем  tfl раньше, чем приход т сигналы считывани , т.е. при выполнении услови 
- BbOAot o вывода ,
перестает правильно функционировать., Это происходит из-за того, что формироч. ватель считывани , ввиду одновременного прихода двух импульсов на два входа, оказываетс  в неопределенном состо нии. В результате происходит либо только запись очередной ординаты в элементы пам ти без ее считывани , либо - только считывание без необходимой записи. 36 Цепью изобретени   вп етс  повышение нацежносги работы. В преапагаемом устройстве это цостигаетс  тем, что оно содержит эаемент НЕ, три эпемента И и эпемент ИЛИ, соециненный через второй элемент И с первым эпемемтом И, а через третий эпемент И - с оцним из формирователей строба, формироватепем считывани  и эпементом НН, выхоц которого подключен к оаним из вхоцов, первого и второго элементов И, другие входы которых подключены соответственно к выходам формирователей строба и записи, выходы элемента ИЛИ и первого элемента И соединены с соответствующими входами накопител . На фиг. 1 представпена бпок-схема гфедлагаемого устройства на фиг. 2 - временные диаграммы его работы. Устройство содержит формирователь 1 строба и формирователь 2 записи, к входам которых подключена шина затиси, выходы формирователей 1 и 2 подключены к одним из входов первого элемента И 3 и второго элемента И 4 соответственно. Выходы первого элемента И З.подключе- пы к соответствующему входу накопител  5. Выходы второго элемента И 4 и третьего элемента И 6 подключень к входу элемента ИЛИ 7, выход которого соединен с одним из входов накопител  5. Входы третьего элемента И 6 соединены с входами формирователей строба 8 и считывани  9 и входом элемента НЕ 1О, вы ход которого подключен к соответствующи входам первого элемента И 3 и второго элимента И 4. К входам формирователей 8 и 9 подключена шина считывани . Поступающий (Сигнал записи формирует адрес очередной ординаты в формировате- пе 2 и импульсы записи некоторой длительности At в формирователе 1, причем
и строб дл  записи информации. адрес, куда следует; вносить очередную ординату , поступают на соответствующие входы накопител  5 только в том случае, если открыты первый и второй элементы И 3 и 4, через которые пропускаютс  эти сигпапы . Запрет операции записи происходит в том, случае, если в это же врем  поступают сигналы считывани , которые, а|юрмировавшись в формирователе 8, проход т через элемент НЕ 1О и закрывают первый и второй элементы И 3 и 4 на врем  действи  сигнала считывани , запреща  запись. В тот же момент времени тот же сигнал открывает третий элемент И 6 дл  считывани  из формировател  9 очередного адреса, который подаетс  на

Claims (2)

  1. Формула изобретени 
    Усфойство дл  сопр жени  блоков пам ти, содержащее накопитель, шины записи и считывани , подключенные к входам формирователей записи,, считывани  и строба, отличающеес  тем, что, с цепью повышени  надежности устройства , оно содержит элемент НЕ, три элемента И и элемент ИЛИ, соединенный через второй элемент И с элементом И, а через третий элемент И - с одним из формирователей строба, формирователем считывани  и элементом НЕ, выход которого подключен к одним из входов пер1 адресный вход накопител  5 через элемент ИЛИ 7. В результате, если одновременно приход т сигналы считывани  и записи, то приоритет всегда отдаетс  операции считывани , а операци  записи происходит в двух вариантах (см. фиг. 2а,б) при выполнении следующего соотношени  о сцит ЭО(П.7 где Аt Q - длительность строба записи , формируемого на выходе блока 1; длительность импульса считывани , формируемого HQ выходе блока 8, достаточна  дл  осуществлени  операции считывани ; врем , необходимое дл  осуществлени  операции записи. В первом случае (см. фиг. 2а) запись откладываетс  до окончани  импульса считывани , так как , (П. но при этом At, г (п. Во втором случае (см. фиг. 26) операци  записи успевает осуществитьс  до прихода сигнала считывани , так как д t, г At. aotn. Во всех остальных случа х операции записи и считывани  осуществл ютс  сразу же по приходе соответствующего сигнала записи или считывани . В результате предлагаемое устройство позвол ет производить запись в накопитель 5 в произвопьр ые моменты времени по отношению к сигналам считывани . Считывание очередных ординат производитс  также в любые моменты времени при поступлении сигналов считывани .
    вого и второго элементов И, цругие вхо- цы которых подключены соответственно к выхоцам формирователей строба и записи, выхоаы эпемента ИЛИ и первого эпемента И соеаинены с соответствующими вхо- цами накопител .
    СИ 8§оЗа -
    Источники информации, прин тые во внимание при экспертизе:
    1,Патент ФРГ № 1774623, кп. Q 11 В 5/02, 1975.
  2. 2.Авторское свидетельство СССР
    № 4О1999, кл. Q Об F 13/О2, 1973.
    4t2
SU772450313A 1977-02-07 1977-02-07 Устройство дл сопр жени блоков пам ти SU624231A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772450313A SU624231A1 (ru) 1977-02-07 1977-02-07 Устройство дл сопр жени блоков пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772450313A SU624231A1 (ru) 1977-02-07 1977-02-07 Устройство дл сопр жени блоков пам ти

Publications (1)

Publication Number Publication Date
SU624231A1 true SU624231A1 (ru) 1978-09-15

Family

ID=20694735

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772450313A SU624231A1 (ru) 1977-02-07 1977-02-07 Устройство дл сопр жени блоков пам ти

Country Status (1)

Country Link
SU (1) SU624231A1 (ru)

Similar Documents

Publication Publication Date Title
US4133043A (en) Shift register type memory
SU624231A1 (ru) Устройство дл сопр жени блоков пам ти
US4238834A (en) Apparatus for coordinating real time transfer of data from a processor to a magnetic media device
KR930004178B1 (ko) 반도체 기억장치의 테스트회로
SU1367042A1 (ru) Посто нное запоминающее устройство
JPS5941336B2 (ja) バツフアメモリ装置
SU1387042A1 (ru) Буферное запоминающее устройство
SU1285453A1 (ru) Двухканальное устройство дл ввода информации
SU1417039A1 (ru) Буферное запоминающее устройство
KR940003411Y1 (ko) 버스공유 데이타 기록장치
SU1471223A1 (ru) Цифровое устройство задержки
SU487422A2 (ru) Буферное запоминающее устройство
SU1575237A1 (ru) Буферное запоминающее устройство
SU1591030A2 (ru) Устройство для сопряжения двух электронно-вычислительных машин
SU1411762A1 (ru) Устройство дл сопр жени ЭВМ с каналами св зи
SU746733A1 (ru) Полупосто нное запоминающее устройство
SU1427373A1 (ru) Устройство дл сопр жени абонентов
SU1325565A1 (ru) Буферное запоминающее устройство
SU1513521A1 (ru) Буферное запоминающее устройство
SU964649A1 (ru) Устройство дл сопр жени блоков пам ти
SU1309032A1 (ru) Устройство дл сопр жени источника и приемника информации
SU567174A1 (ru) Устройство дл сжати информации
SU743029A2 (ru) Запоминающее устройство
SU1416988A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1259337A1 (ru) Асинхронный регистр сдвига