SU1575237A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство Download PDF

Info

Publication number
SU1575237A1
SU1575237A1 SU884389878A SU4389878A SU1575237A1 SU 1575237 A1 SU1575237 A1 SU 1575237A1 SU 884389878 A SU884389878 A SU 884389878A SU 4389878 A SU4389878 A SU 4389878A SU 1575237 A1 SU1575237 A1 SU 1575237A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
information
reading
regeneration
Prior art date
Application number
SU884389878A
Other languages
English (en)
Inventor
Владимир Павлович Невский
Андрей Владимирович Невский
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU884389878A priority Critical patent/SU1575237A1/ru
Application granted granted Critical
Publication of SU1575237A1 publication Critical patent/SU1575237A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  специализированных устройств дл  упор доченного хранени  и выдачи информации по безадресному принципу. Целью изобретени   вл етс  повышение производительности и расширение функциональных возможностей за счет одновременного считывани  и записи информации и реализации режима чтени  без регенерации. Устройство содержит реверсивный счетчик, выходы которого соединены с управл ющими входами мультиплексора, информационные входы которого подключены к выходам регистра сдвига, состо щего из последовательно соединенных  чеек пам ти, элементы И, с первого по седьмой, первый и второй элементы ИЛИ, первый, второй и третий элементы НЕ. В устройстве реализуютс  режимы хранени , записи, чтени , одновременных записи и чтени , чтени  с регенерацией. 1 ил.

Description

23
13
I I1 I1 I1
10 J |
I Y Т Т Т
II | 1;
Г Iи
О
ч
СЛ К) Ы
4
Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  специализированных устройств дл  упор доченного хранени  и выдачи информации по безадресному принципу.
Цель изобретени  - повышение производительности и расширение функциональных возможностей устройства за счет одновременного считывани  и записи информации и реализации режима чтени  без регенерации.
На чертеже изображено предлагаемое устройство.
Устройство содержит реверсивный счетчик 1, первый 2, второй 3 и третий 4 элементы И, первый 5 и иторой б элементы ИЛИ, регистр 7 сдвига, мультиплексор 8 с управл ющими входами 9,  чейки 10 пам ти , четвертый элемент И 11, вход 12 чтени , вход 13 синхронизации входы 14 записи, информационные входы 15 и выходы 16 устройства , п тый 17, шестой 18 и седьмой 19 элементы И. первый 20, второй 21 и третий 22 элементы НЕ и вход 23 регенерации.
Устройство работает следующим образом
Устройство работает в следующих режимах хранение, запись, чтение, одновременные запись и чтение, чтение с регенерацией .
В режиме хранени  сигналы нулевого уровн  на входе 12 чтени , входе 14 записи и входе 23 регенерации устройства запрещают прохождение информации через первый 2, четвертый 11 и седьмой 19 элементы И, а также тактовых сигналов через второй 3, третий 4, п тый 17 и шестой 18 элементы И. При этом ранее записанна  информаци  хранитс  в запоминающих  чейках 10 регистра 7 сдвига.
В режиме записи информации на входе 14 записи устройства устанавливаетс  сигнал единичного уровн , который поступает на вторые входы первого 2 и третье о 4 элементов И. По входу 12 чтени  устройства сигнал нулевого уровн  поступает на вход третьего элемента НЕ 22 и на второй вход шестого элемента И 18 Шестой элемент И 18 закрыт сигналом нулевого уровн  с входа 12 чтени  устройства На втором входе первого элемента И 2 - разрешающий сигнал. Информаци  с информационного входа 15 через первый элемент И 2 поступает на второй вход первого элемента ИЛИ 5 и далее - на информационный вход регистра 7 сдвига . На втором входе третьего элемента И 4 - разрешающий сигнал, а на третий вход поступает сигнал единичного уровн  с выхода третьего элемента НЕ 22, Тактовый сигнал с входа 13 синхронизации устройства
через третий элемент И 4 поступает на вход суммировани  реверсивного Счетчика 1, на второй вход второго элемента ИЛИ 6 и далее на вход синхронизации регистра 7
сдвига. С приходом тактового сигнала производитс  запись в первую  чейку 10 регистра 7 сдвига, а также сдвиг ранее записанной информации вправо на одну  чейку, в результате чего содержимое ре0 версивного счетчика 1 увеличиваетс  на единицу. Состо ние реверсивного счетчика 1 указывает на число  чеек 10, заполненных информацией. Мультиплексор 8 в соответствии с содержимым реверсивного счетчика 1
5 подключает выход 1-й (первой справа) заполненной  чейки 10 к входу четвертого элемента И 11. Далее процесс повтор етс  в вышеуказанном пор дке.
В режиме чтени  информации сигнал
0 единичного уровн  устанавливаетс  на входе 12 чтени  устройства. Сигнал нулевою уровн  с входа 14 записи поступает на вход второго элемента НЕ 21 и на второй вход первого элемента И 2, где запрещает про5 хождение информации на запись Сигнал нулевого уровн  с входа 23 регенерации го- ступает на вход первого элемента НЕ 20 и на второй вход седьмого элемента И 19, где запрещает прохождение информации дл 
0 регенерации, Сигнал единичного уровн  с входа 12 чтени  поступает на первь й четвертого элемента И И, где разрешает прохождение информации на информационный выход 16устройства. Информаци  i-й
5 заполненной  чейки 10 через мультиплексор 8 и через четвертый элемент И 11 гссту- пает на информационный выход 16 устройства. На первом, втором и четвертом входах шестого элемента И 18 - разрешаю0 щие сигналы единичного уровн , поступающие с выхода второго элемента Н Е 21, входа 12 чтени  устройства м выхода первого элемента НЕ 20 соответственно, Тактовый сигнал с входа 13 синхронизации устройства
5 через шестой элемент И 18 поступает на вход вычитани  реверсивного счетчика 1, в результате чего содержимое реверсивного счетчика 1 уменьшаетс  на единицу. Поступление тактовых сигналов на вход синхрони0 зации регистра 7 сдвига блокировано сигналами нулевого уровн  на втором входе п того элемента И 17 (с входа 14 записи устройства), на первом входе второго элемента И 3(с входа 23 регенерации устройст5 ва), на втором входе третьего элемента И 4 (с входа 14 записи устройства). Мультиплексор 8 в соответствии с-содержимым реверсивного счетчика 1 подключает выход (И)-й  чейки 10 к входу четвертого элемента И 11, в результате чего происходит считывание
очередного информационного сообщени . Далее процесс повтор етс  в вышеуказанном пор дке.
В режиме одновременной записи и считывани  информации сигналы единичного у ровн  устанавливаютс  на входе 12 чтени  и входе 14 записи устройства. Сигнал нуле- вого уровн  с входа 23 регенерации устройства поступает на вход седьмого элемента И 19, где запрещает прохождение информации дл  регенерации. Поступление тактовых сигналов на входы реверсивного счетчика 1 блокировано сигналами нулевого уровн  на третьем входе третьего И 4 элемента (с выхода третьего элемента НЕ 22), на первом входе шестого И 18 элемента (с выхода второго элемента НЕ 21). Мультиплексор 8 в соответствии с содержимым реверсивного счетчика 1 подключает выход i-й заполненной  чейки 10 к входу четвертого И 11 элемента. Содержимое i-й  чейки 10 через мультиплексор 8 и четвертый И 11 элемент поступает на информационный выход 16 устройства. Информаци  через первый элемент И 2 поступает на вход первого ИЛИ 5 элемента и далее на информационный вход регистра 7 сдвига. На первом и втором входах п тою И 17 элемента - разрешающие сигналы единичного уровн , поступающие с входа 12 чтени  и входа 14 записи устройства соответственно. Тактовый сигнал с входа 13 синхронизации устройства через п тый И 17 элемент поступает на вход второго ИЛИ б элемента и далее на вход синхронизации регистра 7 сдвига, в результате чего производитс  запись информации в первую  чейку 10, а также сдвиг ранее записанной информации вправо на одну  чейку. В i-ю  чейку 10 принимаетс  очередное информационное сообщение . Содержимое i-й  чейки 10 через мультиплексор 8 и четвертый элемент И 11 поступает на информационный выход устройства . Далее процесс повтор етс  в вышеуказанном пор дке.
В режиме чтени  с регенерацией сигналы единичного уровн  устанавливаютс  на входе 12 чтени  и входе 23 регенерации устройства. Сигнал нулевого уровн  на входе 14 записи устройства, поступа  на входы первого 2 и третьего 4 элементов И, запрещает прохождение информации с входа 15 устройства на запись и тактовых сигналов на вход суммировани  реверсивного счетчика 1 соответственно. Поступление тактовых сигналов на вход вычитани  реверсивного счетчика 1 блокировано сигналом нулевого уровн  на четвертом входе шестого И 18 элемента, поступающим с выхода первого НЕ 20 элемента, на вход которого подан сигнал единичного уровн  с входа 23 регенерации устройства. Мультиплексор 8 в соответствии с содержимым реверсивного счетчика 1 подключает выход i-й заполненной  чейки 10 к входу четвертого И 11 элемента. Содержимое 1-й  чейки 10 через мультиплексор 8 поступает на вход четвертого И 11 элемента, где сигнал еди- ничногоуровн  с входа 12 чтени  разрешает
0 ее прохождение на информационный выход 16 устройства и на вход седьмого И 19 элемента . Сигнал единичного уровн  с входа 23 регенерации устройства разрешает прохождение информации через седьмой И 19 эле5 мент на первый вход первого ИЛИ 5 элемента и далее на информационный вход регистра 7 сдвига. На ы орой и третий входы второго элемента И 3 поступают разрешающие сигналы единичного уровн  с входа 12
0 чтени  и входа 23 регенерации устройства. Тактовый сигнал с входа 13 синхронизации устройства через второй элемент И 3 поступает на вход второго элемента ИЛИ 6 и далее на вход синхронизации регистра 7
5 сдвига. С приходом тактового сигнал  про- изео. записи инфэрмгции (гчитчыкн из i-й Яч-лйгчи) в первую  чейку 10 pu t -ip сдвига ч также сдвиг панее , , форм иии вг.оаво на одну  чейку S3 i -о  чей
0 ку 10 поступает очередное1 информационно: сообщение Содержимое :-й eiVn 10 мультиплексор 8 ч четвертый элемент И поступает на информационный пыход б тройства. Далее процесс повтор ете Р „,,
5 шеуказанмом пор дке

Claims (1)

  1. Формула и з о б р е т е I-1 и а Буферное запоминающее устрой ТР содержащее регистр сдвига, реверсивный счетчик, мультиплексор, элемент ь И с nt.o
    0 вого по четвертый, первый и второй зле-ии-i ты ИЛИ. причем первый вход первого элемента И  вл етс  информационным доги устройства, второй вход перь-го г мента И соединен со вторым ь-ол5 третьего элемента И и  вл етс  входом з писи устройства первый вхоттр ментз И подключен к первому вхсду ьп,г элемента И и  вл етс  входом син -к-т: - ции устройства, второй вход BTOLL-O .
    0 ментз И соединен с первым входов четвертого элемента И и  вл етс  входом чтени  устройства, третий вход второго элемента И  вл етс  входом регенерации устройства , выход первого элемента И
    5 подключен к первому входу первого элемента ИЛИ, выход которого соединен с информационным входом регистра сдвига, выходы которого подключены к информационным входам мультиплексора, выход ксю рого соединен с вторым входом четвертого
    элемента И, выход которого  вл етс  информационным выходом устройства, выход второго элемента И подключен к первому входу второго элемента ИЛИ, выход которого соединен с входом синхронизации реги- стра сдвига, выход третьего элемента И подключен к второму входу второго элемента ИЛИ и к входу суммировани  реверсивного счетчика, выходы которого соединены с управл ющими входами мультиплексора, отличающеес  тем, что, с целью повышени  производительности и расширени  функциональных возможностей за счет одновременного считывани  и записи информации и реализации режима чтени  без регенерации, в устройство введены п тый , шестой и седьмой элементы И, первый, второй и третий элементы НЕ, причем вход первого элемента НЕ соединен с входом регенерации устройства и с первым входом
    седьмого элемента И, второй вход и выход которого подключены соответственно к выходу четвертого элемента И, к второму входу первого элемента И Л И, третий вход второго элемента ИЛИ соединен с выходом п того элемента И, первый вход которого подключен к входу чтени  устройства, входу третьего элемента НЕ и к третьему входу шестого элемента И, выход которого соединен с входом вычитани  реверсивного счетчика, второй вход п того элемента И подключен к входу записи устройства и к входу второго элемента НЕ, выход которого соединен с вторым входом шестого элемента И, первый вход которого подключен к третьему входу п того элемента И и к входу синхронизации устройства, выходы третьего и первого элементов НЕ соединены соответственно с третьим входом третьего элемента И и с четвертым входом шестого элемента И.
SU884389878A 1988-01-25 1988-01-25 Буферное запоминающее устройство SU1575237A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884389878A SU1575237A1 (ru) 1988-01-25 1988-01-25 Буферное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884389878A SU1575237A1 (ru) 1988-01-25 1988-01-25 Буферное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU1575237A1 true SU1575237A1 (ru) 1990-06-30

Family

ID=21360270

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884389878A SU1575237A1 (ru) 1988-01-25 1988-01-25 Буферное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1575237A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 3992699, кл. 365/36, опублик. 1976. Авторское свидетельство СССР № 1305776, кл. G 11 С 19/00,1987. *

Similar Documents

Publication Publication Date Title
US3984815A (en) Time of event recorder
SU1575237A1 (ru) Буферное запоминающее устройство
SU1305776A1 (ru) Запоминающее устройство с последовательной записью и считыванием
SU1176383A1 (ru) Запоминающее устройство
SU1383445A1 (ru) Устройство дл задержки цифровой информации
SU983748A1 (ru) Устройство дл регистрации информации
SU1119082A1 (ru) Асинхронный регистр сдвига
JP2667702B2 (ja) ポインタリセット方式
SU1196950A1 (ru) Устройство для управления динамическим накопителем
JPS61194909A (ja) デイジタル信号遅延用回路装置
SU1550561A1 (ru) Устройство дл сбора и регистрации данных
SU1582202A1 (ru) Устройство дл поиска информации на ленточном носителе записи
SU1524093A1 (ru) Буферное запоминающее устройство
SU1221745A1 (ru) Счетное устройство
RU1777176C (ru) Устройство записи-воспроизведени многоканальной цифровой информации на магнитный носитель
SU1392594A1 (ru) Одноразр дное стековое запоминающее устройство
SU1383444A1 (ru) Асинхронный последовательный регистр
SU1111202A1 (ru) Буферное запоминающее устройство
SU651416A1 (ru) Ассоциативное запоминающее устройство
SU1215133A1 (ru) Трехканальное резервированное запоминающее устройство
SU972588A1 (ru) Устройство дл управлени записью информации в блок пам ти
SU881727A1 (ru) Устройство дл сбора дискретной информации
SU450315A1 (ru) Дискретно-аналогова лини задержки
SU736166A1 (ru) Цифровой накопитель на магнитной ленте дл нерегул рной построчной выборки информации
SU1429170A1 (ru) Ячейка пам ти