SU477372A1 - Цифровой многоканальный обнаружитель - Google Patents

Цифровой многоканальный обнаружитель

Info

Publication number
SU477372A1
SU477372A1 SU2015712A SU2015712A SU477372A1 SU 477372 A1 SU477372 A1 SU 477372A1 SU 2015712 A SU2015712 A SU 2015712A SU 2015712 A SU2015712 A SU 2015712A SU 477372 A1 SU477372 A1 SU 477372A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
address
detector
memory
Prior art date
Application number
SU2015712A
Other languages
English (en)
Inventor
Наум Борисович Скловский
Original Assignee
Предприятие П/Я А-1427
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1427 filed Critical Предприятие П/Я А-1427
Priority to SU2015712A priority Critical patent/SU477372A1/ru
Application granted granted Critical
Publication of SU477372A1 publication Critical patent/SU477372A1/ru

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

1
Изобретение относитс  к радиотехнике.
Известен цифровой многоканальный обнаружитель , содержащий триггер Шмитта, цифровое оперативное запоминающее устройство, преобразователь числа, включенный между входом и выходом запоминающего устройства (ЗУ), решающую схему и генератор стробов , причем 1-му каналу обнаружител  соответствует 1-й строб и i-  ЗУ. В таком обнаружителе происходит скачкообразное перемещение выходного сигнала при перемещении входного сигнала из канала в канал.
В цел х обеспечени  плавности перемещени  выходного сигнала обнаружител  при перемещении входного сигнала из канала в канал в нредлагаемом обнаружителе на выходе триггера Шмитта включены двухступенчатый триггер запоминани  информации, соединенный с управл ющим входом преобразовател  числа, и двухвходовой коньюктор, другой вход которого подключен к выходу реп1ающей схемы , а адресный вход ЗУ соединен с формирователем адреса, синхронизируемым генератором стробов так, что внутри г-го строба последовательно формируютс  адрес i-1 дл  записи числа в ЗУ и адрес дл  считывани  числа из ЗУ.
На чертеже изображена блок-схема предлагаемого многоканального обнаружител .
К выходу триггера Шмитта 1 подключены двухступенчатый триггер запоминани  информации 2, соеди.ненный с управл ющим входом преобразовател  числа 3, включенного между входом и выходом ЗУ 4, к адресному входу которого подключен формирователь адреса 5, синхронизируемый генератором стробов 6, и двухвходовой коньюктор 7. Другой вход коньюктора подключен к выходу преобразовател  числа через решающее устройство 8.
Обнаружитель работает следующим образом ..
Внутри f-ro строба, генерируемого генератором 6, формирователь 5 формирует последовательно адрес i-1 дл  записи числа, относ щегос  к i-1-му каналу обнаружител  и преобразованного в преобразователе 3, в i-1-ю  чейку ЗУ 4, а затем адрес дл  считывани  числа из ЗУ на преобразователь 3. Преобразование числа осуществл етс  в г-м стробе до формировани  адреса /-1 или одновременно с ним по сигналу с выхода двухступенчатого триггера запоминани  2, хран щего в течение г-го строба информацию о срабатывании триггера Шмитта 1 в «-1-м канале об наружнтел . К началу t+1-го строба число из  чейки ЗУ с преобразовател  3 подаетс  на решающую схему 8, т. е. поступление информации с выхода этой схемы на коньюктор 7 не прерываетс , а на выходе коньюктора перемещение выходного сигнала совпадает с перемещением входного сигнала обнаружител .
Предмет изобретени 
Цифровой многоканальный обнаружитель, включающий триггер Шмитта, цифровое оперативное запоминающее устройство, преобразователь числа, включенный между входом и выходом запоминающего устройства, решающую схему и генератор стробов, причем i-му каналу обнаружител  соответствует i-й строб и г-   чейка запоминающего устройства, отличающийс  тем, что, с целью обеспечени  плавности перемещени  выходного сигнала обнаружител  при перемещении входного сигнала из калала в канал, на выходе триггера Шмитта включены двухступенчатый триггер запоминани  информации, соединенный ; Заправл ющим входом преобразовател  числа, и двухвходовой коньюктор, другой вход кото рого подключен к выходу рещающей схемы, а на адресном входе запоминающего устройства включен формирователь адреса, синхронизируемый генератором стробов так, что внутри i-ro строба последовательно формируютс  адрес I-il дл  зааиси числа в запоминающее устройство и адрес t-f-l дл  считывани  числа из запоминающего устройства.
SU2015712A 1974-04-16 1974-04-16 Цифровой многоканальный обнаружитель SU477372A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2015712A SU477372A1 (ru) 1974-04-16 1974-04-16 Цифровой многоканальный обнаружитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2015712A SU477372A1 (ru) 1974-04-16 1974-04-16 Цифровой многоканальный обнаружитель

Publications (1)

Publication Number Publication Date
SU477372A1 true SU477372A1 (ru) 1975-07-15

Family

ID=20581857

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2015712A SU477372A1 (ru) 1974-04-16 1974-04-16 Цифровой многоканальный обнаружитель

Country Status (1)

Country Link
SU (1) SU477372A1 (ru)

Similar Documents

Publication Publication Date Title
EP0228917A3 (en) Digital read/write memories
KR850006746A (ko) 프로그램 가능판독 메모리장치 및 그를 이용한 메모리 시스템
GB1291909A (en) Memory protection circuit
GB1523579A (en) Latched memory system timing
GB1477236A (en) Computer memory read delay
SU477372A1 (ru) Цифровой многоканальный обнаружитель
ES401600A1 (es) Sistema de cierre electronico.
SU746719A1 (ru) Устройство дл считывани информации из блоков пам ти
JPS574670A (en) Picture memory control system
SU603136A1 (ru) Устройство дл синхронизации асинхронных импульсов записи и считывани информации
SU381096A1 (ru) Устройство для записи информации
SU746733A1 (ru) Полупосто нное запоминающее устройство
JPS54123841A (en) Semiconductor integrated memory element
SU590825A1 (ru) Шифратор
SU557418A1 (ru) Посто нное запоминающее устройство
SU1156096A1 (ru) Вычислительное устройство
SU642878A1 (ru) Устройство дл селекции видеосигнала заданной фигуры сложной формы
SU151119A1 (ru) Устройство выборки команд из долговременного запоминающего устройства
SU501495A1 (ru) Устройство компенсации темновых и фоновых составл ющих видеосигнала
SU940230A1 (ru) Устройство дл измерени скорости движени магнитной ленты
SU666555A1 (ru) Устройство дл селекции элементов изображений
SU407324A1 (ru) Устройство централизованного контроля
SU1305776A1 (ru) Запоминающее устройство с последовательной записью и считыванием
FR2365812A1 (fr) Dispositif perfectionne de diagraphie des sondages
SU384132A1 (ru) Схема формирования стробирующих импулбсов для магнитных запоминающих устройств