SU384132A1 - Схема формирования стробирующих импулбсов для магнитных запоминающих устройств - Google Patents

Description

1

Изобретение относитс  к вычнслительной технике.

Известна схема формировани  стробирующих импульсов дл  магнитных запоминающих устройств (ЗУ), в которой дл  формировани  стробирующего сигнала используетс  импульс со стробируюп1,его разр да накопител  информации , образованного двум  дифференниально включеиными элементами пам ти. В одном из указанных элементов записана «1, во втором - «О. Сигнал, снимаемый со стробирующего разр да, представл ет собой результат амплитудного суммировани  полезного сигнала и «помехи. Этот сигнал непосредственно подаетс  на вход усилител  считывани  дл  стробировани  и способствует устойчиво1му выделению нолезиого си-гпала на фоне «номех , обусловленных неидеальностью характеристик элементов пам ти магнитного накопител  информации.

Однако в магнитных ЗУ действуют номехн,  вл ющиес  следствием таких факторов, как паразитные емкости монтажа, индуктивность проводов и др. Эти факторы завис т от конструкции накопител , характеристик отдельных компонентов ЗУ и характера переходных процессов в нем при заниси и считывани  информации . Такие помехи нос т, как правило, характер затухаюи;его колебательного процесса , имеют зиачительную амплутуду (соизмеримую с сигналом «1) и по времени своего затухани  могут превзо1 1ти длительность импульса «1.

Цель изобретенн  - повысить надежность работы нредлагаемой схемы в щироком температурном- диапазоне.

Это достигаетс  введением логической цоночки , содержащей схему «НЕ и схему «11, причем выход «О элементов стробнрующего

разр да соединен со входом схемы «ИЕ, выход которой подключен на нервый вход схемы «И. Второй вход последней соединен с выходом «1 стробирующего разр да, а выход схемы «И подключен ко входу «запрета

усилител  считывани .

На чертеже представлена предлагаема  схема . Она содержит специальный стробирующий разр д /, вход щий в магнитный наконитель информации и образованный парой элементов пам ти, «запись информации в когэрые производитс  ио дифференциально включенной обмотке. «Онрос элементов стробирующего разр да происходит одновременно с информациониыми. Выходна  обмотка элемента стробирующего «разр да, в котором занисана «1, по шине 2 подключаетс  к одному входу логической схемы «И 3. Второй вход последней через логическую схему «НЕ 4 НО щине 5 соедии етс  с выходом второго

элемента стробнрующего разр да, в которо.м

записан «О. Выход логической схемы «И 3 соедин етс  со входами «запрета усилителей считывани  6, основные входы которых соедин ютс  с выходными цеп ми информационных разр дов накопител  информации.

Дл  выработки стробирующего сигнала в предлагаемом устройстве используютс  параллельно сигналы «1 и «О, вырабатываемые одновременно в стробирующем разр де /. Указанные сигналы обрабатываЕОтс  логическими устройствами 3 и 4 так, что сигнал «запрета, поступающий со схемы 3 на усилитель считывани  6, снимаетс  с последнего тогда, когда на выходе стробирующего разр да ./ действует только полезный сигнал, а «помеха либо полностью отсутствует, либо мала.

В остальное врем  с выхода логической схемы «И 3 на усилители считывани  6 постунает запрещающий сигнал, исключа  реакцию последних на любое входное воздействие.

Предлагаема  схема благодар  этому o6ei;печнвает устойчивое выделение полезной информации при воздействии различного рода «помех.

Предмет изобретени 

Схема формировани  стробирующих нмпульсов дл  магнитнг 1х запоминающих устройств , содержаща  стробирующий разр д в накопителе информации, соединенный со Bxciдом усилител  считывани , отличающа с  тем, что, с целью повышени  надежности ргботы схемы в широком температурном диапазоне , в нее введена логическа  цепочка, ссдержаща  схему «НЕ и схему «И, причем выход «О элементов стробирующего разр да соединен со входом схемы «НЕ, выход которой подключен на первый вход схемы «И, второй вход которой соединен с выходом «Ь стробирующего разр да, а выход схемы «И подключен ко входу «запрет усилител  считывани .