JPH0682580U - 連続パルス幅測定装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 デューティ比の制約を受けることなく連続パ
ルスが測定でき、又測定周波数限界を向上させる連続パ
ルス幅測定装置を提供する。 【構成】 入力信号の立ち上がりエッジを検出するフリ
ップフロップ１を設ける。一連の周期を測定する連続周
期測定回路Ｂ５を設ける。次に、入力信号の立ち下がり
エッジを検出する、フリップフロップ３を設ける。最初
の立ち上がりエッジを検出するフリップフロップ２を設
ける。又、最初の反転エッジをパルス状に整形し、以
後、各反転エッジを通過させるパルス整形機能部２１を
設ける。当該パルス整形機能部の１入力端は当該フリッ
プフロップ２の出力端に接続し、他の入力端は当該フリ
ップフロップ３の出力端に接続する。次に、一連の周期
を測定する連続周期測定回路Ａ４を設ける。又、各メモ
リ内容の演算結果を表示するための表示部１１を設け
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は入力パルスのパルス幅を連続して測定する連続パルス幅測定装置に関 する。

【０００２】 一般にピックアップした入力パルスは種々のパルス幅を有する。従って、通常 デューティ比が大きいパルス幅の時や、レートが高い時のパルス幅をも連続して 測定する必要がある。

【０００３】

【従来の技術】

図４は従来の構成例を示すブロック図である。入力信号について、立ち上がり エッジをフリップフロップＦ１で整形し、立ち下がりエッジをフリップフロップ Ｆ２で整形する。時間間隔測定部で両フリップフロップの時間差を測定し、メモ リにそのデータを入力する。ＣＰＵでは、データの読み出しや、データの転送を 操作部を通じて行い、結果を表示部に表示する。なお、メモリへの書き込みを書 込パルスで行うとともに、そのタイミングで各フリップフロップをリセットして いる。

【０００４】 図５に従来の動作をタイミングチャートで示す。図５（ａ）はパルス幅のデュ ーティ比が小さく正常な状態で動作している例を示す。

【０００５】 リセット信号により各フリップフロップＦ１及びＦ２がリセットされる。次に 、入力信号の立ち上がりエッジによりフリップフロップＦ１が反転する。次に入 力信号のインバータを通した波形の立ち上がりにより、すなわち入力信号の立ち 下がりエッジにより、フリップフロップＦ２が反転する。時間間隔測定部はこの 時間差Ｗ₁ を測定する。この時間は入力信号のパルス幅Ｗ_x1に対応している。時 間間隔測定部の内部動作に要する時間やメモリに書き込まれる時間までをｔ_M と し、データ取得時間とする。この時間内に取得データがメモリに書き込まれる。 この書込パルスは各フリップフロップのリセット端子にも加えられ、各フリップ フロップＦ１及びＦ２をリセットする。入力信号の周期Ｐ_x の後に次のパルスＷ _x2 が入力してくる。このとき、パルス幅Ｗ_x＜Ｐ_x−ｔ_M の条件であるため、連続 してデータが取得できる。

【０００６】 図５（ｂ）はパルス幅のデューティ比が大きいため正常な動作をしない例を示 す。入力信号の立ち上がりエッジによりフリップフロップＦ１が反転する。次に 入力信号の立ち下がりエッジにより、フリップフロップＦ２が反転する。時間間 隔測定部はこの時間差Ｗ₃ を測定する。この時間は入力信号のパルス幅Ｗ_x3に対 応している。そしてデータ取得時間ｔ_M 内に取得データがメモリに書き込まれる 。この書込パルスは各フリップフロップのリセット端子にも加えられ、各フリッ プフロップＦ１及びＦ２をリセットする。ここで条件が、パルス幅Ｗ_x ＞＝（Ｐ _x −ｔ_M）の条件であるため、次回にフリップフロップＦ１が反転するのはＷ₅ で あり、Ｗ_x4は無視される。すなわちパルス幅の連続測定ができなくなる。このた め例えば１個おきの測定となる。

【０００７】

【考案が解決しようとする課題】

従来のパルス幅の連続測定技術は次のような欠点をもっていた。

【０００８】 パルス幅を連続測定しようとする場合、（１）一定周期に対して、パルス幅が 広くなり、デューティ比が１００％に近づいたとき、上記の図５（ｂ）で説明し たように、歯抜け状態となる。（２）一定パルス幅に対して、周期が小さくなり 、デューティ比が１００％に近づいたとき、やはり歯抜け状態となる。（３）一 定周期に対して、パルス幅が狭くなり、デューティ比が０％に近づいたとき、フ リップフロップＦ２の反転が追従不可能な状態が生じ、このときパルス幅として 周期Ｐ_x が加算された値を示すことになる。以上のような誤動作をするという問 題点を有する。

【０００９】 本考案は、上述したような従来の技術が有する問題点に鑑みてなされるもので あって、２種の連続周期測定回路を設け、測定データを演算することにより、連 続的パルス幅測定に際し、従来のようなデューティ比の制約を受けることなく連 続パルス幅が測定でき、又測定周波数限界を向上させる連続パルス幅測定装置を 提供するものである。

【００１０】

【課題を解決するための手段】

この考案によれば、入力信号の立ち上がりエッジを検出するフリップフロップ １を設ける。トリガ端子には入力信号を接続する。又、一連の周期を測定する連 続周期測定回路Ｂ５を設ける。当該連続周期測定回路Ｂの入力端は当該フリップ フロップ１の出力端に接続する。又、測定値を記憶するメモリ７を設ける。当該 メモリ７のデータ入力端は当該連続周期測定回路Ｂの出力端に接続する。又、当 該連続周期測定回路Ｂの発する書込パルスは、当該メモリ７に与えると共に、当 該フリップフロップ１のリセット端子にも与える。

【００１１】 次に、入力信号の立ち下がりエッジを検出する、フリップフロップ３を設ける 。トリガ端子には入力信号を反転して接続する。又、最初の立ち上がりエッジを 検出するフリップフロップ２を設ける。出力端は当該フリップフロップ３のデー タ端子に接続する。又、最初の反転エッジをパルス状に整形し、以後、各反転エ ッジを通過させるパルス整形機能部２１を設ける。当該パルス整形機能部の１入 力端は当該フリップフロップ２の出力端に接続し、他の入力端は当該フリップフ ロップ３の出力端に接続する。

【００１２】 次に、一連の周期を測定する連続周期測定回路Ａ４を設ける。当該連続周期測 定回路Ａ４の入力端は当該パルス整形機能部２１の出力端に接続する。又、測定 値を記憶するメモリ６を設け、当該メモリ６のデータ入力端は当該連続周期測定 回路Ａの出力端に接続する。又、当該連続周期測定回路Ａの発する書込パルスは 、当該メモリ６に与えると共に、当該フリップフロップ３のリセット端子にも与 える。

【００１３】 次に、上記の各動作を制御するためのＣＰＵ９を設ける。又、上記の各メモリ 内容の演算結果を表示するための表示部１１を設ける。以上により連続パルス幅 測定装置を構成する。

【００１４】 上記構成に於けるパルス整形機能部２１の実施例として、次のような構成で実 現できる。

【００１５】 パルス整形機能部２１の内部は下記の構成よりなる。先ず、アンドゲート１０ ４を設け、出力端を当該連続周期測定回路Ａ４の入力端に接続する。又、排他的 論理和ゲート１０３を設け、出力端は当該アンドゲートの１入力端に接続する。 又、遅延回路１０２を設け、出力端は、当該排他的論理和ゲートの１入力端に接 続する。入力端は、当該フリップフロップ２の出力端に接続する。又、当該排他 的論理和ゲートの他の入力端は当該フリップフロップ３の出力端に接続し、当該 アンドゲートの他の入力端は当該フリップフロップ２の出力端に接続する。以上 のようにパルス整形機能部を構成する。

【００１６】

【作用】

本考案では、立ち上がりエッジ間周期を測定する連続周期測定回路を設けて、 結果をメモリに入力し、パルス整形機能部を設け、立ち下がりエッジ間周期を測 定する連続周期測定回路を設けて、メモリに入力する構成とした。そして、各メ モリの結果はＣＰＵにより読みだし及び演算が可能である。得られたデータは連 続的パルス幅測定に際し、パルス幅のデューティ比１００％近くまで測定結果を 得ることができる。パルス幅デューティ比が０％に近い場合も測定結果を得るこ とができる。又、連続測定の限界周期は従来の２倍まで改善でき測定結果を得る ことができる。

【００１７】

【実施例】

本考案の実施例について図面を参照して説明する。

【００１８】 図１は本考案の構成を示すブロック図である。

【００１９】 図１に於いて示すように、入力信号の立ち上がりエッジを検出するためのフリ ップフロップ１を設ける。当該フリップフロップ１のトリガ端子には入力信号を 接続する。出力端は連続周期測定回路Ｂ５を設けて、その入力端に接続する。当 該連続周期測定回路Ｂ５の内部は次のように構成する。例えば特願昭６２−２５ ３２６の一部を変更したものが使用できる。図３に於いて示すように、特願昭６ ２−２５３２６に対する変更点は、（１）連続周期測定結果の取り出し部で、サ ンプルホールド回路の出力端にＡ／Ｄ変換回路を追加する。これにより、端数部 データがディジタル値で取り出せるようになる。（２）ゲートＡＧ４を削除する （３）ゲートＡＧ４部分で入力端と出力端を図示の点線部分のように接続する。 これにより、書き込みパルスが最初の測定エッジから発生するようになる。この ように連続周期測定回路Ｂ５を構成する。

【００２０】 また、連続周期測定回路Ｂ５の出力データはメモリ７を設けて入力する。さら に、連続周期測定回路Ｂ５から書込パルスを発生し、メモリ７へ入力する。この 書込パルスはさらにオアゲート１０５を設け、この１入力端に入力する。このオ アゲート１０５の他の入力端には、リセットパルスを入力する。このオアゲート １０５の出力端はフリップフロップ１のリセット端子に接続する。

【００２１】 次に、入力信号の立ち下がりエッジを検出するためのフリップフロップ３を設 ける。フリップフロップ３のトリガ端子の前段にはインバータ１０１を設け、入 力信号を反転させて加える。

【００２２】 当該フリップフロップ３のデータ端子の前段にはフリップフロップ２を設ける 。当該フリップフロップ２のデータ端子はハイレベルに固定する。トリガ端子は フリップフロップ１の出力端子に接続する。又、フリップフロップ２の出力端子 はフリップフロップ３のデータ端子に接続する。フリップフロップ２のリセット 端子にはリセット信号を加える。これにより、最初の立ち上がりエッジによって 、フリップフロップ２が反転し、以後の立ち下がりエッジの検出をフリップフロ ップ３で可能にする。

【００２３】 次に、連続周期測定回路Ａ４を設ける。当該連続周期測定回路Ａ４の入力端に は、パルス整形機能部２１を設けて接続する。

【００２４】 当該パルス整形機能部２１の内部は次のように構成する。アンドゲート１０４ を設けて、その出力端を当該連続周期測定回路Ａ４の入力端に接続する。当該ア ンドゲート１０４の１入力端はフリップフロップ２の出力端に接続する。当該ア ンドゲート１０４の他の入力端には排他的論理和ゲート１０３を設けて、その出 力端を接続する。当該論理和ゲートの１入力端はフリップフロップ３の反転出力 端に接続する。排他的論理和ゲート１０３の他の入力端には遅延回路１０２を設 けて、その出力端を接続する。当該遅延回路１０２の入力端はフリップフロップ ２の出力端に接続する。このように構成することにより、最初の立ち上がりエッ ジをパルス状に検出し、以後、各立ち下がりエッジを検出できるようにする。

【００２５】 又、連続周期測定回路Ａ４の内部は次のように構成する。例えば特願昭６２− ２５３２６の一部を変更したものが使用できる。図３に於いて示すように、特願 昭６２−２５３２６に対する変更点は、（１）連続周期測定結果の取り出し部で 、サンプルホールド回路の出力端にＡ／Ｄ変換回路を追加する。これにより、端 数部データがディジタル値で取り出せるようになる。このように連続周期測定回 路Ａを構成する。

【００２６】 また、連続周期測定回路Ａ４の出力データはメモリ６を設けて入力する。さら に、連続周期測定回路Ａ４から書込パルスを発生し、メモリ６へ入力する。この 書込パルスはさらにオアゲート１０６を設け、この１入力端に入力する。このオ アゲート１０６の他の入力端には、リセットパルスを入力する。このオアゲート １０６の出力端はフリップフロップ３のリセット端子に接続する。

【００２７】 又、各回路へのクロックは、クロック発生器８を設け、供給する。さらに、Ｃ ＰＵ９を設け、各メモリ内容の読み出しやデータ転送を行う。リセットの発生や 一連の制御は操作部１０を通して行い、表示部１１に得られたデータ等の表示を 行う。

【００２８】 図２に本考案のタイミングチャートによる動作を示す。この場合、入力信号の デューティ比は１００％に近いものとする。

【００２９】 入力信号は正パルスとする。操作部１０からＣＰＵ９を通してリセットを発す る。このリセットパルスにより、オアゲート１０５を介してフリップフロップ１ をリセットする。同様に、オアゲート１０６を介してフリップフロップ３をリセ ットする。又、フリップフロップ２と連続周期測定回路Ａ４と連続周期測定回路 Ｂ５をもリセットする。

【００３０】 次に、入力信号の立ち上がりエッジによりフリップフロップ１の出力が反転す る。これにより、連続周期測定回路Ｂ５が作動する。そして、当該フリップフロ ップ１が反転した一定時間後に当該連続周期測定回路Ｂ５は書込パルスを発生し 、メモリ７へ測定データを書き込む。この一定時間とは、連続周期測定回路Ｂ５ が内部処理に要する時間を見込んだものであり、ｔ_M1に設定する。但しこの時の データ内容（書込データの第１回目）は無意味であり、読み飛ばすこととする。 又、この書込パルスはオアゲート１０５を介してフリップフロップ１のリセット 端子にも与えられる。

【００３１】 次に、フリップフロップ１の反転により、フリップフロップ２が反転する。こ のためアンドゲート１０４の出力はハイレベルとなり、連続周期測定回路Ａ４は 動作を開始する。一方、このフリップフロップ２の反転により、遅延時間τ後に 排他的論理和ゲート１０３はローレベルに変わり、この結果、アンドゲート１０ ４の出力はローレベルに変わる。

【００３２】 次に、入力信号はパルス幅Ｗ_x1後に立ち下がりエッジを生じる。この時、イン バータ１０１を通過した入力信号によりフリップフロップ３は反転する。この反 転波形はゲート１０３、１０４を通り、連続周期測定回路Ａ４に加わる。このた め、当該フリップフロップ３が反転した一定時間後に当該連続周期測定回路Ａ４ は書込パルスを発生し、メモリ６へ測定データを書き込む。この一定時間とは、 連続周期測定回路Ａ４が内部処理に要する時間を見込んだものであり、ｔ_M2に設 定する。この測定データはＰ_f1を示しており、これは、パルス幅Ｗ_x1に対応して いる。又、この書込パルスはオアゲート１０６を介してフリップフロップ３のリ セット端子にも与えられる。

【００３３】 次に、入力信号の次の立ち上がりエッジがフリップフロップ１に加わると、連 続周期測定回路Ｂ５が測定を行い、測定データＰ_r1を発生する。これは、入力信 号の立ち上がり周期に対応している。以後、連続周期測定回路Ｂ５は入力信号の 立ち上がり周期を連続的に測定する。この測定値をＰ_r2、Ｐ_r3、Ｐ_r4、・・・と する。

【００３４】 次に、入力信号の次の立ち下がりエッジがフリップフロップ３に加わると、連 続周期測定回路Ａ４が測定を行い、測定データＰ_f2を発生する。これは、入力信 号の立ち下がり周期に対応している。以後、連続周期測定回路Ａ４は入力信号の 立ち下がり周期を連続的に測定する。この測定値をＰ_f3、Ｐ_f4・・・とする。

【００３５】 以上の結果、上記の場合、各メモリには図６に示すデータ内容が書き込まれる 。すなわち、測定値と入力信号の関係は図６（ａ）の通りであり、メモリの各内 容は図６（ｂ）の通りである。

【００３６】 このメモリ内容から、連続パルス幅は以下のように演算できる。（１）Ｗ_x1＝ Ｐ_f1となる。（２）Ｗ_x2＝（Ｐ_f1＋Ｐ_f2）−Ｐ_r1＝Ｗ_x1＋（Ｐ_f2−Ｐ_r1）となる 。（３）Ｗ_x3＝（Ｐ_f1＋Ｐ_f2＋Ｐ_f3）−（Ｐ_r1＋Ｐ_r2）＝Ｗ_x2＋（Ｐ_f3−Ｐ_r2） となる。（４）一般的には次の式で示すことができる。 Ｗ_xn＝Ｗ_x(n-1)＋Ｐ_fn−Ｐ_r(n-1) 以上のように、本考案による連続パルス幅測定に於いては、周期一定でデューテ ィ比が１００％近くになっても、支障無く測定ができる。

【００３７】 次に、周期一定でパルス幅のデューティ比が０％に近くなった場合の演算を示 す。

【００３８】 パルス幅のデューティ比が０％に近い場合には、フリップフロップ３は入力信 号の最初の立ち下がりで反転できず、次の立ち下がりで反転することとなり、各 メモリには図７に示すデータ内容が書き込まれる。すなわち、測定値と入力信号 の関係は図７（ａ）の通りであり、メモリの各内容は図７（ｂ）の通りである。

【００３９】 このメモリ内容から、連続パルス幅は以下のように演算できる。（１）Ｗ_x1は 求めるのは不可能である。（２）Ｗ_x2＝Ｐ_f1−Ｐ_r1となる。（３）Ｗ_x3＝（Ｐ_f1 ＋Ｐ_f2）−（Ｐ_r1＋Ｐ_r2）＝Ｗ_x2＋（Ｐ_f2−Ｐ_r2）となる。（４）一般的には次 の式で示すことができる。 Ｗ_xn＝Ｗ_x(n-1)＋Ｐ_f(n-1)−Ｐ_r(n-1) 以上のように、本考案による連続パルス幅測定に於いては、周期一定でデューテ ィ比が０％近くになっても、支障無く測定ができる。

【００４０】 さらに、パルス幅のデューティ比が０％に近いかどうかは、取得データより次 のように判別できる。すなわち、Ｐ_r1とＰ_f1との大小を判別し、Ｐ_r1＜＝Ｐ_f1で あれば、デューティ比が０％に近いものであり、前述の計算式を適用する。もし もＰ_r1＞Ｐ_f1であれば、通常の式に当てはめればよい。

【００４１】 次に、パルス幅一定で周期が小さくなったときの動作を図８に示す。

【００４２】 この場合、パルス幅のデューティ比は相対的に１００％に近づく。本考案によ るパルス幅測定に於いては、図２に示すように、書込パルス動作時間をｔ_M1、ｔ _M2 に固定している。従って、この値が限界となる。ここで、ｔ_M1＝ｔ_M2＝ｔ_M と すれば、本考案による連続測定の限界周期は Ｐ＝ｔ_M で示すことができる。

【００４３】 従来のパルス幅測定に於いては、連続測定の限界周期は Ｐ＝２ｔ_M であったので、本考案による連続測定では従来の２倍の改善が得られる。

【００４４】 なお、上記の構成例は、パルス幅の測定例を述べているが、パルス幅だけでな く、２入力間の時間間隔測定にも適用できることは明らかであろう。

【００４５】

【考案の効果】

以上説明したように本考案は構成されているので、次に記載する効果を奏する 。

【００４６】 ２種の連続周期測定回路を設け、測定データを演算することにより、連続的パ ルス幅測定に際し、従来のようなデューティ比の制約を受けることなく連続パル ス幅が測定でき、又測定周波数限界を向上させる連続パルス幅測定装置を実現で きる。

【図面の簡単な説明】

【図１】本考案の構成を示すブロック図である。

【図２】本考案のタイミングチャート図である。

【図３】連続周期測定回路例を示す。

【図４】従来の構成を示すブロック図である。

【図５】従来の動作を示すタイミングチャート図であ
る。

【図６】デューティ比が１００％近くの測定例である。

【図７】デューティ比が０％近くの測定例である。

【図８】周期が小さい場合の測定例である。

【符号の説明】

１、２、３ フリップフロップ ４ 連続周期測定回路Ａ ５ 連続周期測定回路Ｂ ６、７ メモリ ８ クロック発生器 ９ ＣＰＵ １０ 操作部 １１ 表示部 ２１ パルス整形機能部 １０１ インバータ １０２ 遅延回路 １０３ 排他的論理和ゲート １０４ アンドゲート １０５、１０６ オアゲート

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 パルス幅を連続して測定する場合に於い
   て、 入力信号の立ち上がりエッジを検出するフリップフロッ
   プ（１）を設け、トリガ端子に入力信号を接続し、 一連の周期を測定する連続周期測定回路Ｂ（５）を設
   け、当該連続周期測定回路Ｂの入力端は当該フリップフ
   ロップ（１）の出力端に接続し、 測定値を記憶するメモリ（７）を設け、データ入力端は
   当該連続周期測定回路Ｂの出力端に接続し、 当該連続周期測定回路Ｂの発する書込パルスは、当該メ
   モリ（７）に与えると共に、当該フリップフロップ
   （１）のリセット端子にも与え、 入力信号の立ち下がりエッジを検出する、フリップフロ
   ップ（３）を設け、トリガ端子には入力信号を反転して
   接続し、 最初の立ち上がりエッジを検出するフリップフロップ
   （２）を設け、出力端は当該フリップフロップ（３）の
   データ端子に接続し、 最初の反転エッジをパルス状に整形し、以後、各反転エ
   ッジを通過させるパルス整形機能部（２１）を設け、 当該パルス整形機能部の１入力端は当該フリップフロッ
   プ（２）の出力端に接続し、他の入力端は当該フリップ
   フロップ（３）の出力端に接続し、 一連の周期を測定する連続周期測定回路Ａ（４）を設
   け、当該連続周期測定回路Ａの入力端は当該パルス整形
   機能部（２１）の出力端に接続し、 測定値を記憶するメモリ（６）を設け、データ入力端は
   当該連続周期測定回路Ａの出力端に接続し、 当該連続周期測定回路Ａの発する書込パルスは、当該メ
   モリ（６）に与えると共に、当該フリップフロップ
   （３）のリセット端子にも与え、 上記の各動作を制御するためのＣＰＵ（９）を設け、 上記の各メモリ内容の演算結果を表示するための表示器
   （１１）を設け、 以上により構成したことを特徴とする連続パルス幅測定
   装置。
2. 【請求項２】 請求項１において、パルス整形機能部
   （２１）の内部は下記の構成よりなり、 すなわち、アンドゲート（１０４）を設け、出力端を当
   該連続周期測定回路Ａ（４）の入力端に接続し、 排他的論理和ゲート（１０３）を設け、出力端は当該ア
   ンドゲートの１入力端に接続し、 遅延回路（１０２）を設け、出力端は、当該排他的論理
   和ゲートの１入力端に接続し、入力端は、当該フリップ
   フロップ（２）の出力端に接続し、 当該排他的論理和ゲートの他の入力端は当該フリップフ
   ロップ（３）の出力端に接続し、当該アンドゲートの他
   の入力端は当該フリップフロップ（２）の出力端に接続
   し、 以上の構成よりなることを特徴とする連続パルス幅測定
   装置。