JP2602331Y2

JP2602331Y2 - 連続パルス幅測定装置

Info

Publication number: JP2602331Y2
Application number: JP1993027920U
Authority: JP
Inventors: 美志夫林
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1993-04-28
Filing date: 1993-04-28
Publication date: 2000-01-11
Anticipated expiration: 2008-04-28
Also published as: JPH0682580U

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は入力パルスのパルス幅を
連続して測定する連続パルス幅測定装置に関する。

【０００２】一般にピックアップした入力パルスは種々
のパルス幅を有する。従って、通常デューティ比が大き
いパルス幅の時や、レートが高い時のパルス幅をも連続
して測定する必要がある。

【０００３】

【従来の技術】図４は従来の構成例を示すブロック図で
ある。入力信号について、立ち上がりエッジをフリップ
フロップＦ１で整形し、立ち下がりエッジをフリップフ
ロップＦ２で整形する。時間間隔測定部で両フリップフ
ロップの時間差を測定し、メモリにそのデータを入力す
る。ＣＰＵでは、データの読み出しや、データの転送を
操作部を通じて行い、結果を表示部に表示する。なお、
メモリへの書き込みを書込パルスで行うとともに、その
タイミングで各フリップフロップをリセットしている。

【０００４】図５に従来の動作をタイミングチャートで
示す。図５（ａ）はパルス幅のデューティ比が小さく正
常な状態で動作している例を示す。

【０００５】リセット信号により各フリップフロップＦ
１及びＦ２がリセットされる。次に、入力信号の立ち上
がりエッジによりフリップフロップＦ１が反転する。次
に入力信号のインバータを通した波形の立ち上がりによ
り、すなわち入力信号の立ち下がりエッジにより、フリ
ップフロップＦ２が反転する。時間間隔測定部はこの時
間差Ｗ₁ を測定する。この時間は入力信号のパルス幅Ｗ
_x1に対応している。時間間隔測定部の内部動作に要する
時間やメモリに書き込まれる時間までをｔ_M とし、デー
タ取得時間とする。この時間内に取得データがメモリに
書き込まれる。この書込パルスは各フリップフロップの
リセット端子にも加えられ、各フリップフロップＦ１及
びＦ２をリセットする。入力信号の周期Ｐ_x の後に次の
パルスＷ_x2が入力してくる。このとき、パルス幅Ｗ_x＜
Ｐ_x−ｔ_M の条件であるため、連続してデータが取得で
きる。

【０００６】図５（ｂ）はパルス幅のデューティ比が大
きいため正常な動作をしない例を示す。入力信号の立ち
上がりエッジによりフリップフロップＦ１が反転する。
次に入力信号の立ち下がりエッジにより、フリップフロ
ップＦ２が反転する。時間間隔測定部はこの時間差Ｗ₃
を測定する。この時間は入力信号のパルス幅Ｗ_x3に対応
している。そしてデータ取得時間ｔ_M 内に取得データが
メモリに書き込まれる。この書込パルスは各フリップフ
ロップのリセット端子にも加えられ、各フリップフロッ
プＦ１及びＦ２をリセットする。ここで条件が、パルス
幅Ｗ_x ＞＝（Ｐ_x−ｔ_M）の条件であるため、次回にフリ
ップフロップＦ１が反転するのはＷ₅ であり、Ｗ_x4は無
視される。すなわちパルス幅の連続測定ができなくな
る。このため例えば１個おきの測定となる。

【０００７】

【考案が解決しようとする課題】従来のパルス幅の連続
測定技術は次のような欠点をもっていた。

【０００８】パルス幅を連続測定しようとする場合、
（１）一定周期に対して、パルス幅が広くなり、デュー
ティ比が１００％に近づいたとき、上記の図５（ｂ）で
説明したように、歯抜け状態となる。（２）一定パルス
幅に対して、周期が小さくなり、デューティ比が１００
％に近づいたとき、やはり歯抜け状態となる。（３）一
定周期に対して、パルス幅が狭くなり、デューティ比が
０％に近づいたとき、フリップフロップＦ２の反転が追
従不可能な状態が生じ、このときパルス幅として周期Ｐ
_x が加算された値を示すことになる。以上のような誤動
作をするという問題点を有する。

【０００９】本考案は、上述したような従来の技術が有
する問題点に鑑みてなされるものであって、２種の連続
周期測定回路を設け、測定データを演算することによ
り、連続的パルス幅測定に際し、従来のようなデューテ
ィ比の制約を受けることなく連続パルス幅が測定でき、
又測定周波数限界を向上させる連続パルス幅測定装置を
提供するものである。

【００１０】

【課題を解決するための手段】この考案によれば、入力
信号の立ち上がりエッジを検出するフリップフロップ１
を設ける。トリガ端子には入力信号を接続する。又、一
連の周期を測定する連続周期測定回路Ｂ５を設ける。当
該連続周期測定回路Ｂの入力端は当該フリップフロップ
１の出力端に接続する。又、測定値を記憶するメモリ７
を設ける。当該メモリ７のデータ入力端は当該連続周期
測定回路Ｂの出力端に接続する。又、当該連続周期測定
回路Ｂの発する書込パルスは、当該メモリ７に与えると
共に、当該フリップフロップ１のリセット端子にも与え
る。

【００１１】次に、入力信号の立ち下がりエッジを検出
する、フリップフロップ３を設ける。トリガ端子には入
力信号を反転して接続する。又、最初の立ち上がりエッ
ジを検出するフリップフロップ２を設ける。出力端は当
該フリップフロップ３のデータ入力端子に接続する。
又、当該フリップフロップ２の出力信号を１入力端に印
加し、当該フリップフロップ３の反転出力信号を他の入
力端に印加して、フリップフロップ２からの出力信号を
所定幅の微分パルス状に整形出力すると共に、その整形
出力後は、フリップフロップ３からの出力信号を反転し
て通過出力する、パルス整形機能部２１を設ける。

【００１２】次に、一連の周期を測定する連続周期測定
回路Ａ４を設ける。当該連続周期測定回路Ａ４の入力端
は当該パルス整形機能部２１の出力端に接続する。又、
測定値を記憶するメモリ６を設け、当該メモリ６のデー
タ入力端は当該連続周期測定回路Ａの出力端に接続す
る。又、当該連続周期測定回路Ａの発する書込パルス
は、当該メモリ６に与えると共に、当該フリップフロッ
プ３のリセット端子にも与える。

【００１３】次に、上記の各動作を制御するためのＣＰ
Ｕ９を設ける。又、上記の各メモリ内容の演算結果を表
示するための表示部１１を設ける。以上により連続パル
ス幅測定装置を構成する。

【００１４】上記構成に於けるパルス整形機能部２１の
実施例として、次のような構成で実現できる。

【００１５】パルス整形機能部２１の内部は下記の構成
よりなる。先ず、アンドゲート１０４を設け、出力端を
当該連続周期測定回路Ａ４の入力端に接続する。又、排
他的論理和ゲート１０３を設け、出力端は当該アンドゲ
ートの１入力端に接続する。又、遅延回路１０２を設
け、出力端は、当該排他的論理和ゲートの１入力端に接
続する。入力端は、当該フリップフロップ２の出力端に
接続する。又、当該排他的論理和ゲートの他の入力端は
当該フリップフロップ３の出力端に接続し、当該アンド
ゲートの他の入力端は当該フリップフロップ２の出力端
に接続する。以上のようにパルス整形機能部を構成す
る。

【００１６】

【作用】本考案では、立ち上がりエッジ間周期を測定す
る連続周期測定回路を設けて、結果をメモリに入力し、
パルス整形機能部を設け、立ち下がりエッジ間周期を測
定する連続周期測定回路を設けて、メモリに入力する構
成とした。そして、各メモリの結果はＣＰＵにより読み
だし及び演算が可能である。得られたデータは連続的パ
ルス幅測定に際し、パルス幅のデューティ比１００％近
くまで測定結果を得ることができる。パルス幅デューテ
ィ比が０％に近い場合も測定結果を得ることができる。
又、連続測定の限界周期は従来の２倍まで改善でき測定
結果を得ることができる。

【００１７】

【実施例】本考案の実施例について図面を参照して説明
する。

【００１８】図１は本考案の構成を示すブロック図であ
る。

【００１９】図１に於いて示すように、入力信号の立ち
上がりエッジを検出するためのフリップフロップ１を設
ける。当該フリップフロップ１のトリガ端子には入力信
号を接続する。出力端は連続周期測定回路Ｂ５を設け
て、その入力端に接続する。当該連続周期測定回路Ｂ５
の内部は次のように構成する。例えば特願昭６２−２５
３２６の一部を変更したものが使用できる。図３に於い
て示すように、特願昭６２−２５３２６に対する変更点
は、（１）連続周期測定結果の取り出し部で、サンプル
ホールド回路の出力端にＡ／Ｄ変換回路を追加する。こ
れにより、端数部データがディジタル値で取り出せるよ
うになる。（２）ゲートＡＧ４を削除する（３）ゲート
ＡＧ４部分で入力端と出力端を図示の点線部分のように
接続する。これにより、書き込みパルスが最初の測定エ
ッジから発生するようになる。このように連続周期測定
回路Ｂ５を構成する。

【００２０】また、連続周期測定回路Ｂ５の出力データ
はメモリ７を設けて入力する。さらに、連続周期測定回
路Ｂ５から書込パルスを発生し、メモリ７へ入力する。
この書込パルスはさらにオアゲート１０５を設け、この
１入力端に入力する。このオアゲート１０５の他の入力
端には、リセットパルスを入力する。このオアゲート１
０５の出力端はフリップフロップ１のリセット端子に接
続する。

【００２１】次に、入力信号の立ち下がりエッジを検出
するためのフリップフロップ３を設ける。フリップフロ
ップ３のトリガ端子の前段にはインバータ１０１を設
け、入力信号を反転させて加える。

【００２２】当該フリップフロップ３のデータ端子の前
段にはフリップフロップ２を設ける。当該フリップフロ
ップ２のデータ端子はハイレベルに固定する。トリガ端
子はフリップフロップ１の出力端子に接続する。又、フ
リップフロップ２の出力端子はフリップフロップ３のデ
ータ端子に接続する。フリップフロップ２のリセット端
子にはリセット信号を加える。これにより、最初の立ち
上がりエッジによって、フリップフロップ２が反転し、
以後の立ち下がりエッジの検出をフリップフロップ３で
可能にする。

【００２３】次に、連続周期測定回路Ａ４を設ける。当
該連続周期測定回路Ａ４の入力端には、パルス整形機能
部２１を設けて接続する。

【００２４】当該パルス整形機能部２１の内部は次のよ
うに構成する。アンドゲート１０４を設けて、その出力
端を当該連続周期測定回路Ａ４の入力端に接続する。当
該アンドゲート１０４の１入力端はフリップフロップ２
の出力端に接続する。当該アンドゲート１０４の他の入
力端には排他的論理和ゲート１０３を設けて、その出力
端を接続する。当該論理和ゲートの１入力端はフリップ
フロップ３の反転出力端に接続する。排他的論理和ゲー
ト１０３の他の入力端には遅延回路１０２を設けて、そ
の出力端を接続する。当該遅延回路１０２の入力端はフ
リップフロップ２の出力端に接続する。このように構成
することにより、最初の立ち上がりエッジをパルス状に
検出し、以後、各立ち下がりエッジを検出できるように
する。

【００２５】又、連続周期測定回路Ａ４の内部は次のよ
うに構成する。例えば特願昭６２−２５３２６の一部を
変更したものが使用できる。図３に於いて示すように、
特願昭６２−２５３２６に対する変更点は、（１）連続
周期測定結果の取り出し部で、サンプルホールド回路の
出力端にＡ／Ｄ変換回路を追加する。これにより、端数
部データがディジタル値で取り出せるようになる。この
ように連続周期測定回路Ａを構成する。

【００２６】また、連続周期測定回路Ａ４の出力データ
はメモリ６を設けて入力する。さらに、連続周期測定回
路Ａ４から書込パルスを発生し、メモリ６へ入力する。
この書込パルスはさらにオアゲート１０６を設け、この
１入力端に入力する。このオアゲート１０６の他の入力
端には、リセットパルスを入力する。このオアゲート１
０６の出力端はフリップフロップ３のリセット端子に接
続する。

【００２７】又、各回路へのクロックは、クロック発生
器８を設け、供給する。さらに、ＣＰＵ９を設け、各メ
モリ内容の読み出しやデータ転送を行う。リセットの発
生や一連の制御は操作部１０を通して行い、表示部１１
に得られたデータ等の表示を行う。

【００２８】図２に本考案のタイミングチャートによる
動作を示す。この場合、入力信号のデューティ比は１０
０％に近いものとする。

【００２９】入力信号は正パルスとする。操作部１０か
らＣＰＵ９を通してリセットを発する。このリセットパ
ルスにより、オアゲート１０５を介してフリップフロッ
プ１をリセットする。同様に、オアゲート１０６を介し
てフリップフロップ３をリセットする。又、フリップフ
ロップ２と連続周期測定回路Ａ４と連続周期測定回路Ｂ
５をもリセットする。

【００３０】次に、入力信号の立ち上がりエッジにより
フリップフロップ１の出力が反転する。これにより、連
続周期測定回路Ｂ５が作動する。そして、当該フリップ
フロップ１が反転した一定時間後に当該連続周期測定回
路Ｂ５は書込パルスを発生し、メモリ７へ測定データを
書き込む。この一定時間とは、連続周期測定回路Ｂ５が
内部処理に要する時間を見込んだものであり、ｔ_M1に設
定する。但しこの時のデータ内容（書込データの第１回
目）は無意味であり、読み飛ばすこととする。又、この
書込パルスはオアゲート１０５を介してフリップフロッ
プ１のリセット端子にも与えられる。

【００３１】次に、フリップフロップ１の反転により、
フリップフロップ２が反転する。このためアンドゲート
１０４の出力はハイレベルとなり、連続周期測定回路Ａ
４は動作を開始する。一方、このフリップフロップ２の
反転により、遅延時間τ後に排他的論理和ゲート１０３
はローレベルに変わり、この結果、アンドゲート１０４
の出力はローレベルに変わる。

【００３２】次に、入力信号はパルス幅Ｗ_x1後に立ち下
がりエッジを生じる。この時、インバータ１０１を通過
した入力信号によりフリップフロップ３は反転する。こ
の反転波形はゲート１０３、１０４を通り、連続周期測
定回路Ａ４に加わる。このため、当該フリップフロップ
３が反転した一定時間後に当該連続周期測定回路Ａ４は
書込パルスを発生し、メモリ６へ測定データを書き込
む。この一定時間とは、連続周期測定回路Ａ４が内部処
理に要する時間を見込んだものであり、ｔ_M2に設定す
る。この測定データはＰ_f1を示しており、これは、パル
ス幅Ｗ_x1に対応している。又、この書込パルスはオアゲ
ート１０６を介してフリップフロップ３のリセット端子
にも与えられる。

【００３３】次に、入力信号の次の立ち上がりエッジが
フリップフロップ１に加わると、連続周期測定回路Ｂ５
が測定を行い、測定データＰ_r1を発生する。これは、入
力信号の立ち上がり周期に対応している。以後、連続周
期測定回路Ｂ５は入力信号の立ち上がり周期を連続的に
測定する。この測定値をＰ_r2、Ｐ_r3、Ｐ_r4、・・・とす
る。

【００３４】次に、入力信号の次の立ち下がりエッジが
フリップフロップ３に加わると、連続周期測定回路Ａ４
が測定を行い、測定データＰ_f2を発生する。これは、入
力信号の立ち下がり周期に対応している。以後、連続周
期測定回路Ａ４は入力信号の立ち下がり周期を連続的に
測定する。この測定値をＰ_f3、Ｐ_f4・・・とする。

【００３５】以上の結果、上記の場合、各メモリには図
６に示すデータ内容が書き込まれる。すなわち、測定値
と入力信号の関係は図６（ａ）の通りであり、メモリの
各内容は図６（ｂ）の通りである。

【００３６】このメモリ内容から、連続パルス幅は以下
のように演算できる。（１）Ｗ_x1＝Ｐ_f1となる。（２）
Ｗ_x2＝（Ｐ_f1＋Ｐ_f2）−Ｐ_r1＝Ｗ_x1＋（Ｐ_f2−Ｐ_r1）と
なる。（３）Ｗ_x3＝（Ｐ_f1＋Ｐ_f2＋Ｐ_f3）−（Ｐ_r1＋Ｐ
_r2）＝Ｗ_x2＋（Ｐ_f3−Ｐ_r2）となる。（４）一般的には
次の式で示すことができる。Ｗ_xn＝Ｗ_x(n-1)＋Ｐ_fn−Ｐ_r(n-1) 以上のように、本考案による連続パルス幅測定に於いて
は、周期一定でデューティ比が１００％近くになって
も、支障無く測定ができる。

【００３７】次に、周期一定でパルス幅のデューティ比
が０％に近くなった場合の演算を示す。

【００３８】パルス幅のデューティ比が０％に近い場合
には、フリップフロップ３は入力信号の最初の立ち下が
りで反転できず、次の立ち下がりで反転することとな
り、各メモリには図７に示すデータ内容が書き込まれ
る。すなわち、測定値と入力信号の関係は図７（ａ）の
通りであり、メモリの各内容は図７（ｂ）の通りであ
る。

【００３９】このメモリ内容から、連続パルス幅は以下
のように演算できる。（１）Ｗ_x1は求めるのは不可能で
ある。（２）Ｗ_x2＝Ｐ_f1−Ｐ_r1となる。（３）Ｗ_x3＝
（Ｐ_f1＋Ｐ_f2）−（Ｐ_r1＋Ｐ_r2）＝Ｗ_x2＋（Ｐ_f2−
Ｐ_r2）となる。（４）一般的には次の式で示すことがで
きる。Ｗ_xn＝Ｗ_x(n-1)＋Ｐ_f(n-1)−Ｐ_r(n-1) 以上のように、本考案による連続パルス幅測定に於いて
は、周期一定でデューティ比が０％近くになっても、支
障無く測定ができる。

【００４０】さらに、パルス幅のデューティ比が０％に
近いかどうかは、取得データより次のように判別でき
る。すなわち、Ｐ_r1とＰ_f1との大小を判別し、Ｐ_r1＜＝
Ｐ_f1であれば、デューティ比が０％に近いものであり、
前述の計算式を適用する。もしもＰ_r1＞Ｐ_f1であれば、
通常の式に当てはめればよい。

【００４１】次に、パルス幅一定で周期が小さくなった
ときの動作を図８に示す。

【００４２】この場合、パルス幅のデューティ比は相対
的に１００％に近づく。本考案によるパルス幅測定に於
いては、図２に示すように、書込パルス動作時間を
ｔ_M1、ｔ_M2に固定している。従って、この値が限界とな
る。ここで、ｔ_M1＝ｔ_M2＝ｔ_M とすれば、本考案による
連続測定の限界周期はＰ＝ｔ_M で示すことができる。

【００４３】従来のパルス幅測定に於いては、連続測定
の限界周期はＰ＝２ｔ_Mであったので、本考案による連
続測定では従来の２倍の改善が得られる。

【００４４】なお、上記の構成例は、パルス幅の測定例
を述べているが、パルス幅だけでなく、２入力間の時間
間隔測定にも適用できることは明らかであろう。

【００４５】

【考案の効果】以上説明したように本考案は構成されて
いるので、次に記載する効果を奏する。

【００４６】２種の連続周期測定回路を設け、測定デー
タを演算することにより、連続的パルス幅測定に際し、
従来のようなデューティ比の制約を受けることなく連続
パルス幅が測定でき、又測定周波数限界を向上させる連
続パルス幅測定装置を実現できる。

【図面の簡単な説明】

【図１】本考案の構成を示すブロック図である。

【図２】本考案のタイミングチャート図である。

【図３】連続周期測定回路例を示す。

【図４】従来の構成を示すブロック図である。

【図５】従来の動作を示すタイミングチャート図であ
る。

【図６】デューティ比が１００％近くの測定例である。

【図７】デューティ比が０％近くの測定例である。

【図８】周期が小さい場合の測定例である。

【符号の説明】

１、２、３フリップフロップ４連続周期測定回路Ａ５連続周期測定回路Ｂ６、７メモリ８クロック発生器９ＣＰＵ１０操作部１１表示部２１パルス整形機能部１０１インバータ１０２遅延回路１０３排他的論理和ゲート１０４アンドゲート１０５、１０６オアゲート

Claims

(57)【実用新案登録請求の範囲】

【請求項１】パルス幅を連続して測定する連続パルス
幅測定装置に於いて、入力信号の立ち上がりエッジを検出する第１フリップフ
ロップ（１）を設け、トリガ端子に入力信号を接続し、一連の周期を測定する連続周期測定回路Ｂ（５）を設
け、当該連続周期測定回路Ｂの入力端は当該第１フリッ
プフロップ（１）の出力端に接続し、測定値を記憶する第１メモリ（７）を設け、データ入力
端は当該連続周期測定回路Ｂの出力端に接続し、当該連続周期測定回路Ｂの発する書込パルスは、当該第
１メモリ（７）に与えると共に、当該第１フリップフロ
ップ（１）のリセット端子にも与え、入力信号の立ち下がりエッジを検出する、第２フリップ
フロップ（３）を設け、トリガ端子には当該入力信号を
反転して接続し、最初の立ち上がりエッジを検出する第３フリップフロッ
プ（２）を設け、出力端は当該第２フリップフロップ
（３）のデータ入力端子に接続し、当該第３フリップフロップ（２）の出力信号を１入力端
に印加し、当該第２フリップフロップ（３）の反転出力
信号を他の入力端に印加して、当該第３フリップフロッ
プからの出力信号を所定幅の微分パルス状に整形出力す
ると共に、その整形出力後は、当該第２フリップフロッ
プからの出力信号を反転して通過出力する、パルス整形
機能部（２１）を設け、一連の周期を測定する連続周期測定回路Ａ（４）を設
け、当該連続周期測定回路Ａの入力端は当該パルス整形
機能部（２１）の出力端に接続し、測定値を記憶する第２メモリ（６）を設け、データ入力
端は当該連続周期測定回路Ａの出力端に接続し、当該連続周期測定回路Ａの発する書込パルスは、当該第
２メモリ（６）に与えると共に、当該第２フリップフロ
ップ（３）のリセット端子にも与え、上記の各動作を制御するためのＣＰＵ（９）を設け、上記の各メモリ内容の演算結果を表示するための表示器
（１１）を設け、以上により構成したことを特徴とする連続パルス幅測定
装置。
【請求項２】請求項１記載の連続パルス幅測定装置に
おける、当該パルス整形機能部（２１）の内部構成は、アンドゲート（１０４）を設け、出力端を当該連続周期
測定回路Ａ（４）の入力端に接続し、排他的論理和ゲート（１０３）を設け、出力端は当該ア
ンドゲートの１入力端に接続し、遅延回路（１０２）を設け、出力端は、当該排他的論理
和ゲートの１入力端に接続し、入力端は、当該第３フリ
ップフロップ（２）の出力端に接続し、当該排他的論理和ゲートの他の入力端は当該第２フリッ
プフロップ（３）の出力端に接続し、当該アンドゲート
の他の入力端は当該第３フリップフロップ（２）の出力
端に接続し、以上の構成よりなることを特徴とする連続パルス幅測定
装置。