RU1837294C - Устройство дл контрол регистра сдвига - Google Patents
Устройство дл контрол регистра сдвигаInfo
- Publication number
- RU1837294C RU1837294C SU904877016A SU4877016A RU1837294C RU 1837294 C RU1837294 C RU 1837294C SU 904877016 A SU904877016 A SU 904877016A SU 4877016 A SU4877016 A SU 4877016A RU 1837294 C RU1837294 C RU 1837294C
- Authority
- RU
- Russia
- Prior art keywords
- register
- input
- shift register
- counter
- bit
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 208000032368 Device malfunction Diseases 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении тестовой аппаратуры . Цель изобретени - повышение точности контрол регистра сдвига за счет вы влени ошибок типа: перескок, когда информаци вместо К-го разр да записываетс в (К+1)-й разр д; групповой, когда информаци вместо одного разр да записываетс сразу в несколько (нечетное количество ) разр дов. Устройство дл контрол регистра сдвига содержит счетчик, два триггера , элементы И, И-НЕ, формирователь длительности импульсов, дешифратор и блок сравнени . 3 ил.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении тестовой аппаратуры .
Цель изобретени - повышение точности контрол .
На фиг. 1 приведена функциональна схема устройства дл контрол регистра с; вига; на фиг.2 и 3 - диаграммы работы устройства.
Устройство дл контрол регистра сдвига содержит элемент И 1, триггер 2, контро- т руемый регистр 3, счетчик 4, формирователь 5 длительности импульсов, элемент И-НЕ 6, дешифратор 7, блок сравнени 8, второй триггер 9, тактовый вход 10 устройства, выходы 11, 12 неисправности устройства.
I Устройство работает следующим обра- зо|и,
i В исходном состо нии триггеры 2, 9 наход тс в единичном состо нии, регистр 3 и
счетчик 4 обнулены (средства установки в исходное состо ние на чертеже не показаны ), на выходах счетчика 2 и регистра 3 присутствуют нулевые сигналы. По сигналу ПУСК триггер 9 устанавливаетс в нулевое состо ние и положительный сигнал открывает элемент И 1 по первому входу, тактовые импульсы (ТИ) с входа 10 поступают на входы регистра 3, счетчика 4 и формировател 5. По заднему фронту первого импульса ТИ триггер 2 устанавливаетс в нулевое состо ние , в первый разр д регистра 3 записываетс единица, в счетчик 2 также записываетс одни импульс. По окончании импульса ТИ на выходе формировател 5 формируетс импульс (стробирующий), который поступает на вход устройства сравнени 8.
При отсутствии неисправности регистра 3 после поступлени очередного тактового импульса (ТИ) на вход 10, т.е. при совпадении импульсов в регистре 3 и счет00
00 х4 Ю Ю
чике 4, на выходах (А В и А В) блока сравнени 8, а соответственно и на выходах 11, 12 устройства низкие потенциалы, свидетельствующие с нормальной работе регистра 3 (см. фиг.2) обнул ютс регистр 3 и счетчик 4. С дешифратора 7 снимаетс И- НЕ 6. По окончании импульса ТИ, который осуществил обнуление регистра 3 и счетчика 4, импульс с выхода формировател 5 проходит через элемент И-НЕ 6 на вход S-триггера 2 и устанавливает его в единичное состо ние. Далее цикл повтор етс .
При неисправности контролируемого регистра 3 (например, не записалась 1 в последующий разр д или не обнулилс дан- ный разр д) после очередного ТИ и сдвига информации в регистре 3 присутствует меньшее количество единиц, чем в счетчике 4. Блок сравнени 8 фиксирует наличие разницы количества импульсов в регистре 3 и счетчике 4, на выходе (А В) устройства сравнени 8 формируетс положительный импульс, который по входу S2 устанавливает триггер 9 в единичное состо ние, и отрицательный сигнал с инверсного выхода триггера 9 закрывает элемент И 1 по первому входу. На выходе 12 устройства по вл етс сигнал неисправности регистра, дальнейша передача ТИ через элемент И 1 блокируетс .
Аналогична ситуаци возникает и при неисправности контролируемого регистра 3 (например, если возникнет группова ошибка), если после очередного ТИ и сдвига информации единица запишетс одновре- менно в несколько разр дов, например в первый, третий, п тый (см. фиг.З).
Блок сравнени 8 зафиксирует наличие разницы количества импульсов в регистре 3 и счетчике 4, на выходе (А В) блока срав- нени 8 формируетс положительный импульс , который по входу S1 устанавливает триггер 9 в единичное состо ние и отрицательный сигнал с инверсного выхода триггера 9 закрывает элемент l/l 1. На выходе 11 устройства по вл етс сигнал неисправности регистра, передача ТИ через элемент И 1 блокируетс .
Конструктивные особенности предлагаемого технического решени позвол ют по-
высить точность контрол за счет вы влени ошибок типа:
- перескок, когда информаци вместо К-ro разр да записываетс в (К+1)-й разр д;
- групповой, когда информаци вме- сто одного разр да записываетс сразу в несколько (нечетное количество) разр дов .
Форму л а изо бретен и Устройство дл контрол регистра сдвига , содержащее элемент И, элемент И-НЕ, триггер, счетчик, счетный вход которого соединен с С-входом триггера, тактовым входом устройства дл подключени к тактовому входу контролируемого регистра и с выходом элемента И, первый вход которого вл етс тактовым входом устройства, отличающеес тем, что, с целью повышени точности контрол , в устройство введены формирователь длительности импульсов , дешифратор, входы которого подключены к соответствующим выходам счетчика, блок сравнени и второй триггер, инверсный выход которого соединен с вто-. рым входом элемента И, выход элемента И-НЕ соединен с S-входом первого триггера , пр мой выход которого соединен с информационным входом контролируемого регистра, группа информационных выходов которого подключена к первой группе информационных входов блока сравнени , втора группа информационных входов которого соединена с группой выходов дешифратора , выход старшего разр да дешифратора соединен с первым входом элемента И-НЕ, второй вход которого соединен с выходом формировател длительности импульсов, вход и выход которого соединены соответственно с выходом элемента И, и с первым входом задани режима блока сравнени , выходы которого вл ютс выходами признаков неисправности устройства и соединены первым и вторым S-входами второго триггера, R-вход которого соединен с шиной Пуск устройства, второй и третий входы задани режима блока сравнени подключены к шине нулевого потенциала устройства.
ш
Фи-i.Z
Фиг.З
t
no+fH/Cty
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904877016A RU1837294C (ru) | 1990-09-10 | 1990-09-10 | Устройство дл контрол регистра сдвига |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904877016A RU1837294C (ru) | 1990-09-10 | 1990-09-10 | Устройство дл контрол регистра сдвига |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU1837294C true RU1837294C (ru) | 1993-08-30 |
Family
ID=21542107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU904877016A RU1837294C (ru) | 1990-09-10 | 1990-09-10 | Устройство дл контрол регистра сдвига |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU1837294C (ru) |
-
1990
- 1990-09-10 RU SU904877016A patent/RU1837294C/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU1837294C (ru) | Устройство дл контрол регистра сдвига | |
| SU1481772A1 (ru) | Устройство дл фиксации неустойчивых сбоев | |
| SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
| SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
| SU1275447A2 (ru) | Устройство дл контрол источника последовательности импульсов | |
| SU1725221A1 (ru) | Устройство дл обработки реакции логических блоков | |
| SU598080A1 (ru) | Устройство дл контрол выполнени последовательности микрокоманд | |
| SU1084901A1 (ru) | Устройство дл контрол блоков пам ти | |
| SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
| US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
| SU1441402A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
| SU1396145A2 (ru) | Устройство дл контрол | |
| SU1132291A1 (ru) | Устройство дл регистрации сигналов неисправности | |
| SU1348838A2 (ru) | Система дл контрол электронных устройств | |
| SU1325482A2 (ru) | Устройство дл обнаружени ошибок в параллельном п-разр дном коде | |
| SU1365087A2 (ru) | Устройство дл контрол логических схем | |
| SU1309028A1 (ru) | Устройство дл обнаружени ошибок в коде " @ из @ | |
| SU437226A1 (ru) | Счетчик импульсов | |
| SU830378A1 (ru) | Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи | |
| RU1830532C (ru) | Устройство дл оценки точности вычислений | |
| SU1584097A1 (ru) | Устройство дл контрол очередности поступлени импульсов в N последовательност х | |
| RU2030107C1 (ru) | Парафазный преобразователь | |
| SU1383217A2 (ru) | Устройство дл измерени отношени частот двух сигналов | |
| SU881756A1 (ru) | Устройство дл контрол импульсов синхронизации | |
| SU1529221A1 (ru) | Многоканальный сигнатурный анализатор |