JPH04310874A - パルス幅カウンタ回路 - Google Patents
パルス幅カウンタ回路Info
- Publication number
- JPH04310874A JPH04310874A JP7638991A JP7638991A JPH04310874A JP H04310874 A JPH04310874 A JP H04310874A JP 7638991 A JP7638991 A JP 7638991A JP 7638991 A JP7638991 A JP 7638991A JP H04310874 A JPH04310874 A JP H04310874A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- measured
- count
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims description 68
- 238000003708 edge detection Methods 0.000 claims description 33
- 230000000630 rising effect Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、パルス信号につき、Ｈ
パルス幅、Ｌパルス幅、立ち上がり周期、立ち下がり周
期、任意のエッジ間の時間幅などを測定する機能、いわ
ゆるパルス幅測定機能を有し、マイクロコンピュータの
周辺回路等に使用されるパルス幅カウンタ回路に関する
。
パルス幅、Ｌパルス幅、立ち上がり周期、立ち下がり周
期、任意のエッジ間の時間幅などを測定する機能、いわ
ゆるパルス幅測定機能を有し、マイクロコンピュータの
周辺回路等に使用されるパルス幅カウンタ回路に関する
。
【０００２】
【従来の技術】従来、パルス幅カウンタ回路として、図
６にその要部を示すようなものが提案されている。図中
、１は被測定パルスが入力される被測定パルス入力端子
、２は被測定パルス入力端子１に入力される被測定パル
スにつき、測定開始エッジ選択信号及び測定終了エッジ
選択信号に基づいて測定開始エッジ及び測定終了エッジ
を検出し、測定開始エッジから測定終了エッジまでの期
間、論理「１」からなるカウント許可信号を出力するエ
ッジ検出・カウント許可信号出力回路、３はカウントク
ロックが入力されるカウントクロック入力端子、４はエ
ッジ検出・カウント許可信号出力回路２からカウント許
可信号が出力されている間、カウントクロックを通過さ
せるカウントクロック通過制御回路を構成するＡＮＤ回
路、５はＡＮＤ回路４を通過したカウントクロックをカ
ウントするカウンタ回路である。
６にその要部を示すようなものが提案されている。図中
、１は被測定パルスが入力される被測定パルス入力端子
、２は被測定パルス入力端子１に入力される被測定パル
スにつき、測定開始エッジ選択信号及び測定終了エッジ
選択信号に基づいて測定開始エッジ及び測定終了エッジ
を検出し、測定開始エッジから測定終了エッジまでの期
間、論理「１」からなるカウント許可信号を出力するエ
ッジ検出・カウント許可信号出力回路、３はカウントク
ロックが入力されるカウントクロック入力端子、４はエ
ッジ検出・カウント許可信号出力回路２からカウント許
可信号が出力されている間、カウントクロックを通過さ
せるカウントクロック通過制御回路を構成するＡＮＤ回
路、５はＡＮＤ回路４を通過したカウントクロックをカ
ウントするカウンタ回路である。
【０００３】図７は、かかる従来のパルス幅カウンタ回
路の動作を説明するためのタイムチャートであり、図７
ａは、カウントクロック入力端子３に入力されるカウン
トクロック、図７ｂは、被測定パルス入力端子１に入力
される被測定パルスを示しており、この例では、被測定
パルスにつき、エッジ７からエッジ８までのタイム、即
ち、立ち上がり周期が測定される場合を示している。こ
の場合、エッジ検出・カウント許可信号出力回路２は、
測定開始エッジ７及び測定終了エッジ８を検出し、図７
ｃに示すように、測定開始エッジ７から測定終了エッジ
８までの期間、論理「１」からなるカウント許可信号を
出力する。この結果、この例では、カウントクロック入
力端子３に入力されるカウントクロックのうち、図７ｄ
に示すように、３個のカウントクロックがカウンタ回路
５に供給されてカウントされる。したがって、この例で
は、カウント値として「３」が得られる。
路の動作を説明するためのタイムチャートであり、図７
ａは、カウントクロック入力端子３に入力されるカウン
トクロック、図７ｂは、被測定パルス入力端子１に入力
される被測定パルスを示しており、この例では、被測定
パルスにつき、エッジ７からエッジ８までのタイム、即
ち、立ち上がり周期が測定される場合を示している。こ
の場合、エッジ検出・カウント許可信号出力回路２は、
測定開始エッジ７及び測定終了エッジ８を検出し、図７
ｃに示すように、測定開始エッジ７から測定終了エッジ
８までの期間、論理「１」からなるカウント許可信号を
出力する。この結果、この例では、カウントクロック入
力端子３に入力されるカウントクロックのうち、図７ｄ
に示すように、３個のカウントクロックがカウンタ回路
５に供給されてカウントされる。したがって、この例で
は、カウント値として「３」が得られる。
【０００４】
【発明が解決しようとする課題】かかる従来のパルス幅
カウンタ回路においては、その測定精度は、カウントク
ロックの周期によって決定される。このため、例えば、
立ち上がり周期を測定する場合において、被測定パルス
の周期がカウントクロックの周期に比較して大きな差が
ない場合には、測定誤差が大きくなってしまい、精度の
高い測定を行うことができないという問題点があった。
カウンタ回路においては、その測定精度は、カウントク
ロックの周期によって決定される。このため、例えば、
立ち上がり周期を測定する場合において、被測定パルス
の周期がカウントクロックの周期に比較して大きな差が
ない場合には、測定誤差が大きくなってしまい、精度の
高い測定を行うことができないという問題点があった。
【０００５】図８は、かかる問題点を具体的に説明する
ためのタイムチャートであり、カウントクロック（図８
ａ）と周期が同一の被測定パルスＰ１（図８ｂ）の立ち
上がり周期を測定した場合と、カウントクロック（図８
ａ）より僅かに大きい周期を有する被測定パルスＰ２（
図８ｆ）の立ち上がり周期を測定した場合とを比較して
示している。
ためのタイムチャートであり、カウントクロック（図８
ａ）と周期が同一の被測定パルスＰ１（図８ｂ）の立ち
上がり周期を測定した場合と、カウントクロック（図８
ａ）より僅かに大きい周期を有する被測定パルスＰ２（
図８ｆ）の立ち上がり周期を測定した場合とを比較して
示している。
【０００６】ここに、被測定パルスＰ１を示す図８ｂに
おいて、９は測定開始エッジ、１０は測定終了エッジで
あり、この場合には、エッジ検出・カウント許可信号出
力回路２は、図８ｃに示すようなカウント許可信号を出
力する。この結果、ＡＮＤ回路４を通過し、カウンタ回
路５に供給されてカウントされるカウントクロックは、
図８ｄに示すようになる。したがって、この場合のカウ
ント値は、図８ｅに示すように「１」となる。
おいて、９は測定開始エッジ、１０は測定終了エッジで
あり、この場合には、エッジ検出・カウント許可信号出
力回路２は、図８ｃに示すようなカウント許可信号を出
力する。この結果、ＡＮＤ回路４を通過し、カウンタ回
路５に供給されてカウントされるカウントクロックは、
図８ｄに示すようになる。したがって、この場合のカウ
ント値は、図８ｅに示すように「１」となる。
【０００７】また、被測定パルスＰ２を示す図８ｆにお
いて、１１は測定開始エッジ、１２は測定終了エッジで
ある。この場合には、エッジ検出・カウント許可信号出
力回路２は図８ｇに示すようなカウント許可信号を出力
する。この結果、ＡＮＤ回路４を通過し、カウンタ回路
５に供給されてカウントされるカウントクロックは図８
ｈに示すようになる。したがって、この場合のカウント
値も、図８ｉに示すように「１」となってしまい、被測
定パルスＰ２の立ち上がり周期は、被測定パルスＰ１の
立ち上がり周期と異なるにも関わらず、同一のカウント
値となってしまう。
いて、１１は測定開始エッジ、１２は測定終了エッジで
ある。この場合には、エッジ検出・カウント許可信号出
力回路２は図８ｇに示すようなカウント許可信号を出力
する。この結果、ＡＮＤ回路４を通過し、カウンタ回路
５に供給されてカウントされるカウントクロックは図８
ｈに示すようになる。したがって、この場合のカウント
値も、図８ｉに示すように「１」となってしまい、被測
定パルスＰ２の立ち上がり周期は、被測定パルスＰ１の
立ち上がり周期と異なるにも関わらず、同一のカウント
値となってしまう。
【０００８】このように、従来のパルス幅カウンタ回路
においては、被測定パルスの周期がカウントクロックの
周期と比較して大きな差がない場合、測定誤差が大きく
なってしまい、精度の高いパルス幅測定を行うことがで
きないという問題点があった。このため、かかる従来の
パルス幅カウンタ回路を、あるシステムに使用して、パ
ルス幅の測定を行う場合において、被測定パルスの周期
が長い場合には問題はないが、被測定パルスの周期が短
くなってきた場合、代わりの測定手段が必要となり、よ
り多くのハードウエアと測定手段変更のためのソフトウ
エア負担が必要となってしまうという問題点があった。 ここに、例えば、モータにおいては、回転位置検出器を
設け、この回転位置検出器から出力される位置検出パル
スのパルス周期を監視することにより、その回転速度制
御を行うことができるが、位置検出パルスのパルス周期
を監視する装置として、かかる従来のパルス幅カウンタ
回路を使用する場合には、モータの回転速度が速くなっ
て位置検出パルスの周期が短くなるほど、測定精度が悪
くなってしまう。このため、実際には、回転速度がある
程度以上になったところで、回転速度の検出方法を他の
方法、例えば、一定期間内のパルス数の測定による方法
等に切り換えるということが行われている。
においては、被測定パルスの周期がカウントクロックの
周期と比較して大きな差がない場合、測定誤差が大きく
なってしまい、精度の高いパルス幅測定を行うことがで
きないという問題点があった。このため、かかる従来の
パルス幅カウンタ回路を、あるシステムに使用して、パ
ルス幅の測定を行う場合において、被測定パルスの周期
が長い場合には問題はないが、被測定パルスの周期が短
くなってきた場合、代わりの測定手段が必要となり、よ
り多くのハードウエアと測定手段変更のためのソフトウ
エア負担が必要となってしまうという問題点があった。 ここに、例えば、モータにおいては、回転位置検出器を
設け、この回転位置検出器から出力される位置検出パル
スのパルス周期を監視することにより、その回転速度制
御を行うことができるが、位置検出パルスのパルス周期
を監視する装置として、かかる従来のパルス幅カウンタ
回路を使用する場合には、モータの回転速度が速くなっ
て位置検出パルスの周期が短くなるほど、測定精度が悪
くなってしまう。このため、実際には、回転速度がある
程度以上になったところで、回転速度の検出方法を他の
方法、例えば、一定期間内のパルス数の測定による方法
等に切り換えるということが行われている。
【０００９】本発明は、かかる点に鑑み、Ｈパルス幅、
Ｌパルス幅、立ち上がり周期、立ち下がり周期、任意の
エッジ間の時間幅など、被測定パルスについて測定しよ
うとするパルス幅がカウントクロックの周期と比較して
大きな差がない場合であっても、精度の高いパルス幅測
定を行うことができるようにしたパルス幅カウンタ回路
を提供することを目的とする。
Ｌパルス幅、立ち上がり周期、立ち下がり周期、任意の
エッジ間の時間幅など、被測定パルスについて測定しよ
うとするパルス幅がカウントクロックの周期と比較して
大きな差がない場合であっても、精度の高いパルス幅測
定を行うことができるようにしたパルス幅カウンタ回路
を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は本発明の原理説明
図であり、本発明によるパルス幅カウンタ回路は、被測
定パルス入力端子１３と、この被測定パルス入力端子１
３に入力される被測定パルスを分周する分周回路１４と
、被測定パルス入力端子１３に入力される被測定パルス
又は分周回路１４から出力される分周パルスのいずれか
を選択するためのセレクタ回路１５と、このセレクタ回
路１５によって選択された被測定パルス又は分周パルス
につき、測定開始エッジ及び測定終了エッジを検出し、
測定開始エッジから測定終了エッジまでの期間、カウン
ト許可信号を出力するエッジ検出・カウント許可信号出
力回路１６と、このエッジ検出・カウント許可信号出力
回路１６からカウント許可信号が出力されている間、カ
ウントクロックを通過させるカウントクロック通過制御
回路１７と、このカウントクロック通過制御回路１７を
通過したカウントクロックをカウントするカウンタ回路
１８とを設けて構成される。なお、１９はカウントクロ
ックが入力されるカウントクロック入力端子である。
図であり、本発明によるパルス幅カウンタ回路は、被測
定パルス入力端子１３と、この被測定パルス入力端子１
３に入力される被測定パルスを分周する分周回路１４と
、被測定パルス入力端子１３に入力される被測定パルス
又は分周回路１４から出力される分周パルスのいずれか
を選択するためのセレクタ回路１５と、このセレクタ回
路１５によって選択された被測定パルス又は分周パルス
につき、測定開始エッジ及び測定終了エッジを検出し、
測定開始エッジから測定終了エッジまでの期間、カウン
ト許可信号を出力するエッジ検出・カウント許可信号出
力回路１６と、このエッジ検出・カウント許可信号出力
回路１６からカウント許可信号が出力されている間、カ
ウントクロックを通過させるカウントクロック通過制御
回路１７と、このカウントクロック通過制御回路１７を
通過したカウントクロックをカウントするカウンタ回路
１８とを設けて構成される。なお、１９はカウントクロ
ックが入力されるカウントクロック入力端子である。
【００１１】
【作用】本発明によれば、Ｈパルス幅、Ｌパルス幅、立
ち上がり周期、立ち下がり周期、任意のエッジ間の幅な
ど、被測定パルスについて測定しようとするパルス幅が
カウントクロックの周期と比較して大きな差がない場合
、分周回路１４から出力される分周パルスを選択し、こ
れをエッジ検出・カウント許可信号出力回路１６に供給
することにより、被測定パルスの周期を分周値倍した分
周パルスについてパルス幅測定を行い、その後、分周パ
ルスについて測定したパルス幅を分周値で割ることによ
り被測定パルスについてのパルス幅を得ることができる
。この場合の測定精度はカウントクロックの周期を分周
値分の１として被測定パルスのパルス幅測定を行った場
合と同一となる。したがって、被測定パルスについて測
定しようとするパルス幅がカウントクロックの周期と比
較して大きな差がない場合であっても、精度の高いパル
ス幅測定を行うことができる。
ち上がり周期、立ち下がり周期、任意のエッジ間の幅な
ど、被測定パルスについて測定しようとするパルス幅が
カウントクロックの周期と比較して大きな差がない場合
、分周回路１４から出力される分周パルスを選択し、こ
れをエッジ検出・カウント許可信号出力回路１６に供給
することにより、被測定パルスの周期を分周値倍した分
周パルスについてパルス幅測定を行い、その後、分周パ
ルスについて測定したパルス幅を分周値で割ることによ
り被測定パルスについてのパルス幅を得ることができる
。この場合の測定精度はカウントクロックの周期を分周
値分の１として被測定パルスのパルス幅測定を行った場
合と同一となる。したがって、被測定パルスについて測
定しようとするパルス幅がカウントクロックの周期と比
較して大きな差がない場合であっても、精度の高いパル
ス幅測定を行うことができる。
【００１２】なお、被測定パルスについて測定しようと
するパルス幅がカウントクロックの周期と比較して大き
な差がない場合のみ、パルス幅測定を行うとする場合に
は、セレクタ回路１５を削除し、図２に示すように、分
周回路１４から出力される分周パルスのみをエッジ検出
・カウント許可信号出力回路１６に供給するように構成
することができる。
するパルス幅がカウントクロックの周期と比較して大き
な差がない場合のみ、パルス幅測定を行うとする場合に
は、セレクタ回路１５を削除し、図２に示すように、分
周回路１４から出力される分周パルスのみをエッジ検出
・カウント許可信号出力回路１６に供給するように構成
することができる。
【００１３】
【実施例】以下、図３〜図５を参照して本発明の一実施
例について説明する。
例について説明する。
【００１４】図３は本発明の一実施例を示す図であり、
本実施例では、エッジ検出・カウント許可信号出力回路
１６は、測定開始エッジ検出回路２２と、測定終了エッ
ジ検出回路２３と、Ｄフリップフロップ２４とを設け、
Ｄフリップフロップ２４の正相出力端子Ｑにカウント許
可信号を得るように構成されている。
本実施例では、エッジ検出・カウント許可信号出力回路
１６は、測定開始エッジ検出回路２２と、測定終了エッ
ジ検出回路２３と、Ｄフリップフロップ２４とを設け、
Ｄフリップフロップ２４の正相出力端子Ｑにカウント許
可信号を得るように構成されている。
【００１５】ここに、測定開始エッジ検出回路２２は、
測定開始エッジ選択信号に基づいて測定開始エッジを検
出して測定開始エッジ検出信号を出力し、これをＤフリ
ップフロップ２４のセット信号入力端子Ｓに供給するよ
うに構成されている。具体的には、図４に示すように、
遅延回路２５、２６と、インバータ２７と、ＡＮＤ回路
２８〜３１と、ＮＯＲ回路３２と、ＯＲ回路３３とで構
成されている。なお、遅延回路２５の遅延値をα、遅延
回路２６の遅延値をβとした場合、これらα及びβはα
≪βの関係に設定される。この結果、測定開始エッジ検
出回路２２は、測定開始エッジ選択信号が論理「０」の
場合、立ち上がりエッジを検出し、測定開始エッジ選択
信号が論理「１」の場合は立ち下がりエッジを検出する
ことになる。
測定開始エッジ選択信号に基づいて測定開始エッジを検
出して測定開始エッジ検出信号を出力し、これをＤフリ
ップフロップ２４のセット信号入力端子Ｓに供給するよ
うに構成されている。具体的には、図４に示すように、
遅延回路２５、２６と、インバータ２７と、ＡＮＤ回路
２８〜３１と、ＮＯＲ回路３２と、ＯＲ回路３３とで構
成されている。なお、遅延回路２５の遅延値をα、遅延
回路２６の遅延値をβとした場合、これらα及びβはα
≪βの関係に設定される。この結果、測定開始エッジ検
出回路２２は、測定開始エッジ選択信号が論理「０」の
場合、立ち上がりエッジを検出し、測定開始エッジ選択
信号が論理「１」の場合は立ち下がりエッジを検出する
ことになる。
【００１６】また、測定終了エッジ検出回路２３は、測
定終了エッジ選択信号に基づいて測定終了エッジを検出
して測定終了エッジ検出信号を出力し、これをＤフリッ
プフロップ２４のリセット信号入力端子Ｒに供給するよ
うに構成されている。具体的には、図４に示すように、
遅延回路３４、２６と、インバータ３５と、ＡＮＤ回路
３６〜３９と、ＮＯＲ回路４０と、ＯＲ回路４１とで構
成されている。なお、遅延回路３４の遅延値は、遅延回
路２５の遅延値αと同一に設定される。この結果、この
測定終了エッジ検出回路２３は、測定終了エッジ選択信
号が論理「０」の場合、立ち上がりエッジを検出し、測
定終了エッジ選択信号が論理「１」の場合は立ち下がり
エッジを検出する。
定終了エッジ選択信号に基づいて測定終了エッジを検出
して測定終了エッジ検出信号を出力し、これをＤフリッ
プフロップ２４のリセット信号入力端子Ｒに供給するよ
うに構成されている。具体的には、図４に示すように、
遅延回路３４、２６と、インバータ３５と、ＡＮＤ回路
３６〜３９と、ＮＯＲ回路４０と、ＯＲ回路４１とで構
成されている。なお、遅延回路３４の遅延値は、遅延回
路２５の遅延値αと同一に設定される。この結果、この
測定終了エッジ検出回路２３は、測定終了エッジ選択信
号が論理「０」の場合、立ち上がりエッジを検出し、測
定終了エッジ選択信号が論理「１」の場合は立ち下がり
エッジを検出する。
【００１７】また、本実施例においては、図１に示すカ
ウントクロック通過制御回路１７はＡＮＤ回路４２で構
成され、その一方の入力端子にＤフリップフロップ２４
からのカウント許可信号が供給され、その他方の入力端
子にカウントクロックが供給されるように構成されてい
る。
ウントクロック通過制御回路１７はＡＮＤ回路４２で構
成され、その一方の入力端子にＤフリップフロップ２４
からのカウント許可信号が供給され、その他方の入力端
子にカウントクロックが供給されるように構成されてい
る。
【００１８】図５は本実施例の動作を説明するためのタ
イムチャートであり、図８に示した場合と同様に、カウ
ントクロックと周期が同一の被測定パルスＰ１を４分周
した分周パルスの立ち上がり周期を測定した場合と、カ
ウントクロックより僅かに大きい周期を有する被測定パ
ルスＰ２を４分周した分周パルスの立ち上がり周期を測
定した場合とを比較して示している。
イムチャートであり、図８に示した場合と同様に、カウ
ントクロックと周期が同一の被測定パルスＰ１を４分周
した分周パルスの立ち上がり周期を測定した場合と、カ
ウントクロックより僅かに大きい周期を有する被測定パ
ルスＰ２を４分周した分周パルスの立ち上がり周期を測
定した場合とを比較して示している。
【００１９】ここに、図５ａはカウントクロック、図５
ｂは被測定パルスＰ１を示しており、図５ｃは被測定パ
ルスＰ１を分周した分周パルスであり、この場合には、
測定開始エッジ検出回路２２は、測定開始エッジとして
分周パルスのエッジ４３を検出し、図５ｄに示すような
測定開始エッジ検出信号を出力する。また、測定終了エ
ッジ検出回路２３は、測定終了エッジとして分周パルス
のエッジ４４を検出し、図５ｅに示すような測定終了エ
ッジ検出信号を出力する。この結果、Ｄフリップフロッ
プ２４の正相出力端子Ｑには図５ｆに示すようなカウン
ト許可信号を得ることができ、ＡＮＤ回路４２を通過す
るカウントクロックは図５ｇに示すようになる。したが
って、この場合には、カウント値は「４」となる。ここ
に、このカウント値「４」を分周値「４」で割ると、被
測定パルスＰ１の４周期を平均した値として「１」を得
ることができる。
ｂは被測定パルスＰ１を示しており、図５ｃは被測定パ
ルスＰ１を分周した分周パルスであり、この場合には、
測定開始エッジ検出回路２２は、測定開始エッジとして
分周パルスのエッジ４３を検出し、図５ｄに示すような
測定開始エッジ検出信号を出力する。また、測定終了エ
ッジ検出回路２３は、測定終了エッジとして分周パルス
のエッジ４４を検出し、図５ｅに示すような測定終了エ
ッジ検出信号を出力する。この結果、Ｄフリップフロッ
プ２４の正相出力端子Ｑには図５ｆに示すようなカウン
ト許可信号を得ることができ、ＡＮＤ回路４２を通過す
るカウントクロックは図５ｇに示すようになる。したが
って、この場合には、カウント値は「４」となる。ここ
に、このカウント値「４」を分周値「４」で割ると、被
測定パルスＰ１の４周期を平均した値として「１」を得
ることができる。
【００２０】また、図５ｉは被測定パルスＰ２を示して
おり、図５ｊは被測定パルスＰ２を分周した分周パルス
であり、この場合には、測定開始エッジ検出回路２２は
、測定開始エッジとして分周パルスのエッジ４５を検出
し、図５ｋに示すような測定開始エッジ検出信号を出力
する。また、測定終了エッジ検出回路２３は、測定終了
エッジとして分周パルスのエッジ４６を検出し、図５ｌ
に示すような測定終了エッジ検出信号を出力する。この
結果、Ｄフリップフロップ２４の正相出力端子Ｑには図
５ｍに示すようなカウント許可信号を得ることができ、
ＡＮＤ回路４２を通過するカウントクロックは図５ｎに
示すようになる。したがって、この場合には、カウント
値は「６」となる。ここに、このカウント値「６」を分
周値「４」で割ると、被測定パルスＰ１の４周期を平均
した値として「１．２」を得ることができる。ちなみに
、従来のパルス幅カウンタ回路においては、被測定パル
スＰ１、Ｐ２の周期を測定した場合、そのカウント値は
、共に「１」となってしまう。
おり、図５ｊは被測定パルスＰ２を分周した分周パルス
であり、この場合には、測定開始エッジ検出回路２２は
、測定開始エッジとして分周パルスのエッジ４５を検出
し、図５ｋに示すような測定開始エッジ検出信号を出力
する。また、測定終了エッジ検出回路２３は、測定終了
エッジとして分周パルスのエッジ４６を検出し、図５ｌ
に示すような測定終了エッジ検出信号を出力する。この
結果、Ｄフリップフロップ２４の正相出力端子Ｑには図
５ｍに示すようなカウント許可信号を得ることができ、
ＡＮＤ回路４２を通過するカウントクロックは図５ｎに
示すようになる。したがって、この場合には、カウント
値は「６」となる。ここに、このカウント値「６」を分
周値「４」で割ると、被測定パルスＰ１の４周期を平均
した値として「１．２」を得ることができる。ちなみに
、従来のパルス幅カウンタ回路においては、被測定パル
スＰ１、Ｐ２の周期を測定した場合、そのカウント値は
、共に「１」となってしまう。
【００２１】このように、本実施例によれば、被測定パ
ルスについて立ち上がり周期を測定する場合において、
被測定パルスの周期がカウントクロックの周期と比較し
て大きな差がない場合、分周回路１４から出力される分
周パルスを選択して、これをエッジ検出・カウント許可
信号出力回路１６に供給することにより、被測定パルス
の周期を分周値倍した分周パルスについて立ち上がり周
期の測定を行うことができるので、この分周パルスにつ
いて測定した立ち上がり周期を分周値で割ることにより
、被測定パルスについての立ち上がり周期を得ることが
できる。この場合の測定精度は、カウントクロックの周
期を分周値分の１として被測定パルスのパルス幅測定を
行った場合と同一となる。したがって、被測定パルスの
周期がカウントクロックの周期と比較して大きな差がな
い場合であっても、精度の高い立ち上がり周期の測定を
行うことができる。Ｈパルス幅、Ｌパルス幅、立ち下が
り周期、任意のエッジ間の時間幅などを測定する場合も
同様である。
ルスについて立ち上がり周期を測定する場合において、
被測定パルスの周期がカウントクロックの周期と比較し
て大きな差がない場合、分周回路１４から出力される分
周パルスを選択して、これをエッジ検出・カウント許可
信号出力回路１６に供給することにより、被測定パルス
の周期を分周値倍した分周パルスについて立ち上がり周
期の測定を行うことができるので、この分周パルスにつ
いて測定した立ち上がり周期を分周値で割ることにより
、被測定パルスについての立ち上がり周期を得ることが
できる。この場合の測定精度は、カウントクロックの周
期を分周値分の１として被測定パルスのパルス幅測定を
行った場合と同一となる。したがって、被測定パルスの
周期がカウントクロックの周期と比較して大きな差がな
い場合であっても、精度の高い立ち上がり周期の測定を
行うことができる。Ｈパルス幅、Ｌパルス幅、立ち下が
り周期、任意のエッジ間の時間幅などを測定する場合も
同様である。
【００２２】
【発明の効果】以上のように、本発明によれば、Ｈパル
ス幅、Ｌパルス幅、立ち上がり周期、立ち下がり周期、
任意のエッジ間の幅など、被測定パルスについて測定し
ようとするパルス幅がカウントクロックの周期と比較し
て大きな差がない場合、被測定パルスの周期を分周値倍
した分周パルスについてパルス幅測定を行い、この分周
パルスについて測定したパルス幅を分周値で割ることに
より、被測定パルスについてのパルス幅を得ることがで
き、この場合の測定精度は、カウントクロックの周期を
分周値分の１として被測定パルスのパルス幅測定を行っ
た場合と同一となるので、被測定パルスについて測定し
ようとするパルス幅がカウントクロックの周期と比較し
て大きな差がない場合であっても、精度の高いパルス幅
測定を行うことができる。
ス幅、Ｌパルス幅、立ち上がり周期、立ち下がり周期、
任意のエッジ間の幅など、被測定パルスについて測定し
ようとするパルス幅がカウントクロックの周期と比較し
て大きな差がない場合、被測定パルスの周期を分周値倍
した分周パルスについてパルス幅測定を行い、この分周
パルスについて測定したパルス幅を分周値で割ることに
より、被測定パルスについてのパルス幅を得ることがで
き、この場合の測定精度は、カウントクロックの周期を
分周値分の１として被測定パルスのパルス幅測定を行っ
た場合と同一となるので、被測定パルスについて測定し
ようとするパルス幅がカウントクロックの周期と比較し
て大きな差がない場合であっても、精度の高いパルス幅
測定を行うことができる。
【図１】本発明の原理説明図である。
【図２】本発明の原理説明図である。
【図３】本発明の一実施例を示す図である。
【図４】本発明の一実施例を構成するエッジ検出・カウ
ント許可信号出力回路を示す図である。
ント許可信号出力回路を示す図である。
【図５】本発明の一実施例の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図６】従来のパルス幅カウンタ回路を示す図である。
【図７】従来のパルス幅カウンタ回路の動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図８】従来のパルス幅カウンタ回路が有する問題点を
説明するためのタイムチャートである。
説明するためのタイムチャートである。
１３ 被測定パルス入力端子
１４ 分周回路
１５ セレクタ回路
１６ エッジ検出・カウント許可信号出力回路１７
カウントクロック通過制御回路１８ カウンタ回路 １９ カウンタクロック入力端子
カウントクロック通過制御回路１８ カウンタ回路 １９ カウンタクロック入力端子
Claims (2)
- 【請求項１】被測定パルス入力端子（１３）と、該被測
定パルス入力端子（１３）に入力される被測定パルスを
分周する分周回路（１４）と、前記被測定パルス入力端
子（１３）に入力される被測定パルス又は前記分周回路
（１４）から出力される分周パルスのいずれかを選択す
るためのセレクタ回路（１５）と、該セレクタ回路（１
５）によって選択された被測定パルス又は分周パルスに
ついて測定開始エッジ及び測定終了エッジを検出し、前
記測定開始エッジから前記測定終了エッジまでの期間、
カウント許可信号を出力するエッジ検出・カウント許可
信号出力回路（１６）と、該エッジ検出・カウント許可
信号出力回路（１６）から前記カウント許可信号が出力
されている間、カウントクロックを通過させるカウント
クロック通過制御回路（１７）と、該カウントクロック
通過制御回路（１７）を通過したカウントクロックをカ
ウントするカウンタ回路（１８）とを設けて構成されて
いることを特徴とするパルス幅カウンタ回路。 - 【請求項２】被測定パルス入力端子（１３）と、該被測
定パルス入力端子（１３）に入力される被測定パルスを
分周する分周回路（１４）と、該分周回路（１４）から
出力される分周パルスについて測定開始エッジ及び測定
終了エッジを検出し、前記測定開始エッジから前記測定
終了エッジまでの期間、カウント許可信号を出力するエ
ッジ検出・カウント許可信号出力回路（１６）と、該エ
ッジ検出・カウント許可信号出力回路（１６）から前記
カウント許可信号が出力されている間、カウントクロッ
クを通過させるカウントクロック通過制御回路（１７）
と、該カウントクロック通過制御回路（１７）を通過し
たカウントクロックをカウントするカウンタ回路（１８
）とを設けて構成されていることを特徴とするパルス幅
カウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7638991A JPH04310874A (ja) | 1991-04-09 | 1991-04-09 | パルス幅カウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7638991A JPH04310874A (ja) | 1991-04-09 | 1991-04-09 | パルス幅カウンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04310874A true JPH04310874A (ja) | 1992-11-02 |
Family
ID=13603973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7638991A Pending JPH04310874A (ja) | 1991-04-09 | 1991-04-09 | パルス幅カウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04310874A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613663U (ja) * | 1979-07-06 | 1981-02-05 | ||
| JPS62214367A (ja) * | 1986-03-17 | 1987-09-21 | Fujitsu Ltd | パルス時間測定回路 |
| JPS63168567A (ja) * | 1986-12-30 | 1988-07-12 | Nec Home Electronics Ltd | 車速計測装置 |
| JPS63168574A (ja) * | 1986-12-29 | 1988-07-12 | Fuji Electric Co Ltd | 周波数検出装置 |
| JPH01277768A (ja) * | 1988-04-28 | 1989-11-08 | Mitsubishi Electric Corp | カウンタ装置 |
-
1991
- 1991-04-09 JP JP7638991A patent/JPH04310874A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613663U (ja) * | 1979-07-06 | 1981-02-05 | ||
| JPS62214367A (ja) * | 1986-03-17 | 1987-09-21 | Fujitsu Ltd | パルス時間測定回路 |
| JPS63168574A (ja) * | 1986-12-29 | 1988-07-12 | Fuji Electric Co Ltd | 周波数検出装置 |
| JPS63168567A (ja) * | 1986-12-30 | 1988-07-12 | Nec Home Electronics Ltd | 車速計測装置 |
| JPH01277768A (ja) * | 1988-04-28 | 1989-11-08 | Mitsubishi Electric Corp | カウンタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597205B2 (en) | High accuracy method for determining the frequency of a pulse input signal over a wide frequency range | |
| JPH01320424A (ja) | 可動機械要素の位置を検出する装置 | |
| JPH09505143A (ja) | 位相測定装置 | |
| US5357490A (en) | Measuring timer system | |
| JPH04310874A (ja) | パルス幅カウンタ回路 | |
| JPH02165055A (ja) | 速度検出装置 | |
| US5138639A (en) | Pulse position measurement type meter-driving circuit capable of improving measurement accuracy | |
| JP2661048B2 (ja) | 速度検出装置 | |
| KR19990043005A (ko) | 증분형 엔코더를 이용한 전동기 속도 검출 장치 | |
| JPH0692987B2 (ja) | 周期測定器 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPH0625782B2 (ja) | 周波数判別回路 | |
| JPH08233842A (ja) | 速度検出装置およびその異常検出方法 | |
| JPH0894660A (ja) | パルス計測装置 | |
| SU546892A1 (ru) | Многоканальное устройство дл выбора минимального значени средней величины | |
| SU1709234A1 (ru) | Цифровой фазометр | |
| JPH0527065B2 (ja) | ||
| SU568904A1 (ru) | Цифровой частотомер | |
| JPS63256860A (ja) | リニアセンサのオ−バ−スピ−ド検知方法 | |
| SU440689A1 (ru) | Устройство дл определени ошибок преобразовател угол-код | |
| JPH0933579A (ja) | 周期測定回路 | |
| JPS599863B2 (ja) | ビデオパルス諸元測定装置 | |
| JPH0316313A (ja) | パルス欠如検出器 | |
| JPH0839298A (ja) | プレス機械のスライド停止時間測定装置 | |
| JP2008275435A (ja) | ジッタ測定回路および半導体回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970610 |