JPS63168574A - 周波数検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、入力周波数信号の数サイクル間。

それよりも高い周波数をもつクロック信号を計数し、そ
のｔｉｅ結果にもとづき所定の演算をして入力周波数を
検出する周波数検出装置に関する。

〔従来の技術〕

第４図は周波数検出装置の従来例を示す構成図、第５図
はその動作を説明するための各部波形図である。

すなわち、この周波数検出装置は第４図に示されるよう
に波形整形回路１．フリップフロップ２ｍ、２ｂ１アン
ドゲート３　ａ　、　３　ｂ、分周器４、発振器５、カ
ウンタ６、データバス７およびマイクロプロセッサ等の
処理回路（ｃｐｔｙ）　ｓより構成される。

これは、ＣＰＵ８から第５図（ハ）に示されるような測
点開始信号Ｃをフリップフロップ２ａに与え、これをセ
ットすることにより測定が開始される。

これにより、波形整形回路１は第５図（イ）の如く示さ
れる入力信号ａの立ち上りエツジを１＠５図（ＣＩ）の
如く切り出し、アンドゲート３ｍを介してフリップフロ
ップ２ｂをセットするので％第５図（７）の９口く示さ
れる発振５５からのクロック信号りがカウンタ６に与え
られ、同図８）の如く計数される。一方、第５図（ホ）
の如く示されるアンドゲート３ｍからの出力ｅは、分局
器４により第５図（へ）の如く分周され、これが測定終
了信号ｆとしてＣＰＵ８に与えられるので、ＣＰＵ８は
この時点までのカウント値にもとづき所定の演算をし、
周波数を検出する。

なお、測定終了信号ｆはフリップフロップ２＆。

２ｂのリセット信号としても用いられ、その出力ｄ２ｇ
はそれぞれ第５図に）、（ト）の如くなる。

〔発明が解決しようとする問題点〕

しかしながら、上記の如き装置では計数開始から終了ま
での間、ＣＰＵに待ち時間が生じ、その処理能力が低下
すると云う問題がある。

したがって、この発明はカウンタの動作タイミングに関
係なく、任意の時刻または周期で周波数検出のための演
算ができるようにし、プロセッサに待ち時間が生じない
ようにする。

〔問題点を解決するための手段〕

クロック信号を計数する第１．第２のカウンタと、その
各々に計数および計数結果の保持なる２種類の動作を交
互に行なわせる制御回路とを設ける０ 〔作用〕 クロックを入力信号に同期して計数し、かつタロツク計
数と計数結果の保持と云う２種類の動作を２つのカウン
タによって交互に行なうことにより、常に計数結果を得
て周波数演算ができるようにし、プロセッサに待ち時間
が生じないようにする０ 〔実施例〕 第１図はこの発明の実施例を示す構成図である。

同図において、４は分周器、５は発振器％６ａ。

６ｂはカウンタ、７はデータバス、８は処理回路（ＣＰ
Ｕ）、９はアンドゲートＡＮＩ　、ＡＮ２およびインバ
ータゲートＩＮ等からなるカウンタ制御回路である。

入力周波ｆｉａは１分局器４によってｄａｔ７５０％の
信号とされ、カウンタ制御回路９に入力される。

クロック５の出力Ｃはカウンタ制御回路９により、信号
すの半周期毎にカウンタ６ａ、６ｂのどちらかに振り分
けられる。カウンタ６ａ、６ｂは新らたな計数の開始時
に、カウンタ制御回路９によってリセットされ、計数終
了後は計数結果を保持し、他方のカウンタが新らたな計
数を開始する。カウンタ６ｍ、６ｂはデータバス７を介
してプロセッサ８に接続される。プロセッサ８は信号ｆ
を取り込むことによって計数結果を保持しているカウン
タを判別し、そのデータを取り込む。このとき。

カウンタデータをＮ１分周器４を２Ｍ分周１発振器５の
クロック周波数をＦｏ（Ｈｚ　）とすれば、入力周波数
Ｆは次式の演算を行なうことによって求められる。

Ｆ　＝　Ｍ　１１Ｆｏ／　Ｎ（Ｈｚ）　　　　　　　　
＝（１）以上の動作を示すと、第２図の如くなる。ζ〜
に、同図ピ）は入力周波数信号島であり、これが分局器
４により分周されて同図（ロ）の出力すが得られる。こ
の信号すと等価な、同図に）に示す信号ｄはカウンタ６
ａのリセット用として用いられる一方、信号すを反転し
た同図（へ）の如き信号ｆはカウンタ６ｂのリセット用
として用いられる。したがって、カウンタ６ａ、６ｂは
信号ｄ、ｆがそれぞれ′Ｈ”レベルのときだけ、同図ｅ
→の如く示される発振器５からのクロックＣを計数し、
信号ｄ、ｆがそれぞれ′″Ｌ″Ｌ″レベルは計数値の保
持を行なう。

その結果、同図（１）の如くカウンタ６ａはｔｏ％ｔ１
間は保持動作、　　ｔｉ％ｔｍ間は計数動作をそれぞれ
行ない、カウンタ６ｂは同図（ＩＪ）の如くカウンタ６
ａとは逆の動作をすることになる。

第３図は、この発明の他の実施例を示す構成図である。

同図からも明らかなように、こ＼ではカウンタのかわり
にラッチ１０を設け、入力信号のＭサイクル毎にカウン
タ６のデータをこのラッチ１０に保持すると同時にカウ
ンタ６をリセットし、新らたな計数を開始するようにし
て、第１図と同様の機能をもたせたものである。なお、
このとき、分局！ａ４をＭ分周、カウンタ６のデータを
Ｎ１クロックをＦ・とすれば、入力周波数Ｆは先の（１
）式と同様に算出することができる。

〔発明の効果〕

この発明によれば、入力周波数の数サイクル間のクロッ
クを計数するカウンタを２個設け、その各々に計数と計
数結果の保持と云う２種類の動作を交互に行なわせるよ
うにしたので、常にどちらかのカウンタが計数結果を保
持していることになり、これによってプロセッサは任意
の時刻に、つまり待ち時間なしに周波数演算を行なうこ
とが可能になる。

【図面の簡単な説明】

第１図はこの発明の実施例を示す構成図、第２図はその
動作を説明するための各部波形図、第３図はこの発明の
他の実施例を示す構成図、第４図は周波数検出装置の従
来例を示す構成図、第５図はその動作７！？説明するた
めの各部波形図である。 符号説明 １・・・波形整形回路、２ａ、２ｂ・・・フリップフロ
ップ、３ａ、３ｂ、人Ｎｌ、ＡＮ２”’アンドゲート、
４・・・分周器、５・・・発振器、６，６ａ、６ｂ・・
・カウンタ、７・・・データバス、８・・・処理回路（
ＣＰＵ）、９・・・制御回路、１０・・・ラッチ、ＩＮ
・・・インバータゲート。 第１図 第２図 ０１１ｔｚ 第３　図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 入力周波数信号の周期を、該入力周波数よりも充分高い
   既知の周波数をもつクロック信号によりカウントし、そ
   のカウント結果にもとづき所定の演算をして入力周波数
   を検出する周波数検出装置において、 前記クロック信号を計数する第１、第２のカウンタと、 その各々に計数および計数結果の保持なる２種類の動作
   を交互に行なわせる制御回路と、 を設け、前記第１、第２カウンタのうち計数結果を保持
   している方を選択して入力周波数を検出することを特徴
   とする周波数検出装置。