JPS61175736A - プログラム評価用マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、シングルチップマイクロコンピュータのプ
ログラム開発のために必要なプログラム評価用マイクロ
コンピュータに関し、特に内蔵タイマカウンタを用いた
、時間計測のプログラムに対する評価回路に関する７ （従来の技術） シングルチップマイクロコンピュータは、１つのチップ
上にＣＰＵ、プログラムメモリ、データメモリ、Ｉｌｏ
などを内蔵している。このシングルチップマイクロコン
ピュータのプログラム開発のためには、修正変更のでき
る外部プログラムメモリ上のプログラムコードを実行で
き、かつ内部のレジスタなどの状態をモニタできるよう
に必要な信号線を外に導出したプログラム評価用マイク
ロコンピュータが必要である。

ところで、内蔵タイマを持つシングルチップマイクロコ
ンピュータ（以下ＳＣＭＣと記す）において、時間計測
のプログラムあるいはプログラム中の時間計測（以下計
時という）に関する部分が正常に動作するためには、単
位時間となる内蔵タイマのオーバーフロー発生を逃すこ
となくカウントする必要がある。

第３図は、ＳＣＭＣおよび従来のプログラム評価用マイ
クロコンピュータ内における上記の機能を実現するため
の回路を示す。この図において、１１はタイマカウンタ
、１２はそのタイマカウンタ１１の入力となる基本タイ
ミングクロック、１３はタイマカウンタ１１のオーバー
フロー信号である。また、１４はタイマフラグと呼ばれ
るフリップフロップ（以下タイマフラグと呼び、ＴＭＦ
と記す）であゆ、これは前記オーバーフロー信号１３に
よりセットされる。１５はＴＭＦｌ４の出力信号であり
、この信号１５によりタイマオーバーフローを知る。Ｔ
ＭＦ　１４への入力信号１６は、ＴＭＦ　１４をリセッ
トする信号である。

この回路においては、信号１５でＴＭＦ　１４の状態を
みて、これがセットされている（Ｈレベル）か否かによ
ってプログラムの流れを分け、同時に、ＴＭＦｌ　４を
入力信号１６　〔リセット信号〕によりリセットする条
件分岐命令（以下ＪＴＭＦと記す）があれば、タイマオ
ーバーフローの回数をカウントし計時を行えることがわ
かる。

第４図および第５図は、上記第３図の回路を用いて前記
の計時プログラムが正常に動作する条件を示す。第４図
は正常な計時プログラムの動きを示す。この図で、２１
はタイマオーバーフローの発生時刻を示し、２２はＴＭ
Ｆｌ４の監視すなわちＪＴＭＦの実行時刻を示す。この
場合、ＪＴＭＦの実行周期は、タイマオーバーフロー周
期より短いか又は等しく、タイマオーバーフローはすべ
てプログラムによりカウント可能である。

これに対し、第５図は、正常でない計時プログラムの動
きを示す。この図で、３１，３３および３４はタイマオ
ーバーフローの発生時刻を示し、３２はＪＴＭＦの実行
時刻を示す。この場合、ＪＴＭＦの実行周期はタイマオ
ーバーフロー周期より長く、この図においては、タイマ
オーバーフロー３３はＪＴＭＦによって確認されること
なく、すなわちカウントされないまま、次のタイマオー
バーフロー３４が重なり、結果として、計時プログラム
は実際の時刻より遅れることとなる。

プログラムがカウントミスをしているか否かの判定には
、従来、下記の２つの方法がとられていた。

（１）基準となる時計により計測される時間とプログラ
ムにより計測される時間とを比較する。

（２）様々な条件におけるプログラムの流れを予測し、
各法れに対して内蔵タイマオーバーフローの監視周期を
計算し、これがオーバーフロー周期以内であることを確
認する。

通常、プログラムデバッグおよび評価時には、まず上記
（１）の方法により時間のずれを現象としてとられ、そ
の後上記（２）の方法により現象の理論的裏づけを行う
という手順がとられている。

（発明が解決しようとする問題点） しかし、非常に複雑な条件の下でのプログラムの流れに
おいてのみ前記カウントミスが生じるようなバグがプロ
グラムにある場合は、現象の再現が困難であり、長時間
のしかも多くの試行を繰り返さねばならない点で上記（
１）の方法は有効性を欠く。また、再現が困難なプログ
ラムを追う上記（２）の方法も有効とはいえなくなる。

この発明は上記の点に鑑みなされたもので、極めて低い
頻度で発生するカウントミスでも、そのミスが発生した
時点で確実に知ることができ、効率的なデバッグおよび
評価を可能とするプログラム評価用マイクロコンピュー
タを提供することを目的とする。

（問題点を解決するための手段） この発明では、タイマカウンタを内蔵するプログラム評
価用マイクロコンピュータ内に、タイマカウンタの出力
とタイマフラグとしての第１のフリップフロップの出力
との論理積を実行するアンドゲートと、このアンドゲー
トの出力によりセットされる第２のフリップフロップと
を追加内蔵する。

（作　用） この構成においては、いまカウントミスが起こると、す
なわち、１度タイマオーバーフローが生じてタイマフラ
グとしての第１のフリップフロップがセットされた後、
そのフリップフロップがリセットされる前に再びタイマ
オーバーフローが生じると、前記第１のフリップフロッ
プの出力とタイマカウントの出力とによりアンドゲート
の論理が成立し、その出力により第２のフリップフロッ
プがセットされる。したがって、この第２のフリップフ
ロップの出力をみることにより、カウントミスが生じた
ことを知ることができる。

（実施例） 以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の第１の実施例を示す回路図である。この
図において、４１はプログラム評価用マイクロコンピュ
ータであり、このマイクロコンピュータ４１に第３図と
同様のタイマカウンタ４２およびＴＭＦ　（第１のフリ
ップフロップ）４３が内蔵される。ただし、ＴＭＦ４３
は、タイマカウンタ４２からのオーバーフロー信号４４
のパルス立下がりでセットされる。また、前記マイクロ
コンピュータ４１には、データメモリ、ＣＰＵ。

内部状態をモニタするための制御回路および１１０回路
からなる回路群４５が内蔵されており、この回ｌ５８１
４５から前記タイマカウンタ４２の入力となる基本タイ
ミングク四ツク４６およびＴＭＦ４３のリセット信号４
７が出力される。さらに、ＴＭＦ４３の出力信号４８は
、この回路群４５に供給される。前記マイクロコンピュ
ータ４１には、前記回路のほか、アンドゲート４９およ
び第２のフリップフロップ（以下Ｆ／Ｆと記す）５０が
追加内蔵される。アンドゲート４９は、タイマカウンタ
４２の出力およびＴＭＦ４３の出力に各入力が接続され
る。また、アンドゲート４９は、出力５１がＦ／Ｆ５０
のセット端子に接続される。

Ｆ／Ｆ５０は、出力５２が＠路群４５に接続されており
、またリセット信号５３が回路群４５から供給される。

なお、回路群４５は、外部プログラムメモリ５４に接続
される。また、マイクロコンピュータ４１は、このマイ
クロコンピュータの制御口ｌ＠を含む外部回路５５にも
接続される。

第２図は、上記第１の実施例における各信号波形および
出力波形を示し、（８）は基本タイミングクロック４６
、（６）はオーバーフロー信号４４　、［Ｃ１ｌｆＣ１
１ｆＴのリセット信号４７、（６）ばＴＭＦ４３の出力
信号４８、（５）はアンドゲート４９の出力５１を各々
示す。この波形図を用いて上記第１の実施例の動作を説
明すると、次のようになる。すなわち、第２図（５）に
おけるタイマオーバーフロー６１の直前のＪＴＭＦを行
うと、第２図（６）のリセット信号４７ａによりＴＭＦ
４３ばリセットされる。

ここで、タイマオーバーフロー６１が起こると、オーバ
ーフロー信号４４の立下がりによりＴＭＦ４３がセット
され、ＴＭＦ４３の出力信号４８は第２図（６）に示す
ように“Ｈ″レベルなる。この状態において、次のタイ
マオーバーフロー６２が、起こす、オーバーフロー信号
４４が“Ｈ”レベルになると、すなわち、カウントミス
が生じることになると、アンドゲート４９の入力は両者
共に“Ｈ”レベルとなり、アンドゲート４９の出力５１
には、オーバーフロー信号４４と同等のパルス６３が第
２図（６）に示すように出力される。そして、このパル
ス６３によりＦ／Ｆ５０がセットされる。

したがって、このＦ／Ｆ５０の出力５２をみることによ
り、プログラムなどは、カウントミスが生じたことを、
ミスが生じた時点で知ることができる。

第６図は、アンドゲート４９の出力５１のカウントミス
を知らせる信号（パルス）をいま少し実用的な回路に応
用したこの発明の第２の実施例を示す。この第２の実施
例では、前述のカウントミスが起こった瞬間に割込み信
号を発生させる。そこで、第２の実施例では、カウント
ミス割込み許可信号５６をノット回路５７で反転した信
号がリセット信号としてＦ／Ｆ５０に供給される。また
、カウントミス割込み許可信号５６とＦ／Ｆ５０の出力
の論理積がアンドゲート５８でとられ、その出力にカウ
ントミス割込み信号５９が導出されるようになっている
。

この第２の実施例において、いま、カウントミス割込み
許可信号５６が“Ｌ”レベルならば、ノット回路５７全
通してＦ／Ｆ５０にリセットががかつており、Ｆ／Ｆ５
０は、アンドゲート４９の出力５１にカウントミスを知
らせるパルスが導出されてもセットされない。したがっ
て、アンドゲート５８の出力にカウントミス割込み許可
信号５９も発生しない。次に、カウントミス割込み信号
５６７！ｌ’　”Ｈ”　Ｌｚ”ｅ／、ノ時は、Ｆ／Ｆ５
ｏのリセット入力が有効でないので、この時、カウント
ミスを知らせるパルスがアンドゲート４９の出力５１：
こ導出されるとＦ／Ｆ５０はセットされ、同時にアンド
ゲート５８の出力にカウントミス割込み信号５９が導出
される。この割込み信号５９は、デノ（・ソゲのための
様々な動作に応用できる。

（発明の効果） 以上詳述したように、この発明のプログラム評価用マイ
クロコンピュータによれば、タイマカウンタの出力とタ
イマフラグとしての第１のブリップフロップの出力との
論理積をアンドゲートでとり、そのアンドゲート出力で
第２のフリップフロップをセットするようにしたことに
より、致方回のオーバーフローに１回というように極め
て低い頻度で発生するカウントミスでも、そのカウント
ミスの発生時点でカウントミスを確実に知ることができ
る。したがって、効率的なデノ（ラグおよび評価が可能
となる。

【図面の簡単な説明】

窮１図はこの発明のプログラム評価用マイクロコンピユ
ー゛夕の第１の実施例を示す回路図、第２図は上記第１
の実施例における傷信号波形および出力波形を示す図、
第３図は従来の回路を示す回路図、第４図および第５図
は上記第３図の回路を用いて計時プログラムが正常に動
作する条件を示す図、第６図はこの発明の第２の実施例
を示す回路図である。 ４１・・・プログラム評価用マイクロコンピュータ、４
２・・・タイマカウンタ、４３・・・フリップフロップ
（ＴＭＦ）　、４９・・・アンドゲート、５０・・・第
２のフリップフロップ（Ｆ／Ｆ）。 第３図 第４図 第５図 第６図 ４２：タイマカラシタ ４３：フリ、、アフロ１，７°（ＴＭＦ）４９：アノド
ケ゛−１

Claims (1)

【特許請求の範囲】
1. タイマカウンタを内蔵しているシングルチップマイクロ
   コンピュータ用プログラムのための評価用マイクロコン
   ピュータにおいて、タイマカウンタの出力と、その出力
   に接続されたタイマフラグとしての第１のフリップフロ
   ップの出力との論理積を実行するアンドゲートと、この
   アンドゲートの出力によりセットされる第２のフリップ
   フロップとを追加内蔵したことを特徴とするプログラム
   評価用マイクロコンピュータ。