JPH0756777A - プログラム開発支援装置 - Google Patents

Abstract

(57)【要約】 【目的】任意アドレス区間のプログラム実行時間が目標
時間を越えたことを検出するプログラム開発支援装置を
提供する。 【構成】区間開始アドレス設定レジスタ１、区間終了ア
ドレス設定レジスタ２にそれぞれ任意アドレス区間の開
始アドレス、終了アドレスを設定するとともに、その任
意アドレス区間を実行する目標時間を目標時間設定レジ
スタ７に設定し、ターゲットマイクロコンピュータでプ
ログラムの実行中に、アドレスバス１１を介して現在の
実行アドレスを読み込み、これを前記開始アドレス、終
了アドレスと比較することで任意アドレス区間の実行の
有無を検出し、任意アドレス区間の実行中にクロック信
号ＣＬＯＣＫをカウントして、それを、目標時間と比較
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロコンピュー
タの開発において、特に、プログラムの任意区間の実行
効率を検証する機能を備えたプログラム開発支援装置に
関する。

【０００２】

【従来の技術】従来から、マイクロコンピュータのプロ
グラムを検証するには、デバッカやインサーキット・エ
ミュレータ等のプログラム開発支援装置が用いられてい
る。これらのプログラム開発支援装置は、プログラムの
開発の為の各種機能を有し、プログラム開発を効率的に
行う。

【０００３】そのようなプログラム開発支援装置の機能
の一つに、マイクロコンピュータのプログラムの任意区
間の実行効率を検証するために使用される実行時間計測
機能がある。

【０００４】実行時間計測機能は、プログラムの任意の
区間の実行時間をリアルタイムに計測して、プログラム
実行後に実行時間を評価することができる。この実行時
間計測機能を実現する手段としては、例えば特開平３−
２１２７４４号公報に開示されているように、プログラ
ム実行時にマイクロコンピュータのアドレスを監視し
て、任意区間の開始アドレス検出回数をカウントするこ
とにより、任意回数目の任意区間が実行されていること
を検出し、任意区間が実行されている間、基準クロック
によってタイマカウンタを動作させ、後にタイマカウン
タ値を参照することにより実行時間を検証するものであ
る。

【０００５】

【発明が解決しようとする課題】マイクロコンピュータ
のプログラム実行時間は、同じ区間内であってもその中
に記述された、条件分岐による特殊処理の実行、または
割り込み処理の実行により必ずしも同じ時間とは限らな
い。

【０００６】そこで通常はプログラムを何度か実行する
が、その場合、従来の方法では、特開平３−２１２７４
４号公報に示されるように、任意区間の実行時間は任意
回数目にのみ計測されるようになっており、任意区間の
最大実行時間を計測するようには構成されていなかっ
た。

【０００７】マイクロコンピュータにおいては、任意区
間の実行時間に対して目標時間が定められていることが
あり、従来のように任意回数目の実行時間を計測するだ
けでは目標時間に対する実行時間の計測が正確さに欠け
る問題があった。

【０００８】この発明は、マイクロコンピュータのプロ
グラムの任意区間の実行効率を検証するために設けられ
ている機能の利点を生かしながら、任意区間のプログラ
ム実行時間が目標時間を越えたことを検出することがで
きるプログラム開発支援装置を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】請求項１に記載した発明
は、プログラム中の任意アドレス区間を設定するアドレ
ス区間設定手段と、前記任意アドレス区間の実行に要す
る目標時間を設定する目標時間設定手段と、ターゲット
マイクロコンピュータでプログラムを実行時に、現在実
行中の実行アドレスを読み込み、その実行アドレスを前
記任意アドレス区間と比較して、前記任意アドレス区間
の実行検出を行うアドレス比較手段と、前記アドレス比
較手段によって検出される前記任意アドレス区間中のプ
ログラムの実行時間を検出し、該実行時間と、前記目標
時間とを比較する時間比較手段と、前記時間比較手段に
より、実行時間が目標時間を越えたことが検出されたと
きに、プログラムデバッグ処理を実行するデバッグ処理
手段と、を備えたことを特徴とする。

【００１０】請求項２に記載した発明は、請求項１に記
載のプログラム開発支援装置において、アドレス区間設
定手段および目標時間設定手段を複数備えたことを特徴
とする。

【００１１】請求項３に記載した発明は、請求項２に記
載のプログラム開発支援装置において、プログラム実行
履歴メモリを備えるとともに、前記デバッグ処理手段と
して、実行時間が目標時間を越えたことが検出された任
意アドレス区間を示すデータを、前記プログラム実行履
歴メモリに書き込む手段を備えたことを特徴とする。

【００１２】請求項４に記載した発明は、請求項１〜３
のいずれかに記載のプログラム開発支援装置において、
前記デバッグ処理手段として、プログラムの実行を中断
する手段を備えたことを特徴とする。

【００１３】

【作用】請求項１に記載の発明においては、予め、アド
レス区間設定手段に任意アドレス区間を設定するととも
に、目標時間設定レジスタに前記任意アドレス区間の目
標とする実行時間を設定しておき、プログラム実行処理
を開始すると、プログラム中の前記任意アドレス区間が
実行されるごとに、該任意アドレス区間の実行時間が計
測される。そして、任意アドレス区間の実行時間が設定
されている目標時間を越えたときに、デバッグ処理が実
行される。

【００１４】請求項２に記載の発明においては、プログ
ラム中で実行時間を計測すべき任意アドレス区間を複数
設定し、各任意アドレス区間ごとの目標時間をそれぞれ
設定することができ、複数の任意アドレス区間の実行時
間を並行して計測することができる。そして、プログラ
ム実行中に目標時間を越えた場合にはデバッグ処理が実
行される。

【００１５】請求項３に記載の発明においては、実行時
間が目標時間を越えた任意アドレス区間を示すデータが
プログラム実行履歴メモリに記憶されてゆき、後の参照
時にどの部分で実行時間を越えたしまったかを容易に認
識できる。

【００１６】請求項４に記載の発明においては、実行時
間が目標時間を越えたときに、その時点でプログラムの
実行が中断され、その時々で状態を把握してゆくことが
できる。

【００１７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００１８】図１は請求項１に対応する実施例であり、
プログラム開発支援装置の概略構成を示すブロック図で
ある。

【００１９】区間開始アドレス設定レジスタ１、区間終
了アドレス設定レジスタ２は、プログラム中の任意アド
レス区間の開始アドレスと終了アドレスが設定されるレ
ジスタであり、任意アドレス区間の開始アドレス，終了
アドレスは制御バス１０を通じて図外の入力部から設定
される。この入力部はテンキー等で構成される。制御バ
ス１０には、プログラム開発支援装置を制御するための
アドレスバス、データバス、コントロールバス等が含ま
れている。

【００２０】任意アドレス区間の実行目標時間は、目標
時間設定レジスタ７に、制御バス１０を通じて図外の入
力部から設定される。目標時間設定レジスタ７の内容
は、カウンタ制御回路６からの目標時間ロード指令信号
Ｓ６によってカウンタ８へ初期値としてロードされる。

【００２１】コンパレータ３は、区間開始アドレス設定
レジスタ１に設定されたデータと、ターゲットマイクロ
コンピュータのアドレスバスＳ１のデータとを比較し、
一致したならば、区間開始アドレス検出信号Ｓ２を発生
する。

【００２２】コンパレータ４は、区間終了アドレス設定
レジスタ２に設定されたデータと、ターゲットマイクロ
コンピュータのアドレスバス１１のデータ信号Ｓ１とを
比較し、一致したならば、区間終了アドレス検出信号Ｓ
３を発生する。

【００２３】ＲＳフリップフロップ５は、区間開始アド
レス検出信号Ｓ２によってセットされ、区間終了アドレ
ス検出信号Ｓ３によってリセットされる。そして、セッ
ト期間中、任意アドレス区間をマイクロコンピュータが
実行中であることを示す任意区間実行ステータス信号Ｓ
４を発生する。

【００２４】カウント制御回路６は、制御バス１０、任
意区間実行ステータス信号Ｓ４がアクティブ状態から非
アクティブ状態になったときに、目標時間設定レジスタ
７の内容をカウンタ８へ転送する。

【００２５】カウント許可信号Ｓ６は、任意アドレス区
間実行中にアクティブ状態になり、カウンタ８のカウン
ト動作を許可する。

【００２６】カウンタ８は、カウントクロックＣＬＯＣ
Ｋが入力される毎に目標時間設定レジスタ７に格納され
た値を初期値としてカウント動作を行う。カウンタ８が
ダウンカウントで構成されているときは、ボロー信号を
検出することによりカウントオーバーフロー信号Ｓ９が
発生する。カウンタ８がアップカウンタで構成されてい
るときは、キャリー信号を検出することによりカウント
オーバーフロー信号Ｓ９が発生する。

【００２７】トリガ発生回路９は、カウントオーバーフ
ロー信号Ｓ９を検出することにより開発支援装置に用意
されている各種デバッグ回路起動信号Ｓ１０を発生す
る。

【００２８】動作を説明する。まず、予め、区間開始ア
ドレス設定レジスタ１に任意アドレス区間の開始アドレ
スを設定し、区間終了アドレス設定レジスタ２に任意ア
ドレス区間の終了アドレスを設定するとともに、目標時
間設定レジスタ７にその任意アドレス区間の実行目標時
間を設定する。そして、ターゲットマイクロコンピュー
タでプログラムを実行する。すると、コンパレータ３，
４によって、ターゲットマイクロコンピュータのアドレ
スバス１１のデータ（実行アドレス）Ｓ１が、前記区間
開始アドレス設定レジスタ１，区間終了アドレス設定レ
ジスタ２の値と比較されて、任意アドレス区間が認識さ
れ、その区間の実行時間が目標時間設定レジスタ７に記
憶されている目標時間と比較される。そして、任意アド
レス区間の実行時間が目標時間設定レジスタ７に記憶さ
れている目標時間を越えていればデバッグ回路起動信号
１０が発生され、それが各種デバッグ装置に入力され
る。

【００２９】上記のように、プログラム開発支援装置
で、ターゲットマイクロコンピュータで実行中のプログ
ラムの実行アドレスをターゲットマイクロコンピュータ
のアドレスバス１１を介して読み込み、その実行アドレ
スをプログラム開発支援装置内で任意アドレス区間と比
較して任意アドレス区間を認識し、その間の実行時間を
目標時間と比較するから、実際のプログラムに何ら手を
加えることなく、任意アドレス区間の実行時間を目標時
間と比較することができる。

【００３０】デバッグ回路起動信号Ｓ１０は、例えばブ
レーク処理回路に入力されている場合、目標時間オーバ
ーでプログラムをブレークしてデバッグすることができ
る。

【００３１】また、リアルタイムトレース処理回路に入
力されている場合は、目標時間オーバー箇所をトレース
メモリに書き込み、デバッグすることができる。

【００３２】図２は請求項２に対応する実施例であり、
複数（ｎ区間）の任意アドレス区間の指定を可能とする
プログラム開発支援装置の実施例を示す概略ブロック図
である。

【００３３】この実施例では、複数（ｎ区間）の任意ア
ドレス区間が読み出し／書き込み可能なメモリ（ＲＡ
Ｍ）に設定される。このメモリは区間開始アドレスメモ
リ２１および区間終了アドレスメモリ２２からなり、各
メモリ２１，２２には制御バス２６、ターゲットマイク
ロコンピュータのアドレスバス２７が接続されている。

【００３４】ＲＳフリップフロップ５１，５２・・・５
ｎ、カウンタ制御回路６１，６２・・６ｎ、目標時間設
定レジスタ７１，７２・・・７ｎ、およびカウンタ８
１，８２・・・８ｎは、図１示した構成と同様の構成で
ある。それぞれが個別に、任意アドレス区間の実行時間
と目標時間とを比較する。例えば、フリップフロップ５
１，カウンタ制御回路６１，目標時間設定レジスタ７
１，カウンタ８１は、第１の任意アドレス区間の実行時
間と目標時間とを比較し、フリップフロップ５ｎ，カウ
ンタ制御回路６ｎ，目標時間設定レジスタ７ｎ，カウン
タ８ｎは、第ｎの任意アドレス区間の実行時間と目標時
間とを比較する。

【００３５】この実施例の装置においては、図１に示し
たコンパレータによる比較動作と同様の処理はメモリ２
１，２２の部分で行われる。この動作の説明をする。

【００３６】メモリ２１，２２のアドレスは、ターゲッ
トマイクロコンピュータが指定可能なアドレス分のビッ
ト数で構成されている。また、メモリ２１，２２からフ
リップフロップ５１，５２・・・５ｎへ出力されるデー
タバスは、フリップフロップ数分のビット数、すなわち
ｎビットで構成されている。そして、各フリップフロッ
プ５１，５２・・・５ｎへの入力には、それぞれデータ
バスの０，１・・・ｎ−１が割り当てられている。

【００３７】任意アドレス区間の区間開始アドレスは、
制御バス２６を介して図外の入力部から区間開始アドレ
ス用メモリ２１に設定される。これは、区間開始アドレ
スメモリ２１内の、区間開始アドレスと同一のアドレス
に、該当するフリップフロップをセットするためのデー
タを設定することで実行される。同様に、区間終了アド
レスメモリ２２には、区間終了アドレスと同一のアドレ
スに、該当するフリップフロップをリセットするための
データが設定される。

【００３８】例えば、いま、第１の任意アドレス区間の
開始アドレスが１００番地、終了アドレスが１０００番
地であるとする。この場合には、区間開始アドレスの１
００番地の０ビット目に『１』を設定し、区間終了アド
レスの１０００番地の０ビット目に『１』を設定する。
すると、ターゲットマイクロコンピュータにおいてプロ
グラムの実行中、アドレスバス２７からメモリ２１，２
２に入力される現在の実行アドレスが１００番地になる
と、フリップフロップ５１のセット端子には『１』が入
力される。また、プログラムの実行アドレスが１０００
番地になると、フリップフロップ５１のリセット端子に
『１』が入力される。これによって、１００番地から１
０００番地の間で、フリップフロップ５１をセット状態
にすることができる。

【００３９】任意アドレス区間の実行時間が目標時間を
越えると、越えたことを検知したカウンタ８１，８２・
・・８ｎからは、オーバーフロー信号Ｓ２１，Ｓ２２・
・・Ｓ２ｎが出力される。オーバーフロー信号Ｓ２１，
Ｓ２２・・・ｎ２ｎはステータス検出回路２３へ入力さ
れる。ステータス検出回路２３は、どのカウンタからオ
ーバーフロー信号Ｓ２１，Ｓ２２・・・Ｓ２ｎが出力さ
れたかを検出し、その検出結果を制御バス２６を介して
制御部へ送る。また、オーバーフロー信号Ｓ２１，Ｓ２
２・・・Ｓ２ｎはＯＲゲート回路２４を介してトリガ発
生回路２５へ入力され、トリガ発生回路２５は、いずれ
かのカウンタからオーバーフロー信号か出力されたとき
に、デバッグ回路起動信号Ｓ１０を出力する。

【００４０】図３は請求項３に対応する実施例を示すプ
ログラム開発支援装置の制御部のブロック図である。

【００４１】同装置は、中央処理装置（ＣＰＵ）３１に
よって制御される。ＲＯＭ３２は読み出しのみ可能なメ
モリであり、制御プログラム等が書き込まれている。Ｒ
ＡＭ３３は読み出し／書き込み可能なメモリであり、プ
ログラム実行時のワーキングエリアとして用いられる。
ＲＡＭ３３にはプログラム実行履歴メモリＭ１が設けら
れている。プログラム実行履歴メモリＭ１は図２に示す
制御バス２６を介して送られるステータス検出回路２３
のデータを記憶する。プログラム実行履歴メモリＭ１は
例えば、ｎ個のフラグからなり、オーバーフロー信号が
出力されたカウンタがカウントした任意アドレス区間の
フラグがセットされる。これによってどの任意アドレス
区間でオーバーフローが発生したかを認識できる。

【００４２】入力部３４はテンキー等からなり、任意ア
ドレス区間の区間開始アドレス，区間終了アドレスや、
目標時間等を入力する。表示パネル３５は液晶パネル等
からなる。表示パネル３５には、プログラム実行履歴メ
モリＭ１に記憶されている各任意アドレスのオーバーフ
ロー状態等が表示される。この表示としては、何番目の
フラグがセットされているかを表示するだけでもよい
が、任意アドレス区間の入力時にその任意アドレス区間
のデータをＲＡＭ３３に記憶しておき、そのアドレスと
ともに表示してもよい。

【００４３】図４は請求項４に対応する実施例を示すフ
ローチャートである。

【００４４】デバッグ回路起動信号が入力されると、実
行中のプログラムを中断する処理を行う（ｎ１→ｎ
２）。すなわち、ターゲットマイクロコンピュータに処
理中断信号を出力する。そして、図３に示した実施例の
装置の場合には、プログラム実行履歴メモリＭ１の内容
や、各レジスタ内容等の表示を行う（ｎ３）。

【００４５】

【発明の効果】請求項１に記載した発明によれば、プロ
グラム開発支援装置で、ターゲットマイクロコンピュー
タで実行中のプログラムの実行アドレスを読み込み、そ
の実行アドレスをプログラム開発支援装置内で任意アド
レス区間と比較して任意アドレス区間を認識し、その間
の実行時間を目標時間と比較するから、実際のプログラ
ムに何ら手を加えることなく、任意アドレス区間の実行
時間を目標時間と比較することができる。

【００４６】請求項２に記載した発明によれば、複数の
任意アドレス区間の実行時間を並行して検証してゆくこ
とができ、デバッグ処理を効率良く行うことができる。

【００４７】請求項３に記載した発明によれば、実行時
間が目標時間を越えたアドレス区間を示すデータがプロ
グラム実行履歴メモリに書き込まれるため、複数の任意
アドレス区間の検証を行う場合でも実行時間が目標時間
を越えたしまった任意アドレス区間を容易に認識でき
る。

【００４８】請求項４に記載した発明によれば、実行時
間が目標時間を越えたしまったときにプログラムの実行
が中断され、現在の状態を認識できる。

【図面の簡単な説明】

【図１】請求項１に対応する図であり、任意アドレス区
間の時間計測部分の構成を示すブロック図である。

【図２】請求項２に対応する図であり、複数の任意アド
レス区間の時間計測部分の構成を示すブロック図であ
る。

【図３】請求項３に対応する図であり、実施例のプログ
ラム開発支援装置の制御部のブロック図である。

【図４】請求項４に対応する図であり、プログラム中断
手順を示すフローチャートである。

Claims (4)

【特許請求の範囲】
1. 【請求項１】プログラム中の任意アドレス区間を設定す
   るアドレス区間設定手段と、 前記任意アドレス区間の実行に要する目標時間を設定す
   る目標時間設定手段と、 ターゲットマイクロコンピュータでプログラムを実行時
   に、現在実行中の実行アドレスを読み込み、その実行ア
   ドレスを前記任意アドレス区間と比較して、前記任意ア
   ドレス区間の実行検出を行うアドレス比較手段と、 前記アドレス比較手段によって検出される前記任意アド
   レス区間中のプログラムの実行時間を検出し、該実行時
   間と、前記目標時間とを比較する時間比較手段と、 前記時間比較手段により、実行時間が目標時間を越えた
   ことが検出されたときに、プログラムデバッグ処理を実
   行するデバッグ処理手段と、 を備えたことを特徴とするプログラム開発支援装置。
2. 【請求項２】請求項１に記載のプログラム開発支援装置
   において、 アドレス区間設定手段および目標時間設定手段を複数備
   えたことを特徴とするプログラム開発支援装置。
3. 【請求項３】請求項２に記載のプログラム開発支援装置
   において、 プログラム実行履歴メモリを備えるとともに、 前記デバッグ処理手段として、実行時間が目標時間を越
   えたことが検出された任意アドレス区間を示すデータ
   を、前記プログラム実行履歴メモリに書き込む手段を備
   えたことを特徴とするプログラム開発支援装置。
4. 【請求項４】請求項１〜３のいずれかに記載のプログラ
   ム開発支援装置において、 前記デバッグ処理手段として、プログラムの実行を中断
   する手段を備えたことを特徴とするプログラム開発支援
   装置。