JPH01243140A - コントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は任意の範囲でプログラム処理時間の計測が可能
なコントローラに関する。

〔従来の技術〕

一般に、プログラムの性能を評価するには、特開昭６０
−３９２５４号公報に示されるように、被評価用装置を
デバッガに接続し、計測開始ア１くレスまてプログラム
ステップを進めておき、計測終了アドレスをセラ１〜後
、プログラムランさせ、それと同時に、カウンタを駆動
させて計測終了アドレスとプログラムステップが一致す
るとカウンタストップ後、それまでのカランＩ・値（あ
るいは時間に換算）をモニタ表示することにより、ユー
ザは処理時間を知ることができる。

〔発明が解決しようとする課題〕

しかし、この計測方法では開側開始アドレスまでプログ
ラムステップを進める操作と計測終了アドレスをセット
するのに人手を要し、かつ、処理に要した時間をモニタ
表示するのみで後に記録として残らなかった。しかも、
デバッガを要した。

本発明の［Ｉ的は、プログラムの中に時間計測したい範
囲（３１測開始アドレスと開側終了アドレス）を設定す
る命令を入れておくことにより、その範囲が処理終了す
ると、直ちに、その範囲の処理時間を小型端末機の論理
回路部のメモリに送信することができるプログラム処理
時間計測用コントローラを提供することにある。

〔課題を解決するための手段〕

上記目的は、中央処理装置（以下ＣＰＵ）からのセット
命令である計測開始アドレス値と計測終了アドレス値を
保持するレジスタを設け、計測開始アドレス値とＣＰＵ
からのアドレスとが一致すると、カウンタを動作させ、
ＣＰＵからのアドレスが計測終了アドレスと一致すると
、カウンタをストップ後、ＣＰＵに対し割込みを発生さ
せ、カウンタ値を読みとらせることにより達成される。

〔作用〕

プログラム処理時間計測用コンＩ・ローラは、ＣＰＵか
ら設定された計測開始アドレス値と計測終了アドレス値
とが一致する範囲にだけカウンタを動作させ、動作終了
後、ＣＰＵに対し割込みを発生する。それによって、Ｃ
ＰＵは割込処理でカウンタ値を読み込みメモリに格納す
ることで、目的のプログラム範囲の処理に要した時間（
カウンタ値）を記録として残すことができる。

〔実施例〕

第１図は本発明の一実施例の処理時間計測回路のブロッ
ク図、第２図は割込発生処理手順の一例である。

第１図で、プログラムを格納しているメモリ２４、プロ
グラム処理するＣＰＵ２０、両ブロックを結ぶアドレス
バス２１、データバス２２、コントロール信号バス２３
で構成されたプログラム処理回路部］９にカウントコン
トロール回路１と、プログラム処理回路１９とカウント
コントロール回路１とのタイミングをとるコントロール
部１５とを構成する。カラン１−コントロール回路１は
プログラム処理時間のカウントを開始するためのアドレ
スをセットする開始アドレスレジスタ３、バスサイクル
毎のアドレス内容を保持する比較レジスタ２、開始アド
レスレジスタ３と比較レジスタ２との内容を比較する比
較部４、比較結果が一致していた場合、カウンタ１０を
初期設定するためのカウンタストップ信号８、プログラ
ム処理時のカウントを終了するためのアドレスをセット
する終了アドレスレジスタ６、バスサイクル毎のアドレ
ス内容を保持する比較レジスタ５、終了アトレスレジス
タロと比較レジスタ５との内容を比較する比較部７、比
較結果が一致していた場合、カウンタ１０のカウント動
作を禁止させるカウンタストップ信号９、カウンタリセ
ット信号８の発生からカウントストップ信号９発生まで
の間、周期的にパルスを出力するクロック発生部１４か
らのパルスをカウントするカウンタ１０、カウンタ１０
に桁あふれが発生した時と終了アドレスレジスタ６とア
ドレスバス２１の内容が一致したことを示すカウント終
了信号２７フラグとしてセラ１〜するステータスレジス
タ１１、桁あふれが発生したことをｆＰＵ２０に割込み
で知らせるためのキャリー信号１３、ＣＰＵ２０からの
要求によりステータスレジスタ１１とカウンタ１０との
データの切換を行なうマルチプレクサ１２、カウンｉ−
終了信号２７、あるいは、キャリー信号１３の論理和を
とる割込制御１７、割込制御１７からＣＰＵに対して割
込む割込信号１８で構成されている。

このように構成された論理回路の動作は次のとうりであ
る。メモリ２４に格納されたプロゲラ１１の内、処理時
間を計測したい範囲のプログラムが処理される前に、予
め、その範囲の先頭アドレスを開始アドレスレジスタ３
に、かつ、終了アドレスを終了アドレスレジスタ６にそ
れぞれセットする命令をプログラム中に入れる。そして
、ＣＰＵ２０によりメモリ２４の内容が処理される過程
で発生するプログラムフェッチアドレスが時間計測した
いプログラムの開始アドレスであれば、バスサイクル毎
にアドレスバス２１の内容をラッチしている比較レジス
タ２と、セットした開始レジスタ３との内容が比較部４
で比較され、その結果、カウンタリセット信号８を発生
し、カウンタ１０が初期設定後、クロック発生部１４か
らのパルスをカウント開始する。以後、終了アドレスレ
ジスタ６にセットされた内容とプログラムフェッチアド
レスとが一致するまで、カウンタ１ｏは作動し、−致す
ると比較部Ｂ７からカウンタ］０に対し、カランｌ−ス
トップ信号９を発生カウント動作をストップさせ、ステ
ータスレジスタ１１にカウント終了フラグをセットし、
割込制御１７にトリガを与えてＣＰＵ２０に割込信号１
８で知らせる。また、カウンタ１０の動作中、桁あふれ
が発生した場合、キャリー信号１３を発生させステータ
スレジスタ１１にキャリーフラグをセツトシ、割込制御
１７にトリガを与え、ＣＰＵ２０に割込信号１８で知ら
せる。また、キャリーフラグがセラ１〜されている間は
、カラン１〜禁止信号２５によりカウント動作が一担停
止する。カウント動作を再開するには、ＣＰＵ２０から
ステータスレジスタ１１のキャリーフラグをリセットす
るコマンドが与えられるまで動作しない。第２図は割込
信号１８の発生により処理の流れ図を示す。（１）でス
テータスレジスタ１１の桁あふれをチエツクした結果、
キャリーフラグありであれば、（２）で桁あふれ回数を
カウントするために設けられた桁あふれ回数用ワークメ
モリ内容に１を加算後、（３）でステータスレジスタの
キャリーフラグをリセットするコマンドを発行により本
割込処理を終了し、キャリーフラグ無しく４）であれば
、（５）〜（７）の処理で、カウンタ１０の最大カウン
ト数と桁あふれ回数州ワークメモリとの内容を積算した
ものにカウンタ１１の内容を加算し、その内容をプログ
ラム処理に要した時間（カウント値表現）としてメモリ
２４の所定のメモリアドレスにロギング及び表示器等に
その値を表示後、本処理を終了する。このように処理時
間測定したい範囲の処理前に、その範囲の先頭アドレス
値と終了アドレス値を開始アドレスレジスタ３と終了７
１−レスレジスタ６にセラ１〜する命令を、プログラム
の中に組み込んでおけば、プログラム処理がその範囲の
間、カウンタ１０が動作し、ＣＰＵ２０のアドレスバス
２１の値が終了アドレスレジスタ６と一致するとＣＰＵ
２０に対して割込みを発生し、第２図の割込発生処理手
順に従った処理で処理時間をメモリに格納することで記
録として残り、またデバッガ等で測定範囲をオペレータ
がキーボードから設定する手間が省ける。

〔発明の効果〕

本発明によれば小型端末機のプログラムの性能を定量的
に評価することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明によるカウンタ値の処理を行なう流れ図である。 １・・カラン１〜制御回路、２．訃・・比較レジスタ、
３・・・開始アドレスレジスタ、４，７・・比較部Ａ、
６・・・終了アドレスレジスタ、１ｏ・・カウンタ、１
］−・・・ステータスレジスタ、１２・・マルチプレク
サ、１４・・・クロック発生部、１５・・・コントロー
ル部、１７・・・割込制御、２ｏ・・・ＣＰＵ、２１・
・・メモリ。

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置と、メモリと、入出力ポートとを備え
   た小型端末機の論理回路において、 前記中央処理装置、前記メモリおよび前記入出力ポート
   の相互間を結ぶアドレスバス、データバス、コントロー
   ル信号バスに、前記メモリ内に格納されたプログラムの
   内、任意のプログラム範囲で処理される時間を計測する
   論理回路を設けたことを特徴とするコントローラ。