JPH07271632A - プログラム・デバッグ装置 - Google Patents

Abstract

(57)【要約】 【目的】ある所定の条件が成立した後、他の所定の条件
が成立するまでプログラム実行時間を測定し、このプロ
グラム実行時間があらかじめ任意に設定された時間を超
える場合にイベント信号を発生させる。 【構成】測定開始条件条件ＡおよびＢのうちいずれか一
方発生したときにイベント検出信号１０１を出力する測
定開始イベント検出器１と、測定終了条件ＣおよびＤが
発生したときにイベント検出信号１０２を出力する測定
終了イベント検出器２と、測定開始および終了タイミン
グが記憶される記憶回路ＦＦ７と、その出力信号に応答
してプログラムの実行時間を計数するタイマ３と、あら
かじめ設定された処理時間の値Ｅを保持するレジスタ４
と、処理時間の値Ｅおよびタイマ３で測定される時間を
比較するとともに、この比較結果でイベント信号を発生
しかつタイマ３をリセットする比較器５とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラム・デバッグ装
置に関し、特にデバッグの処理時間監視機能を設けたマ
イクロコンピュータのプログラム・デバッグ装置に関す
る。

【０００２】

【従来の技術】従来のこの種のプログラム・デバッグ装
置は、デバッグの対象となるマイクロプコンピュータが
正常な動作をしているか否かを解析する機能エミュレー
ションのために用いられる装置である。例えば、あらか
じめ定められた所定のプログラムをターゲットのマイク
ロコンピュータに実行させ、デバッグの実行が期待され
るある条件すなわち、アドレス・ポイント、その実行回
数および実行結果としてのデータ値をブレーク条件とし
て設定し、デバッグ動作を開始する。このとき、マイク
ロプロコンピュータの中央処理装置（ＣＰＵ）からアド
レス情報、ステータス情報およびデータ情報をこのマイ
クロプロコンピュータの外部に接続したメモリ装置にプ
ログラムの進行状態に順じて記憶させる。

【０００３】プログラムが進行して、先に設定した条件
が成立するとこのプログラム・デバッグ装置はデバッグ
動作を停止する（ブレーク機能と称する）。この時点
で、上述したメモリ装置に記憶されたデバッグ動作停止
時点までの情報を解析して、不具合動作の内容を解析す
ることになる。

【０００４】この従来のプログラム・デバッグ装置の一
例をブロック図で示した図４を参照すると、この装置
は、デバッグの測定開始の条件を検出するイベント検出
回路８と、このイベント検出回路８で所定の事象（イベ
ント）が検出される毎にその信号に応答して初期状態に
戻りクロックパルスを計数して測定開始の条件の発生周
期を計測する周期計測カウンタ１０と、イベント検出回
路８でイベントが検出される毎にその信号に応答して正
常動作時のある条件の発生周期が周期測定カウンタ１０
から供給されその値ＣＮＴ０をあらかじめ保持している
周期計測レジスタ１１と、この周期計測レジスタ１１に
正常動作時のある条件のイベント発生周期の条件値を設
定するときに閉じ、それ以外のときは開いているスイッ
チ（ＳＷ０）９と、デバッグ時の周期計測カウンタ１０
の値ＣＮＴが周期計測レジスタ１１に設定されたＣＮＴ
０の値よりも大きくなったときイベント信号を発生する
コンパレータ（比較器）５とを備える。

【０００５】上述した構成において、その動作説明用タ
イミングチャートを示した図５を併せて参照すると、ま
ず、スイッチ９を閉じて周期計測カウンタ１０に所定の
条件が発生する周期のカウント数を保持させておく。こ
の状態でスイッチ９を開き、プログラムを実行し、所定
の条件がイベント検出回路８で検出されるとその信号Ｉ
Ｄにより周期計測カウンタ１０が初期状態になり、クロ
ックパルス計数を開始する。

【０００６】計数が開始されると、あらかじめ周期計測
レジスタ１１に保持されているカウント値ＣＮＴ０と周
期計測カウンタ１０に保持されているカウント値ＣＮＴ
とを比較器５で比較する。その結果、周期計測カウンタ
１０の値が周期計測レジスタ１１の値を超えると比較器
タ５はイベント信号ＢＫを発生する。

【０００７】上述した従来のプログラム・デバッグ装置
の一例には記載されていないが、イベント検出回路８の
一般的な構成の例のブロック図を示した図６を参照する
と、同図に示したイベント検出回路は、イベント検出器
８はレジスタ群８１および８２と比較器８３からなり、
その周辺部のＣＰＵ１２がメモリ１３にアクセスするア
ドレスバス、ステータスバスおよびデータバスがそれぞ
れレジスタ群８１に接続され、レジスタ群８２には比較
するための比較アドレス値、比較ステータス値および比
較データ値がそれぞれ供給される。

【０００８】プログラムが実行されると、ＣＰＵ１２は
アドレスバス、ステータスバスおよびデータバスにそれ
ぞれデータを出力する。データバスの場合はメモリから
のデータ入力もある。ＣＰＵ１２はバスへのデータ出力
が終了するとバスストローブ信号をイベント検出器８に
出力する。イベント検出器８はこのバスストローブ信号
の供給を受けてバス上のデータをそれぞれのレジスタに
入力する。入力が終了すると比較するアドレス、ステー
タスおよびデータと比較器８３で比較し、比較結果が等
しければイベント検出信号を出力し、不一致ならばバス
ストローブ信号を待つように動作する。

【０００９】

【発明が解決しようとする課題】上述した従来のプログ
ラム・デバッグ装置では、イベント検出回路８で検出さ
れる条件は必らずプログラム実行時間を測定する開始条
件となるため、この条件がイベント検出器８で検出され
ると周期測定カウンタ１０を初期状態に戻すことにな
る。

【００１０】そのため、ある一定の周期で発生する条件
しかデバッグできない。つまり、処理時間の測定を開始
する条件、および測定を終了する条件をそれぞれ定義
し、これらの条件の下でデバッグをしたい場合に、デバ
ッグができないという欠点がある。

【００１１】例えば、ある条件Ａまたは条件Ｂが成立し
てから条件Ｃまたは条件Ｄが成立するまでの区間におい
て測定し、処理時間Ｅを超えたときにイベント信号を発
生させたい場合を考える。

【００１２】その場合従来技術では、イベント検出回路
８で複数のイベント検出が可能とすると、必らず条件Ａ
または条件Ｂが成立した後条件Ｃまたは条件Ｄが成立す
る場合は、条件Ａまたは条件Ｂが検出されてから測定を
行ない、周期計測レジスタ１１に記憶されている処理時
間Ｅと比較を行なう。この比較の結果現在測定している
処理時間が周期計測レジスタ１１に記憶されている処理
時間Ｅを超えると、イベント信号が発生する。

【００１３】しかし、条件Ａ、条件Ｂ、条件Ｃおよび条
件Ｄがランダムに発生する場合は、測定の終了条件とな
る条件Ｃまたは条件Ｄが先に検出されるとカウンタを初
期状態に戻して測定を再スタートさせてしまうことにな
る。

【００１４】また、条件Ａが先に検出されても、条件Ｃ
が検出される前に条件Ｂが発生すると、このときも周期
計測カウンタ１０を初期状態に戻して測定を再スタート
させてしまう。そのため、条件Ａまたは条件Ｂが成立し
てから条件Ｃまたは条件Ｄが成立するまでの測定が出来
ない。

【００１５】本発明の目的は、上述した従来の欠点に鑑
みなされたものであり、ある所定の条件が成立した後、
他の所定の条件が成立するまでプログラム実行時間を測
定し、このプログラム実行時間があらかじめ任意に設定
された時間を超える場合にイベント信号を発生させるプ
ログラム・デバッグ装置を提供することにある。

【００１６】

【課題を解決するための手段】本発明のプログラム・デ
バッグ装置は、デバッグ対象マイクロコンピュータの機
能エミュレーションを行なう際に用いられ、前記マイク
ロコンピュータが実行した命令のステータスおよびデー
タとそのアドレスとを記憶するメモリと、前記マイクコ
ンピュータから供給されるストローブ信号に応答して、
あらかじめ設定された比較アドレスと比較ステータスと
比較データとからなる設定条件と前記ステータスおよび
前記データとそのアドレスとを比較して一致するとそれ
ぞれイベント検出信号を出力するイベント検出手段とを
備えたプログラム・デバッグ装置において、前記イベン
ト検出手段が、測定開始条件をあらかじめ定めた複数の
前記設定条件のうちいずれか一方との前記比較が一致し
たときに第１のイベント検出信号を出力する測定開始イ
ベント検出器と、測定終了条件をあらかじめ定めた複数
の前記設定条件のうちいずれか一方との前記設定条件と
の前記比較が一致したときに第２のイベント検出信号を
出力する測定終了イベント検出器とからなり、これら測
定開始イベント検出器および測定終了イベント検出器か
らの前記イベント検出信号により測定開始タイミングお
よび測定終了タイミングが記憶される記憶回路と、この
記憶回路の出力信号に応答してプログラムの実行時間を
測定するタイマと、このタイマで測定される前記プログ
ラムの実行時間の期待値があらかじめ設定されその値を
保持するレジスタと、前記レジスタに保持されている前
記期待値および前記タイマで測定される時間の値を比較
するとともに比較結果が一致するとイベント信号を出力
する比較器とを備えたことを特徴とする。

【００１７】また、前記記憶回路の出力信号および前記
イベント信号が供給されその論理和出力信号を前記タイ
マに供給する論理和回路を有し、前記測定開始条件を定
めた複数の前記設定条件のうち条件成立の早い方の前記
第１のイベント検出信号に応答して前記タイマが計数動
作を開始するとともに、前記測定終了条件を定めた複数
の前記設定条件のうち条件成立の早い方の前記第２のイ
ベント検出信号に応答して前記タイマがリセットされる
第１の状態と前記レジスタに保持された値を超えたとき
に前記イベント信号により前記タイマがリセットされる
第２の状態とを有することを特徴とする。

【００１８】さらに、前記イベント信号が、任意の時間
に前記プログラムを停止させることで前記デバッグの処
理時間を監視する所定の動作のトリガ信号および前記デ
バッグ時のプログラム実行を停止させるブレーク機能の
トリガ信号としても使用されるようにしたことを特徴と
する。

【００１９】

【実施例】次に、本発明の一実施例について図面を参照
しながら説明する。

【００２０】図１は本発明のプログラム・デバッグ装置
の構成を示すブロック図である。図１を参照すると、こ
のプログラム・デバッグ装置は、測定開始条件をあらか
じめ定めた条件Ａおよび条件Ｂのうちいずれか一方との
比較が一致したときに第１のイベント検出信号１０１を
出力する測定開始イベント検出器１と、測定終了条件を
あらかじめ定めた条件Ｃおよび条件Ｄのうちいずれか一
方との比較が一致したときに第２のイベント検出信号１
０２を出力する測定終了イベント検出器２と、これら測
定開始イベント検出器１および測定終了イベント検出器
２からのイベント検出信号１０１および１０２により測
定開始タイミングおよび測定終了タイミングが記憶され
る記憶回路ＦＦ（例えばＲＳフリップフロップ回路）７
と、この記憶回路ＦＦ７の出力および比較器５の出力が
ＯＲゲート６で論理和されて供給されかつクロック信号
ＣＬＫが供給され記憶回路ＦＦ７の出力信号に応答して
プログラムの実行時間を計数するタイマ３と、このタイ
マ３で測定されるプログラムの実行時間の期待値があら
かじめ設定されその値を保持するレジスタ４と、タイマ
３で測定される時間およびレジスタ４で保持されている
期待値としての所定の処理時間の値Ｅを比較するととも
に、この比較結果でイベント信号を発生しかつＯＲゲー
ト６を介してタイマ３をリセットする比較器５とを備え
て構成される。

【００２１】なお、測定開始イベント検出器１および測
定終了イベント検出器２の構成は従来例の図６で説明し
たものと同様でありここでの説明は省略する。

【００２２】上述した構成によるプロググラム・デバッ
グ装置で、まず、条件Ａまたは条件Ｂが成立した後に条
件Ｃまたは条件Ｄが成立するまでの区間において、処理
時間Ｅを超えた場合にイベント信号を発生させたい場合
の例を説明する。

【００２３】本実施例の動作説明用のフローチャートを
示した図２を参照すると、はじめに初期設定として測定
開始イベント検出器１に条件Ａおよび条件Ｂの論理和条
件をを設定する（処理２１）。測定終了イベント検出器
２には条件Ｃおよび条件Ｄの論理和条件を設定する（処
理２２）。さらに、レジスタ４に測定終了期待値として
の所定の処理時間Ｅを設定する（処理２３）。

【００２４】これらの設定が完了した後、プログラムを
実行させる。プログラムは先に設定した測定開始条件Ａ
または条件Ｂが成立するまで続行され、条件Ａが測定開
始イベント検出器１で検出されて条件が成立するとイベ
ント検出信号１０１が発生する（処理２５）。同様に、
条件Ｂが測定開始イベント検出器１で検出されて条件が
成立するとイベント検出信号１０１が発生する（処理２
６）。これらのいずれか一方が成立することによってイ
ベント検出信号１０１が記憶回路ＦＦ７にセットされて
タイマ３が計数を開始する（処理２７）。

【００２５】このタイマ３の計数値ｎは、比較器５にお
いてレジスタ４にあらかじめ設定されたこのプログラム
の処理期間を定めた期待値としての処理時間Ｅの値と比
較される（処理２８）。比較処理は計数値ｎが処理時間
Ｅと等しくなるまで続行され、その間に条件Ｃまたは条
件Ｄが測定終了イベント検出器２で検出されるまで続行
されるので何も起らず、条件Ｃまたは条件Ｄが成立する
とイベント検出信号１０２が発生する（処理３０および
３１）。この測定終了の条件Ｃまたは条件Ｄが成立する
ことによってイベント検出信号１０２によって記憶回路
ＦＦ回路７がリセットされてタイマ３が計数をリセット
され測定が終了する（処理３２）。これを状態１とす
る。

【００２６】一方、比較処理の計数値ｎが処理時間Ｅと
等しくなりさらにその値を超えると比較器５はイベント
信号を発生して出力する（処理３３）とともに、この出
力によりタイマ３がリセットされ測定が終了する（処理
３２）。これを状態２とする。

【００２７】次に上述した動作の相互関係のタイミング
について説明する。本実施例の動作説明用タイミングチ
ャートを示した図３を参照すると、状態１においては、
条件Ａまたは条件Ｂのうち条件成立の早い方の条件（こ
の例では条件Ａ）の測定開始イベント検出信号１０１の
ロウレベルからハイレベルへの立ち上りのタイミングに
よってクロック信号ＣＬＫに同期してタイマ３が測定を
開始する。その後条件Ｃまたは条件Ｄのうち条件成立の
早い方の条件（この例では条件Ｃ）の成立によって測定
終了イベント検出信号１０２のロウレベルからハイレベ
ルへの立ち上りのタイミングによってクロック信号ＣＬ
Ｋに同期してタイマ３がリセットされ測定を終了する。
こときイベント信号は発生しない。

【００２８】状態２においては、条件Ａまたは条件Ｂの
うち条件成立の早い方の条件（この例では条件Ｂ）の測
定開始イベント検出信号１０１のロウレベルからハイレ
ベルへの立ち上りのタイミングによってクロック信号Ｃ
ＬＫに同期して、状態１でリセットされたタイマ３が再
び測定を開始する。その計数実行中に条件Ｅの成立によ
ってイベント信号が発生し、そのロウレベルからハイレ
ベルへの立ち上りのタイミングによってクロック信号Ｃ
ＬＫに同期してタイマ３がリセットされ測定を終了す
る。

【００２９】以上述べたように、条件Ａまたは条件Ｂが
成立してから条件Ｃまたは条件Ｄが成立するまでの区間
において、システム上の不具合によって予定した条件Ｃ
または条件Ｄが発生しない場合、不具合ではないがシス
テム全体の処理時間の制約上から割り当てられた時間内
にプログラム実行が終了せず予定した条件Ｃまたは条件
Ｄが発生しない場合、あるいは強制的に所定の時間内に
終了させたい場合等であって、プログラムの実行時間が
あらかじめ定めた制限時間としての処理時間Ｅを超えた
場合にイベント信号を発生させることができる。

【００３０】したがって、このイベント信号は、任意の
時間にプログラムを停止させることで所定の動作のトリ
ガ信号として使用が可能であるだけでなく、デバッグ時
のブレーク信号としても使用することができる。

【００３１】なお、本実施例では説明を容易にするため
開始条件はＡおよびＢ、終了条件はＣおよびＤのそれぞ
れ２つの条件で説明したが、これら２つに限定されるも
のではない。

【００３２】

【発明の効果】以上説明したように、本発明のプログラ
ム・デバッグ装置は、測定開始条件をあらかじめ定めた
複数の設定条件のうちいずれか一方との比較が一致した
ときに第１のイベント検出信号を出力する測定開始イベ
ント検出器と、測定終了条件をあらかじめ定めた複数の
設定条件のうちいずれか一方との比較が一致したときに
第２のイベント検出信号を出力する測定終了イベント検
出器とからなるイベント検出手段と、これら測定開始イ
ベント検出器および測定終了イベント検出器からのイベ
ント検出信号により測定開始タイミングおよび測定終了
タイミングが記憶される記憶回路と、この記憶回路の出
力信号に応答してプログラムの実行時間を計数するタイ
マと、このタイマの測定処理時間があらかじめ設定され
その値を保持するレジスタと、このレジスタに保持され
ている処理時間の値およびタイマで測定される時間の値
を比較する比較器とを備え、測定開始条件を定めた複数
の設定条件のうち条件成立の早い方の第１のイベント検
出信号に応答してタイマが計数動作を開始するととも
に、測定終了条件を定めた複数の設定条件のうち条件成
立の早い方の第２のイベント検出信号に応答してタイマ
がリセットされ、さらにレジスタに保持された値を超え
たときにもタイマがリセットされるようにした。

【００３３】したがって、従来は処理時間の測定を開始
する条件および終了の両方を定義した条件の下ではデバ
ッグできなかったが、本願発明の構成により開始する条
件および終了する条件をそれぞれ複数設定できる。その
ため、システム上の不具合によりプログラム実行が終了
しない場合、割り当てられた時間内にプログラム実行が
終了しない場合、および強制的に所定の時間内に終了さ
せたい場合等であって、プログラムの実行時間があらか
じめ定めた期待値を超えた場合にイベント信号を発生さ
せることができるので、任意の時間にプログラムを停止
させることで所定の動作のトリガ信号として使用が可能
であるだけでなく、デバッグ時のブレーク信号としても
使用することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本実施例の動作説明用のフローチャートであ
る。

【図３】本実施例の動作説明用のタイミングチャートで
ある。

【図４】従来のプログラム・デバッグ装置の一例を示す
ブロック図である。

【図５】従来のプログラム・デバッグ装置の動作説明用
タイミングチャートである。

【図６】イベント検出器の一般的な構成を示すブロック
図である。

【符号の説明】

１ 測定開始イベント検出回路 ２ 測定終了イベント検出回路 ３ タイマ ４ レジスタ ５ 比較器 ６ ＯＲゲート ７ フリップフロップ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 デバッグ対象マイクロコンピュータの機
   能エミュレーションを行なう際に用いられ、前記マイク
   ロコンピュータが実行した命令のステータスおよびデー
   タとそのアドレスとを記憶するメモリと、前記マイクコ
   ンピュータから供給されるストローブ信号に応答して、
   あらかじめ設定された比較アドレスと比較ステータスと
   比較データとからなる設定条件と前記ステータスおよび
   前記データとそのアドレスとを比較して一致するとそれ
   ぞれイベント検出信号を出力するイベント検出手段とを
   備えたプログラム・デバッグ装置において、前記イベン
   ト検出手段が、測定開始条件をあらかじめ定めた複数の
   前記設定条件のうちいずれか一方との前記比較が一致し
   たときに第１のイベント検出信号を出力する測定開始イ
   ベント検出器と、測定終了条件をあらかじめ定めた複数
   の前記設定条件のうちいずれか一方との前記比較が一致
   したときに第２のイベント検出信号を出力する測定終了
   イベント検出器とからなり、これら測定開始イベント検
   出器および測定終了イベント検出器からの前記イベント
   検出信号により測定開始タイミングおよび測定終了タイ
   ミングが記憶される記憶回路と、この記憶回路の出力信
   号に応答してプログラムの実行時間を測定するタイマ
   と、このタイマで測定される前記プログラムの実行時間
   の期待値があらかじめ設定されその値を保持するレジス
   タと、前記レジスタに保持されている前記期待値および
   前記タイマで測定される時間の値を比較するとともに比
   較結果が一致するとイベント信号を出力する比較器とを
   備えたことを特徴とするプログラム・デバッグ装置。
2. 【請求項２】 前記記憶回路の出力信号および前記イベ
   ント信号が供給されその論理和出力信号を前記タイマに
   供給する論理和回路を有し、前記測定開始条件を定めた
   複数の前記設定条件のうち条件成立の早い方の前記第１
   のイベント検出信号に応答して前記タイマが計数動作を
   開始するとともに、前記測定終了条件を定めた複数の前
   記設定条件のうち条件成立の早い方の前記第２のイベン
   ト検出信号に応答して前記タイマがリセットされる第１
   の状態と前記レジスタに保持された値を超えたときに前
   記イベント信号により前記タイマがリセットされる第２
   の状態とを有することを特徴とする請求項１記載のプロ
   グラム・デバッグ装置。
3. 【請求項３】 前記イベント信号が、任意の時間に前記
   プログラムを停止させることで前記デバッグの処理時間
   を監視する所定の動作のトリガ信号および前記デバッグ
   時のプログラム実行を停止させるブレーク機能のトリガ
   信号としても使用されるようにしたことを特徴とする請
   求項１記載のプログラム・デバッグ装置。