JP2929698B2 - マイクロコンピュータ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特にタイマの
カウントを補正する機能を内蔵したマイクロコンピュー
タに関する。

〔従来の技術〕

従来、この種のタイマを内蔵したマイクロコンピュー
タでは、一定間隔のタイムベースによりセットされ、フ
ラグテスト命令によってリセットされるタイマフラグを
ポーリングすることによって計時する機能及び一定間隔
のタイムベースにより割り込みをかけ計時する機能を有
しており、プログラムにより、これらの機能を使い分け
ていた。

〔発明が解決しようとする課題〕

上述した従来の計時用タイマ内蔵マイクロコンピュー
タは、一定間隔のタイムベースによりセットされ、フラ
グテスト命令によってリセットされるタイマフラグをポ
ーリングすることによる計時機能においては、タイムベ
ースによりタイマフラグがセットされる周期以内にタイ
マフラグをテストする命令を実行する必要があり、タイ
マフラグがセットされる以上の周期でタイマフラグをテ
ストする命令をするとカウントミスをおこし正確な計時
ができなくなってしまう。

また、タイムベースにより割り込みをかてて計時する
機能においては、タイムベースの間隔よりも長い割り込
み禁止状態が存在するとカウントミスをおこし、正確な
計時ができなくなってしまう。

このようなカウントミスをおこしている事は、従来で
はソフトの誤動作という現象で確認する方法しかないた
めディバグ効率がよくない。またタイマカウントを補正
する手段がなく、誤動作を発生させる危険性があった。

本発明の目的は、容易にカウントミスを検出でき、し
かも補正することができるマイクロコンピュータを提供
することにある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、所定周期のパルス
を出力するタイムベースと、前記タイムベースの前記パ
ルスによりセットされフラグテスト命令によりリセット
されるタイマフラグと、前記タイマフラグのカウントミ
スを検出するタイマフラグカウントミス検出回路と、前
記タイムベースの前記パルスによりセットされ割り込み
受け付けによりリセットされる割り込み要求回路と、前
記割り込みカウントマスを検出する割り込みカウントミ
ス検出回路と、カウントミス期間前記タイムベースのパ
ルスをカウントする補正データカウンタとを含むことを
特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。第１
図は本発明の一実施例の主要部を示すブロック図であ
る。第１図に示すように本実施例は様々な周期のパルス
が出力できるタイムベース１と、タイムベース１でセッ
トされフラグテスト命令によりリセットされるタイマフ
ラグ２と、タイマフラグのカウントミスを検出するタイ
マフラグカウントミス検出回路３と、タイマ割り込み要
求回路４と割り込みカウントミス検出回路５と、補正デ
ータカウンタ６とを備えている。

タイマフラグ２がカウントして計時しているときは、
タイマフラグがカウントミス検出回路制御信号102によ
りタイマフラグカウントミス検出回路３およびタイマフ
ラグカウントミスフラグ103をリセットする。タイマフ
ラグ信号101はタイマフラグ２がリセットされている時
のタイムベース信号104の立ち上がりでセットされ、タ
イマフラグ２のテスト命令を実行することでリセットさ
れる。従ってタイムベース信号が立ち上がる時に必ずタ
イマフラグ２がリセットされていると、タイマのカウン
トをミスすることはない。

タイマフラグ２のテスト命令の実行間隔がタイムベー
ス信号の周期より長くなると、タイマフラグ２がセット
されている状態でタイムベース信号104が立ち上がるこ
とがある。タイムフラグカウントミス検出回路３はタイ
マフラグ２がセットされている時にタイムベース信号10
4の立ち上がったことでカウントミスが生じたことを検
出し、タイマフラグカウントミス信号103を出力する。

また補正データカウンタ６は、タイマフラグカウント
ミス信号103によりカウント値に１が設定され、以降タ
イムベース信号104の立ち上がりでカウント値を１ずつ
インクリメントする。カウント動作はタイマフラグ２の
テスト命令が実行されると終了する。

以上のような手法を用いることにより、タイマフラグ
２のフラグテスト命令によりタイマフラグ信号101がセ
ットされていたら次にタイマフラグカウントミス信号10
3をテストする。タイマフラグカウントミス信号103がセ
ットされていたら、補正データカウンタ６の値をタイマ
フラグ信号101をカウントしているデータに加算するこ
とによりタイマフラグ信号101のカウントミスを補正す
ることができる。

また、ソフトウェアがタイマフラグ信号101のカウン
トミスを起こしていることが、タイマフラグカウントミ
ス信号103で容易に検出できるのでディバグの効率を改
善することができる。

次に、タイムベース１による割り込みで計時する場合
を説明する。タイムベース１による割り込みで計時する
時は割り込みミス検出回路制御信号108により割り込み
カウントミス回路５および割り込みカウントミス信号10
9をリセットする。タイマ割り込み要求回路４はタイマ
割り込み要求信号106がリセットされている時のタイム
ベース信号104の立ち上がりでセットされ、タイマ割り
込みが受け付けられるとリセットされる。従ってタイマ
割り込み禁止期間がタイムベース信号104の周期より短
かい時はタイマのカウントをミスすることはない。

タイマ割り込み禁止期間がタイムベース信号104より
長くなるとタイマ割り込み要求信号106がセットされて
いる状態、つまり前回のタイムベース１による割り込み
が受け付けられていない時にタイムベース信号104が立
ち上がることがある。これによりタイマのカウントミス
が起きる。

割り込みカウントミス検出回路５は、割り込み禁止信
号107およびタイマ割り込み要求信号106がセットされて
いる時のタイムベース信号104の立ち上がりで割り込み
カウントミス信号109を出力する。補正データカウンタ
は割り込みカウントミス信号109によりカウント値“1"
が設定され、以降タイムベース信号104の立ち上がりを
カウントする。カウント動作はタイマ割り込みが受け付
けられると終了する。

以上のような手法を用いることにより、タイマ割り込
みが受け付けられたら割り込みカウントミス信号109を
テストする。割り込みミス信号109がセットされていた
ら補正データカウンタ６の値をタイマ割り込み回数をカ
ウントしているデータに加算することにより割り込みカ
ウントミスを補正することができる。またソフトウェア
がタイマの割り込みカウントミスを起こしていることが
割り込みカウントミス信号で容易に検出できるのでディ
バグの効率を改善することができる。

〔発明の効果〕

以上説明したように本発明はタイマ内蔵マイクロコン
ピュータにタイマのカウントミスを検出する回路とカウ
ントミスをしている間にタイムベースをカウントしてい
るカウンタを内蔵することにより、タイマ関係のソフト
バグ発見が容易になるとともに、カウントのミスを補正
することができるという効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例の主要部を示すブロック図で
ある。 １……タイムベース、２……タイマフラグ、３……タイ
マフラグカウントミス検出回路、４……タイマ割り込み
要求回路、５……割り込みカウントミス検出回路、６…
…補正データカウンタ、101……タイマフラグ信号、102
……タイマフラグカウントミス検出回路制御信号、103
……タイマフラグナウントミス信号、104……タイムベ
ース信号、105……補正データ出力、106……タイマ割り
込み要求信号、107……割り込み禁止信号、108……割り
込みカウントミス検出回路制御信号、109……割り込み
カウントミス信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】所定周期のパルスを出力するタイムベース
   と、前記タイムベースの前記パルスによりセットされフ
   ラグテスト命令によりリセットされるタイマフラグと、
   前記タイマフラグのカウントミスを検出するタイマフラ
   グカウントミス検出回路と、前記タイムベースの前記パ
   ルスによりセットされ割り込み受け付けによりリセット
   される割り込み要求回路と、前記割り込みカウントミス
   を検出する割り込みカウントミス検出回路と、カウント
   ミス期間前記タイムベースのパルスをカウントする補正
   データカウンタとを含むことを特徴とするマイクロコン
   ピュータ。