JPH0426738B2 - - Google Patents
Info
- Publication number
- JPH0426738B2 JPH0426738B2 JP61076950A JP7695086A JPH0426738B2 JP H0426738 B2 JPH0426738 B2 JP H0426738B2 JP 61076950 A JP61076950 A JP 61076950A JP 7695086 A JP7695086 A JP 7695086A JP H0426738 B2 JPH0426738 B2 JP H0426738B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- clock signal
- circuit
- processor
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 66
- 238000001514 detection method Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、デジタル信号の処理を行うプロセ
ツサに使用されるクロツクの異常を検出する回路
に関する。
ツサに使用されるクロツクの異常を検出する回路
に関する。
第２図はデイジタル信号を処理するプロセツサ
としてのマイクロコンピユータの従来例を示すブ
ロツク図である。マイクロコンピユータは、この
第２図に図示のようにデジタル信号を処理するた
めの中枢部であるマイクロプロセツサ３を中心と
してクロツク発振回路２、メモリー４、入出力回
路５などの重要回路で構成されている。またマイ
クロプロセツサ３が暴走したり停止したりするよ
うな異常を検出するためにプロセツサ異常検出手
段としてのウオツチドツグタイマ（WATCH
DOG TIMER）７が設けられていて、当該マイ
クロプロセツサ３の異常を検出すれば直ちに表示
器９によりその異常を表示するようにしている。
としてのマイクロコンピユータの従来例を示すブ
ロツク図である。マイクロコンピユータは、この
第２図に図示のようにデジタル信号を処理するた
めの中枢部であるマイクロプロセツサ３を中心と
してクロツク発振回路２、メモリー４、入出力回
路５などの重要回路で構成されている。またマイ
クロプロセツサ３が暴走したり停止したりするよ
うな異常を検出するためにプロセツサ異常検出手
段としてのウオツチドツグタイマ（WATCH
DOG TIMER）７が設けられていて、当該マイ
クロプロセツサ３の異常を検出すれば直ちに表示
器９によりその異常を表示するようにしている。
水晶発振子１から出力される高周波振動はクロ
ツク発振回路２により低減されて所望周期のクロ
ツク信号となつてマイクロプロセツサ３に与えら
れるのであるが、このクロツク信号に異常があれ
ばマイクロプロセツサ３は命令を実行できなくな
る。そこでクロツク異常などの重要な故障はマイ
クロプロセツサ３の異常を検出するウオツチドツ
グタイマ７とは別個のクロツク信号異常検出回路
６により検出して表示器８でクロツク信号異常を
表示するとともに保護装置を作動させてマイクロ
コンピユータの停止など保護動作を行わせる。
ツク発振回路２により低減されて所望周期のクロ
ツク信号となつてマイクロプロセツサ３に与えら
れるのであるが、このクロツク信号に異常があれ
ばマイクロプロセツサ３は命令を実行できなくな
る。そこでクロツク異常などの重要な故障はマイ
クロプロセツサ３の異常を検出するウオツチドツ
グタイマ７とは別個のクロツク信号異常検出回路
６により検出して表示器８でクロツク信号異常を
表示するとともに保護装置を作動させてマイクロ
コンピユータの停止など保護動作を行わせる。
しかしながら上述のように構成されているマイ
クロコンピユータにおいて、表示器８がクロツク
信号異常を表示した場合に、クロツク発振回路２
が故障したためにクロツク信号が異常になつたの
か、あるいは単にクロツク信号異常検出回路６が
故障しただけなのかを判別することができないの
で、マイクロコンピユータを停止させる必要のな
い後者の故障の場合でも当該マイクロコンピユー
タを停止させることになり、これに関連した全シ
ステム停止などの大故障を誘発する欠点を有して
いる。
クロコンピユータにおいて、表示器８がクロツク
信号異常を表示した場合に、クロツク発振回路２
が故障したためにクロツク信号が異常になつたの
か、あるいは単にクロツク信号異常検出回路６が
故障しただけなのかを判別することができないの
で、マイクロコンピユータを停止させる必要のな
い後者の故障の場合でも当該マイクロコンピユー
タを停止させることになり、これに関連した全シ
ステム停止などの大故障を誘発する欠点を有して
いる。
〔発明の目的〕
この発明は、クロツク信号の異常と、異常検出
回路の異常とが判別でき、しかもクロツク信号の
異常時のみを重大故障と判別させることができる
プロセツサのクロツク異常検出回路を提供するこ
とを目的とする。
回路の異常とが判別でき、しかもクロツク信号の
異常時のみを重大故障と判別させることができる
プロセツサのクロツク異常検出回路を提供するこ
とを目的とする。
この発明は、マイクロプロセツサ・メモリー・
入出力回路・クロツク発振回路などで構成されて
いるマイクロコンピユータにおいて、マイクロプ
ロセツサに供給されるクロツク信号の異常を検出
する回路と、このクロツク信号異常検出回路の出
力をデータとして取り込むための異常データ入力
回路、マイクロプロセツサの異常を検出する回路
と、これら両異常検出回路の出力の論理積演算を
行う回路とを設け、マイクロプロセツサは通常の
データ処理の他に前記異常データ入力回路からの
データにもとづいてクロツク異常検出回路に異常
があるか否かを判定する処理を実行させようとす
るものである。
入出力回路・クロツク発振回路などで構成されて
いるマイクロコンピユータにおいて、マイクロプ
ロセツサに供給されるクロツク信号の異常を検出
する回路と、このクロツク信号異常検出回路の出
力をデータとして取り込むための異常データ入力
回路、マイクロプロセツサの異常を検出する回路
と、これら両異常検出回路の出力の論理積演算を
行う回路とを設け、マイクロプロセツサは通常の
データ処理の他に前記異常データ入力回路からの
データにもとづいてクロツク異常検出回路に異常
があるか否かを判定する処理を実行させようとす
るものである。
第１図は本発明の実施例を示すブロツク図であ
る。この第１図において、水晶発振子１からの高
周波振動を低減して所望周期のクロツク信号を創
成するクロツク発振回路２と、デジタルデータの
処理を行うマイクロプロセツサ３と、メモリー４
と入出力回路５とによりマイクロコンピユータが
構成されているのであるが、さらにクロツク発振
回路２の出力には（ワンチツプマイクロコンピユ
ータのようにクロツク発振回路が内蔵されている
場合はそのクロツク端子には）クロツク信号の異
常（たとえば発振の停止あるいは異常発振など）
を検出するクロツク信号異常検出回路６と、この
クロツク信号異常検出回路６の出力の状態をデー
タとして取込むための異常データ入力回路１０
と、マイクロプロセツサ３の異常（たとえば暴走
あるいは停止など）を検出するためのプロセツサ
異常検出手段としてのウオツチドツグタイマ７
と、このウオツチドツグタイマ７の出力と上記ク
ロツク信号異常検出回路６の出力との論理積演算
を行う論理積回路１１とが設けられている。
る。この第１図において、水晶発振子１からの高
周波振動を低減して所望周期のクロツク信号を創
成するクロツク発振回路２と、デジタルデータの
処理を行うマイクロプロセツサ３と、メモリー４
と入出力回路５とによりマイクロコンピユータが
構成されているのであるが、さらにクロツク発振
回路２の出力には（ワンチツプマイクロコンピユ
ータのようにクロツク発振回路が内蔵されている
場合はそのクロツク端子には）クロツク信号の異
常（たとえば発振の停止あるいは異常発振など）
を検出するクロツク信号異常検出回路６と、この
クロツク信号異常検出回路６の出力の状態をデー
タとして取込むための異常データ入力回路１０
と、マイクロプロセツサ３の異常（たとえば暴走
あるいは停止など）を検出するためのプロセツサ
異常検出手段としてのウオツチドツグタイマ７
と、このウオツチドツグタイマ７の出力と上記ク
ロツク信号異常検出回路６の出力との論理積演算
を行う論理積回路１１とが設けられている。
上述のように回路を構成することにより、マイ
クロプロセツサ３は通常のデータ処理とは別に、
異常データ入力回路１０から入力されるデータの
状態に従つて、クロツク信号異常検出回路６が異
常信号を出力したか否かを判別する処理を実行す
る。
クロプロセツサ３は通常のデータ処理とは別に、
異常データ入力回路１０から入力されるデータの
状態に従つて、クロツク信号異常検出回路６が異
常信号を出力したか否かを判別する処理を実行す
る。
ここでクロツク信号に異常が発生すれば、この
異常はクロツク信号異常検出回路６により検出さ
れるのであるが、このクロツク信号の異常により
マイクロプロセツサ３はデータ処理を実行できな
くなることから、ウオツチドツグタイマ７が当該
マイクロプロセツサ３の異常を検出することとな
り、その結果論理積回路１１がクロツク異常を検
出して表示器８によりそのむねを表示するととも
にしかるべき処置をするべき指令を発する。しか
しながら、クロツク発振回路２が出力するクロツ
ク信号が正常であるにも拘らずクロツク信号異常
検出回路６自身の異常のためにクロツク異常信号
が出力された場合には、マイクロプロセツサ３は
正常にデータ処理を行つていることから、異常デ
ータ入力回路１０を介して入力されるクロツク異
常信号も異常判別処理を実行できるので、クロツ
ク信号異常検出回路６自体の異常であることが容
易に判別できる。
異常はクロツク信号異常検出回路６により検出さ
れるのであるが、このクロツク信号の異常により
マイクロプロセツサ３はデータ処理を実行できな
くなることから、ウオツチドツグタイマ７が当該
マイクロプロセツサ３の異常を検出することとな
り、その結果論理積回路１１がクロツク異常を検
出して表示器８によりそのむねを表示するととも
にしかるべき処置をするべき指令を発する。しか
しながら、クロツク発振回路２が出力するクロツ
ク信号が正常であるにも拘らずクロツク信号異常
検出回路６自身の異常のためにクロツク異常信号
が出力された場合には、マイクロプロセツサ３は
正常にデータ処理を行つていることから、異常デ
ータ入力回路１０を介して入力されるクロツク異
常信号も異常判別処理を実行できるので、クロツ
ク信号異常検出回路６自体の異常であることが容
易に判別できる。
なお、マイクロプロセツサ３のみに異常を生じ
たときは、ウオツチドツグタイマ７がその異常を
検出するのであるが、クロツク信号異常検出回路
６からは異常検出が出力されないので論理積回路
１１の出力は零であり、従つて表示器９のみが異
常を表示して、表示器８は作動しないことから、
マイクロプロセツサ３のみの異常であることは容
易に知ることができるのは勿論である。
たときは、ウオツチドツグタイマ７がその異常を
検出するのであるが、クロツク信号異常検出回路
６からは異常検出が出力されないので論理積回路
１１の出力は零であり、従つて表示器９のみが異
常を表示して、表示器８は作動しないことから、
マイクロプロセツサ３のみの異常であることは容
易に知ることができるのは勿論である。
この発明によれば、クロツク信号の異常を、ク
ロツク信号異常検出回路の出力と、マイクロプロ
セツサの異常を検出するウオツチドツグタイマの
出力との論理積演算結果により判定するように回
路を構成しているので、クロツク信号の異常と、
クロツク信号異常検出回路の異常とを明確に判別
できるようにしたので、マイクロプロセツサのデ
ータ処理動作に支障をもたらさない後者の異常の
場合には、当該マイクロコンピユータを停止させ
るおそれがないという大きな利点を有する。
ロツク信号異常検出回路の出力と、マイクロプロ
セツサの異常を検出するウオツチドツグタイマの
出力との論理積演算結果により判定するように回
路を構成しているので、クロツク信号の異常と、
クロツク信号異常検出回路の異常とを明確に判別
できるようにしたので、マイクロプロセツサのデ
ータ処理動作に支障をもたらさない後者の異常の
場合には、当該マイクロコンピユータを停止させ
るおそれがないという大きな利点を有する。
第１図は本発明の実施例を示すブロツク図であ
り、第２図はデジタル信号を処理するプロセツサ
としてのマイクロコンピユータの従来例を示すブ
ロツク図である。 １……水晶発振子、２……クロツク発振回路、
３……マイクロプロセツサ、４……メモリー、５
……入出力回路、６……クロツク信号異常検出回
路、７……プロセツサ異常検出手段としてのウオ
ツチドツグタイマ、８，９……表示器、１０……
異常データ入力回路、１１……論理積回路。
り、第２図はデジタル信号を処理するプロセツサ
としてのマイクロコンピユータの従来例を示すブ
ロツク図である。 １……水晶発振子、２……クロツク発振回路、
３……マイクロプロセツサ、４……メモリー、５
……入出力回路、６……クロツク信号異常検出回
路、７……プロセツサ異常検出手段としてのウオ
ツチドツグタイマ、８，９……表示器、１０……
異常データ入力回路、１１……論理積回路。
Claims (1)
- １ デジタル信号の処理を行うプロセツサのクロ
ツク信号の異常を検出するクロツク信号異常検出
手段と、前記プロセツサの動作の異常を検出する
プロセツサ異常検出手段とを備えているプロセツ
サにおいて、前記クロツク信号異常検出手段の出
力状態を前記プロセツサにデータとして取込ませ
るクロツク信号異常データ入力手段と、前記クロ
ツク信号異常検出手段の出力とプロセツサ異常検
出手段の出力との論理積を演算する手段とを備え
ていることを特徴とするプロセツサのクロツク異
常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076950A JPS62233854A (ja) | 1986-04-03 | 1986-04-03 | プロセッサのクロック異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076950A JPS62233854A (ja) | 1986-04-03 | 1986-04-03 | プロセッサのクロック異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62233854A JPS62233854A (ja) | 1987-10-14 |
| JPH0426738B2 true JPH0426738B2 (ja) | 1992-05-08 |
Family
ID=13620047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076950A Granted JPS62233854A (ja) | 1986-04-03 | 1986-04-03 | プロセッサのクロック異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62233854A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255044A (ja) * | 1988-04-05 | 1989-10-11 | Sanyo Electric Co Ltd | マイクロプロセッサの暴走保護方式 |
| JPH04255034A (ja) * | 1991-02-07 | 1992-09-10 | Nec Ic Microcomput Syst Ltd | インサーキットエミュレータ |
| JP4675386B2 (ja) * | 2008-02-01 | 2011-04-20 | 株式会社大一商会 | 遊技機の制御装置 |
-
1986
- 1986-04-03 JP JP61076950A patent/JPS62233854A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62233854A (ja) | 1987-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072852A (en) | Digital computer monitoring and restart circuit | |
| JPH0426738B2 (ja) | ||
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JP2698431B2 (ja) | タイムアウト検出装置 | |
| JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
| JPS6343769B2 (ja) | ||
| JPS5819097B2 (ja) | 電子計算機システム監視方式 | |
| JPH0471218B2 (ja) | ||
| JPS6323598B2 (ja) | ||
| JPS63241622A (ja) | デ−タ処理装置 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPS61241847A (ja) | 電子計算機の異常検出回路 | |
| JPS61245294A (ja) | 火災受信機の復旧装置 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPH02105277A (ja) | マイクロコンピュータ | |
| JPH03204739A (ja) | マイクロコンピュータ | |
| JPS60173601A (ja) | デイジタル制御装置 | |
| JPH0363731A (ja) | システム障害処理方式 | |
| JPS6029849A (ja) | プロセツサ異常検出回路誤動作防止方式 | |
| JPH03152637A (ja) | 異常診断システム | |
| JPH04295956A (ja) | テレメータ装置 | |
| JPH03136147A (ja) | ソフトウェア監視方式 | |
| JPS58114300A (ja) | 時計装置の検出装置 | |
| JPS61148541A (ja) | コンピユ−タの異常検出方式 |