JPS62233854A - プロセッサのクロック異常検出回路 - Google Patents
プロセッサのクロック異常検出回路Info
- Publication number
- JPS62233854A JPS62233854A JP61076950A JP7695086A JPS62233854A JP S62233854 A JPS62233854 A JP S62233854A JP 61076950 A JP61076950 A JP 61076950A JP 7695086 A JP7695086 A JP 7695086A JP S62233854 A JPS62233854 A JP S62233854A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- clock signal
- circuit
- clock
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 78
- 238000001514 detection method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 description 12
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、デジタル１に号の処理を行・）プロセッサ
に使用されるクロックの異常を検出する回路≦こ関する
。
に使用されるクロックの異常を検出する回路≦こ関する
。
第２図はデジタル信号を処理するプロセッサとしてのマ
イクロコンピュータの従来例を示すブロック図である。
イクロコンピュータの従来例を示すブロック図である。
マイクロコンピュータは、この第２図に図示のようにデ
ジタル信号を処理するための中枢部であるマイクロプロ
セッサ３を中心としてクロック発根回路２、メモリー４
、入出力回路５などの重要回路で構成されている。また
マイクロプロセッサ３が暴走したり停止したりするよう
な異常を検出するためにプロセッサ異常検出手段として
のウォッチドッグタイマ（ＷＡ１’ＣＨ１）ＯＧ１’Ｉ
Ｍｌ）７が設げられていて、当該マイクロプロセッサ３
の異常を検出すれば直ちに表示器９によりその異常を表
示するようにしている。
ジタル信号を処理するための中枢部であるマイクロプロ
セッサ３を中心としてクロック発根回路２、メモリー４
、入出力回路５などの重要回路で構成されている。また
マイクロプロセッサ３が暴走したり停止したりするよう
な異常を検出するためにプロセッサ異常検出手段として
のウォッチドッグタイマ（ＷＡ１’ＣＨ１）ＯＧ１’Ｉ
Ｍｌ）７が設げられていて、当該マイクロプロセッサ３
の異常を検出すれば直ちに表示器９によりその異常を表
示するようにしている。
水晶発娠子ｌから出力される高周波感動はクロック全県
回路２により低減されて所望周期の４１７４４３号とな
ってマイクロプロセッサ３に与えられるのであるが、こ
のクロック信号に異常があればマイクロプロセッサ３は
命令を実行できなくなる。そこでクロック異常などの′
Ｎ、要な故障はマイクロプロセッサ３の異常を検出する
ウオノチドノクタイマ７♂は別個のクロック信号異常検
出回路６により検出して表示器８でクロック信号異常を
表示するとともに保護装置を作動させてマイクロコンピ
ータの停止など保護動作を行わせる。
回路２により低減されて所望周期の４１７４４３号とな
ってマイクロプロセッサ３に与えられるのであるが、こ
のクロック信号に異常があればマイクロプロセッサ３は
命令を実行できなくなる。そこでクロック異常などの′
Ｎ、要な故障はマイクロプロセッサ３の異常を検出する
ウオノチドノクタイマ７♂は別個のクロック信号異常検
出回路６により検出して表示器８でクロック信号異常を
表示するとともに保護装置を作動させてマイクロコンピ
ータの停止など保護動作を行わせる。
しかしながら上述のように構成されているマイクロコン
ピュータにおいて、表示器８がクロック信号異常を表示
した場合に、クロック発振回路２が故障したためにクロ
ック信号が異常になったのか、あるいは単ζこクロック
信号異常検出回路６が故障しただけなのかを判別するこ
さができないので、マイクロコンピュータを停止させる
必要のない後者の故障の場合でも当該マイクロコンピー
タを停止させることになり、これに関連した全システム
停止などの大故障を誘発する欠点を有している。
ピュータにおいて、表示器８がクロック信号異常を表示
した場合に、クロック発振回路２が故障したためにクロ
ック信号が異常になったのか、あるいは単ζこクロック
信号異常検出回路６が故障しただけなのかを判別するこ
さができないので、マイクロコンピュータを停止させる
必要のない後者の故障の場合でも当該マイクロコンピー
タを停止させることになり、これに関連した全システム
停止などの大故障を誘発する欠点を有している。
この発明は、クロック信号の異常と、異常検出回路の異
常とが判別でと、しかもクロック信号の異常時のみを重
大故障と判断させることができるブロモ、すのクロック
異常検出回路を提供することを目的とする。
常とが判別でと、しかもクロック信号の異常時のみを重
大故障と判断させることができるブロモ、すのクロック
異常検出回路を提供することを目的とする。
この発明は、マイクロプロセッサ−メモリー・入出力回
路−クロック発振回路などで構成されているマイクロコ
ンピュータ（こおいて、マイクロプロセッサに供給され
るクロック信号の異常を検出する回路と、このクロック
信号異常検出回路の出力をデータとして取り込むための
異常データ入力回路、マイクロプロセッサの異常を検出
する回路と、これら両異常検出回路の出力の論理積演算
を行う回路とを設け、マイクロプロセッサは通常のデー
タ処理の他に前記異常データ入力回路からのデータにも
とづいてクロック異常検出回路に異常があるか否かを利
足する処１ＩＩｉを実行させようとするものである。
路−クロック発振回路などで構成されているマイクロコ
ンピュータ（こおいて、マイクロプロセッサに供給され
るクロック信号の異常を検出する回路と、このクロック
信号異常検出回路の出力をデータとして取り込むための
異常データ入力回路、マイクロプロセッサの異常を検出
する回路と、これら両異常検出回路の出力の論理積演算
を行う回路とを設け、マイクロプロセッサは通常のデー
タ処理の他に前記異常データ入力回路からのデータにも
とづいてクロック異常検出回路に異常があるか否かを利
足する処１ＩＩｉを実行させようとするものである。
第１図は本発明の実施例を示すブロック図である。この
第１図において、水晶発振子１からの高周波振動を低減
して所望周期のクロック信号を創成するクロック発振回
路２と、デジタルデータの処理ヲ行うマイクロプロセッ
サ３とメモリー４と入出力回路５とによりマイクロコン
ピュータが構成されているのであるが、さらにクロック
発振回路２の出力には（ワンチップマイクロコンピュー
タのようにクロック発振回路が内蔵されている場合はそ
のクロック端子には）クロック信号の異常（たとえば発
振の停止あるいは異常発振など）を検出するクロック信
号異常検出回路６と、このクロック信号異常検出回路６
の出力の状態をデータとして取込むための異常データ入
力回路１０と、マイクロプロセッサ３の異常Ｃたとえば
暴走あるいは停止など）を検出するためのプロセッサ異
常検出手段としてのウォッチドッグタイマ７と、このウ
ォッチドッグタイマ７の出力と上記クロック信号異常検
出回路６の出力との論理積演算を行す論理積回路１］と
が設けられている。
第１図において、水晶発振子１からの高周波振動を低減
して所望周期のクロック信号を創成するクロック発振回
路２と、デジタルデータの処理ヲ行うマイクロプロセッ
サ３とメモリー４と入出力回路５とによりマイクロコン
ピュータが構成されているのであるが、さらにクロック
発振回路２の出力には（ワンチップマイクロコンピュー
タのようにクロック発振回路が内蔵されている場合はそ
のクロック端子には）クロック信号の異常（たとえば発
振の停止あるいは異常発振など）を検出するクロック信
号異常検出回路６と、このクロック信号異常検出回路６
の出力の状態をデータとして取込むための異常データ入
力回路１０と、マイクロプロセッサ３の異常Ｃたとえば
暴走あるいは停止など）を検出するためのプロセッサ異
常検出手段としてのウォッチドッグタイマ７と、このウ
ォッチドッグタイマ７の出力と上記クロック信号異常検
出回路６の出力との論理積演算を行す論理積回路１］と
が設けられている。
上述のよつに回路を構成することにより、マイクロプロ
セッサ３は通常のデータ処理とは別に、異常データ入力
回路１０から入力されるデータの状態に従って、クロ、
クイご号鼻常検出回１ｉ６が異常信号を出力したか否か
を判別する処理を実行する。
セッサ３は通常のデータ処理とは別に、異常データ入力
回路１０から入力されるデータの状態に従って、クロ、
クイご号鼻常検出回１ｉ６が異常信号を出力したか否か
を判別する処理を実行する。
ここでクロック信号に異常が発生すれば、この異常はク
ロック信号異常検出回路６により検出されるのであるが
、このクロック信号の異常によりマイクロプロセッサ３
はデータ処理を実行できなくなることから、ウォッチド
ッグタイマ７が当該マイクロプロセッサ３の異常を検出
するこ亡となり、その結果論理積回路１１がクロック異
常を検出して表示器８によりそのむねを表示するととも
ζこしかるべき処置をするべき指令を発する。し７かし
ながら、クロック発振回路２が出力するクロック信号が
正常であるＣども・拘らずクロック信号異常検出回路６
自身の異常のためにクロック異常イｈ号が出力された場
合には、マイクロプロセッサ３は正常にデータ処理を行
っていることから、異常データ入力回路１０を介して入
力されるクロック異常信号も異常判別処理を実行できる
ので、クロック信号異常検出回路６自 ＃４１別できる。
ロック信号異常検出回路６により検出されるのであるが
、このクロック信号の異常によりマイクロプロセッサ３
はデータ処理を実行できなくなることから、ウォッチド
ッグタイマ７が当該マイクロプロセッサ３の異常を検出
するこ亡となり、その結果論理積回路１１がクロック異
常を検出して表示器８によりそのむねを表示するととも
ζこしかるべき処置をするべき指令を発する。し７かし
ながら、クロック発振回路２が出力するクロック信号が
正常であるＣども・拘らずクロック信号異常検出回路６
自身の異常のためにクロック異常イｈ号が出力された場
合には、マイクロプロセッサ３は正常にデータ処理を行
っていることから、異常データ入力回路１０を介して入
力されるクロック異常信号も異常判別処理を実行できる
ので、クロック信号異常検出回路６自 ＃４１別できる。
なお、マイグロブロセ，す３のみ番こ異常を生じたとき
は、ウォッチドッグタイマ７がその異常を検出するので
あるが、クロック信号異常検出回路６からは異常検出が
出力されないので論理積回路１１の出力は零であり、従
って表示器９のみが異常を表示して、表示器８は作動し
ないことから、マイクロブロモ、す３のみの異常である
ことは容易に知ることができるのは勿論である。
は、ウォッチドッグタイマ７がその異常を検出するので
あるが、クロック信号異常検出回路６からは異常検出が
出力されないので論理積回路１１の出力は零であり、従
って表示器９のみが異常を表示して、表示器８は作動し
ないことから、マイクロブロモ、す３のみの異常である
ことは容易に知ることができるのは勿論である。
この発明によれば、クロック信号の異常を、クロック信
号異常検出回路の出力と、マイクロプロセッサの異常を
検出するウォッチドッグタイマの出力との論理積演算結
果ｌこより判定するよつ番こ回路を構成しているので、
クロック信号の異常と、クロック信号異常検出回路の異
常とを明確に判別できるようにしたので、マイクロブロ
セ、すのデータ処理動作に支障をもたらさない後者の異
常の場合には、当該マイクロコンピュータを停止させる
おそれがないという大きな利点を有する。
号異常検出回路の出力と、マイクロプロセッサの異常を
検出するウォッチドッグタイマの出力との論理積演算結
果ｌこより判定するよつ番こ回路を構成しているので、
クロック信号の異常と、クロック信号異常検出回路の異
常とを明確に判別できるようにしたので、マイクロブロ
セ、すのデータ処理動作に支障をもたらさない後者の異
常の場合には、当該マイクロコンピュータを停止させる
おそれがないという大きな利点を有する。
第１図は本発明の実施例を示すブロック図であり、第２
図はデジタル信号を処理するブロモ、すとしてのマイク
ロコンピータの従来例を示すブロック図である。 １・・・水晶発振子、２・・・クロック発振回路、３・
・・マイクロブロセ、す、４・・・メモリー、５・・・
入出力回路、６・・・クロック信号異常検出回路、７・
・・プロセッサ異常検出手段としてのウォッチドッグタ
イマ、８，９・・・表示器、１０・・・異常データ入力
回路、１】・・・論理積回路。
図はデジタル信号を処理するブロモ、すとしてのマイク
ロコンピータの従来例を示すブロック図である。 １・・・水晶発振子、２・・・クロック発振回路、３・
・・マイクロブロセ、す、４・・・メモリー、５・・・
入出力回路、６・・・クロック信号異常検出回路、７・
・・プロセッサ異常検出手段としてのウォッチドッグタ
イマ、８，９・・・表示器、１０・・・異常データ入力
回路、１】・・・論理積回路。
Claims (1)
- １）デジタル信号の処理を行うプロセッサのクロック信
号の異常を検出するクロック信号異常検出手段と、前記
プロセッサの動作の異常を検出するプロセッサ異常検出
手段とを備えているプロセッサにおいて、前記クロック
信号異常検出手段の出力状態を前記プロセッサにデータ
として取込ませるクロック信号異常データ入力手段と、
前記クロック信号異常検出手段の出力とプロセッサ異常
検出手段の出力との論理積を演算する手段とを備えてい
ることを特徴とするプロセッサのクロック異常検出回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076950A JPS62233854A (ja) | 1986-04-03 | 1986-04-03 | プロセッサのクロック異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076950A JPS62233854A (ja) | 1986-04-03 | 1986-04-03 | プロセッサのクロック異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62233854A true JPS62233854A (ja) | 1987-10-14 |
| JPH0426738B2 JPH0426738B2 (ja) | 1992-05-08 |
Family
ID=13620047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076950A Granted JPS62233854A (ja) | 1986-04-03 | 1986-04-03 | プロセッサのクロック異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62233854A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255044A (ja) * | 1988-04-05 | 1989-10-11 | Sanyo Electric Co Ltd | マイクロプロセッサの暴走保護方式 |
| JPH04255034A (ja) * | 1991-02-07 | 1992-09-10 | Nec Ic Microcomput Syst Ltd | インサーキットエミュレータ |
| JP2008149159A (ja) * | 2008-02-01 | 2008-07-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
-
1986
- 1986-04-03 JP JP61076950A patent/JPS62233854A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255044A (ja) * | 1988-04-05 | 1989-10-11 | Sanyo Electric Co Ltd | マイクロプロセッサの暴走保護方式 |
| JPH04255034A (ja) * | 1991-02-07 | 1992-09-10 | Nec Ic Microcomput Syst Ltd | インサーキットエミュレータ |
| JP2008149159A (ja) * | 2008-02-01 | 2008-07-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426738B2 (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62233854A (ja) | プロセッサのクロック異常検出回路 | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH0652130A (ja) | マルチプロセッサシステム | |
| JPH03292545A (ja) | プログラムループの検知回復装置 | |
| JPH03204739A (ja) | マイクロコンピュータ | |
| JPH02105277A (ja) | マイクロコンピュータ | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPH02173815A (ja) | 電子機器 | |
| JPH03117814A (ja) | ガス遮断装置 | |
| JPH03152637A (ja) | 異常診断システム | |
| JPS6227672A (ja) | センサ−の自己診断装置 | |
| JPH05313925A (ja) | 異常発生通知装置 | |
| JPS5983255A (ja) | 複写機の制御方法 | |
| JPH02259845A (ja) | プロセッサ | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH11119870A (ja) | 電源電圧検出回路 | |
| JPS62254236A (ja) | 例外事象検出装置 | |
| JPS598004A (ja) | フエイル・セ−フ回路 | |
| JPH03296833A (ja) | マイクロプロセッサの異常動作検出回路 | |
| JPH01205244A (ja) | ロギング情報収集方式 | |
| KR20000002916A (ko) | 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 | |
| JPH01281540A (ja) | 障害検知装置 | |
| JPH0471218B2 (ja) | ||
| JPS61241847A (ja) | 電子計算機の異常検出回路 |