JPH01281540A - 障害検知装置 - Google Patents

障害検知装置

Info

Publication number
JPH01281540A
JPH01281540A JP63112937A JP11293788A JPH01281540A JP H01281540 A JPH01281540 A JP H01281540A JP 63112937 A JP63112937 A JP 63112937A JP 11293788 A JP11293788 A JP 11293788A JP H01281540 A JPH01281540 A JP H01281540A
Authority
JP
Japan
Prior art keywords
signal
counter
processing unit
central processing
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63112937A
Other languages
English (en)
Inventor
Shigeru Adachi
茂 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63112937A priority Critical patent/JPH01281540A/ja
Publication of JPH01281540A publication Critical patent/JPH01281540A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、演算を行う中央処理装置とプログラムを格納
するメモリとにより入出力装置を制御する制御システム
において、入出力装置その他のハードウェア異常または
ソフトウェア異常による障害を検知するために用いて好
適な障害検知装置に関するものである。
〔従来の技術〕
従来多用されている障害検知装置として、ウオッチドグ
タイマと呼ばれる障害検知回路がある。
第5図は、標準的なウオッチドグタイマによる障害検知
回路を示すブロック図であり、同図において、1は中央
処理装置、2はメモリ、3はカウンタ、4はクロックで
ある。中央処理装置1は、カウンタ3に対し、その設定
カウント値を定めるカウント値信号Aを定期的に出力す
る。クロック4は、カウンタ3に対し、常にカウントダ
ウン信号Bを出力する。カウンタ3は、そのカウント値
が零となったとき、中央処理装置lに対してアラーム信
号Cを出力する。
このように構成された障害検知回路において、障害が生
じていない場合には、カウント値信号Aに基づき設定さ
れるカウンタ3におけるカウント値が、カウントダウン
信号Bにより零に戻される前に、次のカウント値信号A
により新たな値に設定される。したがって、この場合、
アラーム信号Cは発生しない、すなわち、中央処理装置
1は、カウンタ3におけるカウント値が零に戻る前にカ
ウント値信号Aを出力するように、カウント値信号への
出力タイミングを制御するようになし、アラーム信号C
が発生した場合には、何らかの異常(障害)が発生した
ものと判定する。
〔発明が解決しようとする課題〕
しかしながら、このような従来の障害検知回路によると
、カウント値信号Aをカウンタ3に対して定期的に与え
る必要があるため、そのプログラムが複雑になる欠点が
あった。
〔課題を解決するための手段〕
本発明はこのような課題を解決するためになされたもの
で、中央処理装置の出力する特定情報を検知する特定情
報検知手段と、この特定情報検知手段による特定情報の
検知回数をカウントするカウンタ手段と、このカウンタ
手段の°カウントする検知回数が所定値を越えたとき障
害が生じたものと判定する障害判定手段とを備えたもの
である。
〔作用〕
したがってこの発明によれば、中央処理装置の出力する
特定情報に基づき、この特定情報の検知回数が所定値を
越えたとき、障害が生じたものと判定される。
〔実施例〕
以下、本発明に係る障害検知装置を詳細に説明する。
一般に、計算機を含む制御装置においては、プログラム
制御を行っており、プログラムが正しく動いているか否
かを監視する手段として、従来例として示したウオッチ
ドグタイマなどが用いられているわけであるが、プログ
ラムが正しく動作しない例として、下記(1)および(
2)に示すケースが挙げられる。
(1)入出力装置が正しく動作せず、例えば入出力装置
の状態を監視(ポーリング)するときに、プログラムが
永久ループに陥る。第3図にその一例を示す、すなわち
、同図は、入出力装置にデータを出力するプログラムの
一例を示したフローチャートであり、入出力装置へデー
タを出力しくステップ302)、そのデータが受は取ら
れるのを待つ(ステップ303)、このようなプログラ
ムにおいて、入出力装置が正しく動作しない場合、ステ
ップ303にて永久ループに陥る。
(2)プログラムが何らかの条件で永久ループしてしま
う0通常、プログラムは複数の部分(タスクと称す)か
ら構成されており、タスク間はメモリを通じてデータの
受は渡しを行う、何らかの条件でデータが正しく受は渡
されないと、受は取り側タスクの動作が正しく行われな
くなる。第4図にその一例を示す、同図は、タスク■ 
(同図(a) )がタスクU(同図中ン)に情報を受は
渡し、タスク■がその情報を入出力装置へ出力した後、
タスク■よりタスク2に完了を通知するプログラムの一
例を示したフローチャートである。すなわち、タスク1
は受は渡し情報を所定の番地(=1000番地)へ書き
込み(ステップ402)、1000番地が零となるのを
待つ(ステップ403)、タスク■は、受は渡し情報を
取り出しくステップ412)、その取り出した情報を入
出力装置へ出力しくステップ413)、その後、100
0番地を零にして(ステップ414)、タスクIに完了
を伝える。このようなプログラムにおいて、メモリ障害
などで1000番地が零に戻らなかった場合、ステップ
403にてタスクIは永久ループに陥る。
第1図および第2図は、この障害検知装置の一実施例を
示す障害検知回路のブロック図であり、第1図は入出力
装置のアクセスに関する障害検知回路を示し、第2図は
メモリのアクセスに関する障害検知回路を示す、第1図
および第2図において、第5図と同一符号は同等構成要
素を示しその説明は省略する。
先ず、第1図に示した障害検知回路について説明する。
同図において、5は中央処理装置1の出力する命令コー
ドDを判別する命令デコーダ、6は命令デコーダ5の出
力するカウントアツプ信号Hをカウントするカウンタ、
7は入出力装置である。入出力装置7へは、中央処理装
置1および命令デコーダ5よりデータ信号Eおよび入出
力装置選択信号Gが供与されるものとなっており、カウ
ンタ6におけるカウント値は、中央処理装置1からのリ
セット信号Fにより適宜リセットされるものとなってい
る。そして、カウンタ6におけるカラント値が所定値(
障害判定値)以上となったとき、アラーム信号Cが出力
され、中央処理装置lに障害が知らされるものとなって
いる。すなわち、中央処理装置1から出力される命令コ
ードDが命令デコーダ5により判別され、命令デコーダ
5は入出力装置7への入出力命令の場合に、入出力装置
7に対して選択信号Gを、またカウンタ6に対してカウ
ントアンプ信号Hを出力する0例えば、第3図に示した
ようなプログラムを実行する場合には、ステップ303
においてそのデータの受は渡しのチエツクを1回行う毎
に、カウントアンプ信号Hがカウンタ6に対して送出さ
れることになる。カウンタ6は、カウントアツプ信号H
を所定回数取上受は取った場合、アラーム信号Cを出力
し、中央処理装置1へ伝える。すなわち、カウンタ6に
おける障害判定値を適当に定めることにより、入出力装
置7が正しく動作しない場合、ステップ303にて永久
ループに陥るものとする判断を下し、中央処理装置1に
対してアラーム信号Cを送出するようになす。
次に、第2図に示した障害検知回路について説明する。
同図において、8は中央処理装置1の出力するメモリア
ドレス信号Kをデコードするアドレスデコーダ、9はア
ドレスデコーダ8の出力するメモリアクセス信号(カウ
ントアツプ信号)■をカウントするメモリアクセスカウ
ンタである。
メモリアクセスカウンタ9におけるカウント値は、中央
処理装置1からのリセット信号Fにより適宜リセットさ
れるものとなっており、中央処理装置1とメモリ2との
間でデータ信号Jが受は渡されるものとなっている。そ
して、メモリアクセスカウンタ9におけるカウント値が
所定値(障害判定値)以上となったとき、アラーム信号
Cが出力され、中央処理装置1に障害が知らされるもの
となっている。すなわち、中央処理装置lから出力され
るメモリアドレス信号には、メモリ2へ出力されると共
に、アドレスデコーダ8へも出力される。
アドレスデコーダ8は、入力されるメモリアドレス信号
Kが特定のアドレスを示しているとき、メモリアクセス
カウンタ9ヘカウントアンプ信号■を出力する0例えば
、第4図に示したようなプログラムを実行する場合には
、ステップ403において1000番地をアクセスする
毎に、カウントアンプ信号■がメモリアクセスカウンタ
9に対して送出されることになる。メモリアクセスカウ
ンタ9は、カウントアツプ信号■を所定回数取上受は取
った場合、アラーム信号Cを出力し、中央処理装置1へ
伝える。すなわち、メモリアクセスカウンタ9における
障害判定値を適当に定めることにより、プログラム動作
が正しく行われない場合、ステップ403にて永久ルー
プに陥るものとする判断を下し、中央処理装置1に対し
てアラーム信号Cを送出するようになす。
このように本実施例による障害検知回路によれば、中央
処理装置lの出力する命令コード(制御信号)あるいは
アドレス信号をデコードし、特定命令コードあるいは特
定アドレスの検知回数を数えることにより、この検知回
数が所定値以上となったとき障害と判定するように構成
しているので、特殊なプログラムを必要とせず、従来に
比してその障害検知が容易に可能となる。
なお、上記実施例には示していないが、カウンタ6およ
びメモリアクセスカウンタ9においてアラーム信号Cを
出す条件は各種考えられるものであり、すべて同様の効
果を奏する。また、カウンタ6およびメモリアクセスカ
ウンタ9へのリセット信号を出す方法は特に規定してい
ないが、プログラムで出力してもよく、また、特定の命
令を命令デコーダ5で検知した場合、あるいは特定アド
レスをアドレスデコーダ8において検知した場合の他に
も、各種方法が容易に実現できるものであり、いずれも
本発明の範囲内に含まれる。
〔発明の効果〕
以上説明したように本発明による障害検知装置によると
、中央処理装置の出力する特定情報を検知する特定情報
検知手段と、この特定情報検知手段による特定情報の検
知回数をカウントするカウンタ手段と、このカウンタ手
段のカウントする検知回数が所定値を越えたとき障害が
生じたものと判定する障害判定手段とを備えたので、中
央処理装置の出力する特定情報に基づき、この特定情報
の検知回数が所定値を越えたとき、障害が生じたものと
判定され、特殊なプログラムを必要とせず、従来に比し
てその障害検知が容易に可能となる。
【図面の簡単な説明】
第1図および第2図は本発明に係る障害検知装置の一実
施例を示す障害検知回路のブロック図、第3図は入出力
装置にデータを出力するプログラムの一例を示したフロ
ーチャート、第4図はタスク■およびタスクHにより情
報の受は渡しを行うプログラムの一例を示したフローチ
ャート、第5図は従来の障害検知回路を示すブロック図
である。 1・・・中央処理装置、2・・・メモリ、5・・・命令
デコーダ、6・・・カウンタ、7・・・入出力装置、8
・・・アドレスデコーダ、9・・・メモリアクセスカウ
ンタ。

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置の出力する特定情報を検知する特定情報検
    知手段と、この特定情報検知手段による特定情報の検知
    回数をカウントするカウンタ手段と、このカウンタ手段
    のカウントする検知回数が所定値を越えたとき障害が生
    じたものと判定する障害判定手段とを備えてなる障害検
    知装置。
JP63112937A 1988-05-09 1988-05-09 障害検知装置 Pending JPH01281540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63112937A JPH01281540A (ja) 1988-05-09 1988-05-09 障害検知装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63112937A JPH01281540A (ja) 1988-05-09 1988-05-09 障害検知装置

Publications (1)

Publication Number Publication Date
JPH01281540A true JPH01281540A (ja) 1989-11-13

Family

ID=14599228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63112937A Pending JPH01281540A (ja) 1988-05-09 1988-05-09 障害検知装置

Country Status (1)

Country Link
JP (1) JPH01281540A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts

Similar Documents

Publication Publication Date Title
DE69222705T2 (de) CPU-Fehlerdetektionssystem
US4811276A (en) Virtual computer diagnostic system with comparative monitoring of timestamped controller check signals and timestamped commands of individual virtual machines
JPH01281540A (ja) 障害検知装置
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JPS6115239A (ja) プロセツサ診断方式
JPS622685Y2 (ja)
JPH02226432A (ja) クロック障害処理システム
JPS5983438A (ja) プログラム異常検出方式
JPH01185742A (ja) プログラム暴走検出回路
JPS6051141B2 (ja) プログラム暴走検出方式
JPS6033474Y2 (ja) コンピュ−タ異常検出回路
JP2731386B2 (ja) 制御装置
JPS5868166A (ja) プロセツサ異常監視装置
JPH01200441A (ja) 複数プロセッサの相互監視方法
JPH01169642A (ja) 暴走検出回路
JPH01205244A (ja) ロギング情報収集方式
JPH01154258A (ja) ウォッチドッグタイマによる誤動作検出装置
JPH0296840A (ja) 中央処理装置の暴走防止回路
JPH02266436A (ja) 演算処理装置故障検出手段
JPS6010666B2 (ja) 電子計算機システムの監視方式
JPH01156839A (ja) データ処理装置
JPH041831A (ja) プログラム暴走監視方式
JPS63191246A (ja) 処理進行制御方式
JPH0561735A (ja) 障害情報保存方式
JPS6018714A (ja) ウオツチドツグタイマ