JPH02266436A - 演算処理装置故障検出手段 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は外部からデータを取り込みながらこれを処理す
る計算機システムにおいて、演算処理装置（以下単にプ
ロセッサと呼ぶ）に発生した故障を検出するプロセッサ
故障検出手段に係る。

（従来の技術） 現今プラントの制御、監視や、工場の自動化等に計算機
システムが広く採用されるようになっており、計算機に
は単にその内部のデータの演算処理を行う機能だけでな
く、外部からのデータを取り込みながらそれ等のデータ
に対して高速で処理を行う機能が要求されるようになっ
て来ている。

上記のような計算機の使用法において、計算機に何等か
の故障を生じた場合には、プラントの監視ができなくな
るとか、制御ができなくなるとかの事態を生じ、前記の
故障の影響が重大なものとなるおそれがある。従って、
計算機特にその演算処理を実行するプロセッサに発生し
た故障はできるだけ早期に検出し、これを通報する機能
を持たせることとなっている。

従来、上記のようなプロセッサ故障の検出、通報手段と
して、ウォッチドッグタイマによるものが使用されて来
た。第２図は上記従来のブロセツサ故障検出手段のブロ
ックダイヤグラムである。

この図において、プロセッサ２１はその入出力ポート２
２、伝送線２３を介して、入出力インタフェース２５の
入出力ポート２４に結合されている。

また、入出力インタフェース２５には前記入出力ポート
２４とは別の入出力ポート２６およびデータ入力Ｉｉ！
Ｓ２７を介して、例えばセンサ等の外部データソース（
図示しない）が結合されている。入出力インタフェース
２５は予め定められた一定の周期で外部からのデータを
取り込み、入出力ポート２４、伝送線２３を介してプロ
セッサ２１に送り込む機能を有する。或は、入出力イン
タフェース２５は前記一定の周期によることなく、プロ
セッサ２１からの要求によって外部データを取り込んで
プロセッサ２１に送り込むものとする。プロセッサ２１
は前記のようにして送り込まれた外部データに対して所
定の処理を実行する機能を有する。

上記のようなプロセッサ２１のデータ処理は通常ソフト
ウェアによってなされる。一般に上記のような処理は、
計算機システムを含む外部の系が停止するまで継続して
繰り返し行われることが要求され、それに伴いソフトウ
ェアも繰り返し機能によって実現されることが多い（少
なくとも入出力インタフェース２５からの外部データの
取り込みは、はぼ一定の周期で繰り返し行われる）。プ
ロセッサ２１には、上記のような周期性を利用したウォ
ッチドッグタイマによる故障検出手段が設けられている
。ウォッチドッグタイマは、プロセッサに付設されたタ
イマ２８によって構成されている。タイマ２８は常時時
刻をカウントアツプする機能を有し、一方プロセッサ２
１を作動させるソフトウェアの中には、一定の周期でタ
イマ２８の計数値をクリアする機能が付加されている。

上記の機能のソフトウェアを使用してプロセッサ２１を
作動させ、プロセッサ２１付設のタイマ２８を使用して
いれば、プロセッサ２１の機能が健全である限り、タイ
マ２８の計数値が成る一定値以上となることはない。従
って、タイマ２８の計数値が前記の値を超えた場合には
、プロセッサ２１に何等かの異常が発生したものと判断
することができ、タイマ２８は故障検出信号線２９に故
障検出信号を送出する。

また、前記従来のウォッチドッグタイマ方式の故障検出
手段において、前記タイマを上記説明したカウントアン
プ方式に代え、カウントダウン方式のものとすることが
できる。この場合にあっては、前記タイマ２８は成る一
定の値からカウントダウンする作動態様とし、プロセッ
サ２１を作動させるソフトウェアは、成る一定周期毎に
前記タイマ２８を前記一定値にセットし直す機能を有す
るものとする。上記構成のプロセッサ故障検出手段にお
いては、プロセッサ２１が正常に作動している限り、タ
イマ２８の計数値は成る値以下となることはなく、その
値以下例えばＯとなった時に異常発生と判断することが
できる。

（発明が解決しようとする課題） 上記構成の従来のプロセッサ故障検出手段においては、
プロセッサ２１にタイマ２８と云う余分な回路とそれを
制御し異常を検出する回路とを設けなければならない。

また、プロセッサ２１を作動させるソフトウェアにも、
タイマ２８を周期的にクリアしまたはそれを一定値に設
定する機能を付加しなければならない。

そのため、プロセッサ２１の回路自体は勿論これを作動
させるソフトウェアも複雑化し、信頼性の面で問題を生
じることがあった。

本発明は上記の事情に基づきなされたもので、プロセッ
サ自体にはハードウェア、ソフトウェアの何れの面にお
いても、余分な構成、機能を付加する必要がなく、それ
等の構成が簡単で信頼性の高いプロセッサ故障検出手段
を提供することを目的としている。

［発明の構成］ （課題を解決するための手段） 本発明の演算処理装置故障検出手段は、外部データを周
期的に取り込む入出力インタフェースと。

この入出力インタフェースに対して周期的にデータアク
セスを行う演算処理装置とを有するものにおいて、前記
入出力インタフェースにはこれに取り込まれた外部デー
タを格納するデータラッチ機構と、このデータラッチ機
構に格納された外部データの数と前記演算処理装置のデ
ータアクセスによって演算処理装置に移行された外部デ
ータの数との差を保持するアドレス機構とを設けれたこ
とを特徴とする。

（作用） 上記構成の本発明の演算処理装置故障検出手段において
は、前記演算処理装置が正常に作動している限り、前記
アドレス機構の保持する値は一定値以上または以下とな
ることはない。従って、前記の値を常時監視することに
より演算処理装置の異常の検出を行うことができる。

（実施例） 第１図は本発明一実施例のブロックダイヤグラムである
。この図において、１１は通常のプロセッサ、１２は入
出力インタフェース、１３はインタフェース１２内に設
けられたデータラッチ機構、１４は前記データラッチ機
構１３と併設されたアドレス機構、１５は前記プロセッ
サ１１の入出力ボート、１６は前記入出力インタフェー
ス１２に設けられ前記プロセッサ１１の入出力ボート１
５に対向し、これと伝送線１８で結合された入出力ボー
ト、１７は伝送線１９で図示しない外部データソースと
結合された前記入出力インタフェース１２の他の入出力
ボートをそれぞれ示している。

上記構成の本発明実施例において、入出力インタフェー
ス１２のデータラッチ機構１３は、外部データソースか
ら周期的に取り込んだ外部データを格納し、これに併設
されたアドレス機構１４は前記格納と同時にこれをカウ
ントアツプする。

方、プロセッサ１１は外部データが必要になると入出力
インタフェース１２にデータをアクセスしに行く。

このアクセスに対応して、入出力インタフェース１２は
、データラッチ機構１３に最も以前に格納されている外
部データをプロセッサ１１に移行させ、これとともにア
ドレス機構１４にその値を１だけカウントダウンさせる
。

前記入出力インタフェース１２のデータ取り込み周期と
プロセッサ１１からのデータアクセス周期とを一致させ
ておけば、プロセッサ１１に移行させられる外部データ
（プロセスデータ）も十分に新しいものとすることがで
きるし、アドレス機構１４に保持されている値も１また
はＯとなってそれ以上に増えることはない、従って、ア
ドレス機構１４の保持する値を常時監視し、それが１以
下であることを知ることによって、プロセッサ１１が健
全であることを確認することができる。逆にアドレス機
構１４の保持する値が１を超えた時は、プロセッサ１１
に何等かの異常が発生してデータにアクセスして来なく
なったことを示すものであるから、前記の値が１を超え
成る値１例えば３となった時点において故障検出信号線
１１０に故障信号を出力させる。

上記のように本発明のプロセッサ故障検出手段は、プロ
セッサ、それを作動させるソフトウェアの何れにも余分
な構成、機能を付加することなく故障の検出を行うこと
ができるので、ハードウェア、ソフトウェア共に構成が
簡単であり、信頼性の高いものとすることができる。

なお１本発明は上記説明したところに限定されない０例
えば、アドレス機構は必ずしもデータラッチ機構１３に
格納されたデータ数自体を保持するものとする必要はな
く、最も以前のデータを保持するものと、最も新しいデ
ータチを保持するものとの２つのアドレスレジスタを持
たせ、それ等の保持する値の差を監視するようにしても
前記説明した実施例と同様の作用、効果が得られる。

さらに、入出力インタフェース１２のデータ取り込み周
期とプロセッサ１１のデータアクセス周期とを必ずしも
一致させる必要はない。前記周期が一致しない場合にあ
っては、アドレス機構、アドレスレジスタのカウントア
ツプまたはカウントダウンの値を適宜操作することによ
って、前記説明した実施例と同様の作用、効果が得られ
る。

〔発明の効果］ 上記から明らかなように本発明のプロセッサ故障検出手
段は、プロセッサのハードウェア、ソフトウェア共に何
等の付加機能を必要としないから、それ等の構成を簡単
なものとすることができ信頼性の高い検出手段とするこ
とができる。

【図面の簡単な説明】

第１図は本発明一実施例のブロックダイヤグラム、第２
図は従来の故障検出手段のブロックダイヤグラムである
。

Claims (1)

【特許請求の範囲】
1. 外部データを周期的に取り込む入出力インタフェースと
   、この入出力インタフェースに対して周期的にデータア
   クセスを行う演算処理装置とを有するものにおいて、前
   記入出力インタフェースにはこれに取り込まれた外部デ
   ータを格納するデータラッチ機構と、このデータラッチ
   機構に格納された外部データの数と前記演算処理装置の
   データアクセスによって演算処理装置に移行された外部
   データの数との差を保持するアドレス機構とを設けれた
   ことを特徴とする演算処理装置故障検出手段。