JPS6074052A - ヒストリ・メモリ制御方式 - Google Patents
ヒストリ・メモリ制御方式Info
- Publication number
- JPS6074052A JPS6074052A JP58182227A JP18222783A JPS6074052A JP S6074052 A JPS6074052 A JP S6074052A JP 58182227 A JP58182227 A JP 58182227A JP 18222783 A JP18222783 A JP 18222783A JP S6074052 A JPS6074052 A JP S6074052A
- Authority
- JP
- Japan
- Prior art keywords
- history
- memory
- history memory
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、ヒストリ・メモリ制御方式、特に計算機シス
テムのハード・ウェアに故障が発生した際に、たとえハ
ード・ウェア誤シ検出回路が動作しなくてもソフト・ウ
ェア（Ｏ８）に矛盾が生じた場合に、故障時のハード・
ウェアに関するデータを効率良く取得するヒストリ・メ
モリ制御方式に関するものである。
テムのハード・ウェアに故障が発生した際に、たとえハ
ード・ウェア誤シ検出回路が動作しなくてもソフト・ウ
ェア（Ｏ８）に矛盾が生じた場合に、故障時のハード・
ウェアに関するデータを効率良く取得するヒストリ・メ
モリ制御方式に関するものである。
（技術の背景と問題点）
計算機システムでは、ハード・ウェアに故障が発生した
際に、故障原因の追求をｄ易にするため。
際に、故障原因の追求をｄ易にするため。
ハード・ウェアの各種制御信号あるいはデータなどＣ以
下履歴データという）を記憶するヒストリ・メモリ（履
歴メモリ）がもうけられている。
下履歴データという）を記憶するヒストリ・メモリ（履
歴メモリ）がもうけられている。
従来、前記ヒストリ・メモリには常時エンドレスの形で
ハードΦウェアの履歴データを所定サイクル分記憶して
いる。そして、計算機システムの・・−ド・ウェアの故
１章検出のためにもうけた誤シ検出回路が動作した時に
ＦｑｉＪ記ヒストリ・メモリへのμｓ歴データの新たな
書込みを停止して、故障時の・・−ド・ウェアに関する
履歴データを保存することにしている。従って、前記誤
）検出回路が動作しないようなハード・ウェアの故障、
あるいは誤シ検出回路がもうけられていないノ・−ド・
ウェアに故障が発生した場合には、従来のノ・−ド・ウ
ェアによる誤シ検出回路でヒストリ・メモリへの書込み
を停止させることができなく、故障発生からＯ８が停止
するまでに非常に数多くのサイクルを経過してしまい、
故障時の履歴データが新たな他のり歴データに香き改め
られてしまう。このため、故障発生時の履歴データをヒ
ストリ・メモリに保存するには膨大な記憶容量を必要と
し、事実上ハード・ウェアの履歴データを得ることがで
きない問題点があった。
ハードΦウェアの履歴データを所定サイクル分記憶して
いる。そして、計算機システムの・・−ド・ウェアの故
１章検出のためにもうけた誤シ検出回路が動作した時に
ＦｑｉＪ記ヒストリ・メモリへのμｓ歴データの新たな
書込みを停止して、故障時の・・−ド・ウェアに関する
履歴データを保存することにしている。従って、前記誤
）検出回路が動作しないようなハード・ウェアの故障、
あるいは誤シ検出回路がもうけられていないノ・−ド・
ウェアに故障が発生した場合には、従来のノ・−ド・ウ
ェアによる誤シ検出回路でヒストリ・メモリへの書込み
を停止させることができなく、故障発生からＯ８が停止
するまでに非常に数多くのサイクルを経過してしまい、
故障時の履歴データが新たな他のり歴データに香き改め
られてしまう。このため、故障発生時の履歴データをヒ
ストリ・メモリに保存するには膨大な記憶容量を必要と
し、事実上ハード・ウェアの履歴データを得ることがで
きない問題点があった。
（発明の目的と構成）
本発明の目的は、前記問題点を解決することにち）、誤
）検出回路によってノ・−ド・ウェアの故障がたとえ検
出できなくても、ソフト・ウェア（Ｏ８）に矛盾が生じ
た場合には、該ソフト・ウェアの矛盾の発生検出に連動
してヒストリ・メモリへの履□歴データの畳込みを停止
させることにより。
）検出回路によってノ・−ド・ウェアの故障がたとえ検
出できなくても、ソフト・ウェア（Ｏ８）に矛盾が生じ
た場合には、該ソフト・ウェアの矛盾の発生検出に連動
してヒストリ・メモリへの履□歴データの畳込みを停止
させることにより。
小容量のヒストリ・メモリに効率良く故障時の履歴デー
タを取得することにある。そのため２本発明のヒストリ
・メモリ制御方式は、計算様システム内の制御状態をエ
ンドレスの形でｊ−次記憶するヒストリ・メモリと、前
記計算機システムのハード・ウェアの故障を検出する誤
り検出回路と、該誤シ検出回路からの信号にもとづき前
記ヒス） ｌ）・メモリへの新たな書込みを停止するヒ
ストリ・メモリ書込み停止回路とを備えたヒストリ・メ
モリ制御方式において、前記計算機システムの監視モー
ド中に発生した異常データ検出信号にもとづく割込みに
連動して前記ヒストリ・メモリへの新たな書込みを停止
する前記ヒストリ・メモリ書込み停止回路と、前記割込
み後の所定の処理によってハード・ウェアの故障でない
と判明した場合に前記ヒストリメモリに新たな書込みを
内聞させるヒストリ・メモリ制御部とを有することを特
徴としている。
タを取得することにある。そのため２本発明のヒストリ
・メモリ制御方式は、計算様システム内の制御状態をエ
ンドレスの形でｊ−次記憶するヒストリ・メモリと、前
記計算機システムのハード・ウェアの故障を検出する誤
り検出回路と、該誤シ検出回路からの信号にもとづき前
記ヒス） ｌ）・メモリへの新たな書込みを停止するヒ
ストリ・メモリ書込み停止回路とを備えたヒストリ・メ
モリ制御方式において、前記計算機システムの監視モー
ド中に発生した異常データ検出信号にもとづく割込みに
連動して前記ヒストリ・メモリへの新たな書込みを停止
する前記ヒストリ・メモリ書込み停止回路と、前記割込
み後の所定の処理によってハード・ウェアの故障でない
と判明した場合に前記ヒストリメモリに新たな書込みを
内聞させるヒストリ・メモリ制御部とを有することを特
徴としている。
（発明の実施例）
以下図面を参照しつつ本発明の詳細な説明する。
第１図は９本発明の基本概念を説明する説明図。
第２図は本発明の１実施例を示す。
図中、１はヒス）・す・メモリ、２はライト・データ・
レジスタ、３はリード・デークーレジスタ。
レジスタ、３はリード・デークーレジスタ。
４はヒストリ・メモリ制御部、５はヒストリ・アドレス
拳レジスタ、６．：１１，１４，１５，１８゜］、９，
２１ｉｒよラッチ、７はフリーズ−セット回路。
拳レジスタ、６．：１１，１４，１５，１８゜］、９，
２１ｉｒよラッチ、７はフリーズ−セット回路。
Ｂ、１３．ｌ’？は論理和回路、９はＲ−Ｓフリップ・
フロップ、１０，１２．２０は論理項回路。
フロップ、１０，１２．２０は論理項回路。
１６はフリーズ・リセット回ｈ′４：Ｔ’Ｉｔ表わす。
第１図において１図示＠、■およびＯは夫々ヒストリ・
メモリ書込み停止位置例を示しており。
メモリ書込み停止位置例を示しており。
本発明の詳細な説明するものである。
従来のヒストＩＪ・メモリへの履歴データの書込み停止
は、計算機システムのノ・−ド・ウェアの故Ｌｔｙ’ｒ
−４／＋ ＬＪ、Ｉ ＬＴＸＪ＝ ＩＪ、ｌｙ ａらｂ
−？ ４ 舌ｎ ｈ 」全車ｌＢ’ｌ Ｖ、 ｆｈ Ｉ
−Ｆｖ ：ｌｊ ４にもとづき行なうか、あるいは図示
■のＯ８停止時に行なっていた。このため、誤り検出回
路７５為らの指令にもとづいてヒス） ＩＪ・メモリへ
の書込みを停止した場合には、小容量のヒス） ｌ）・
メモリに故障時の履歴データが保存されている。しかし
。
は、計算機システムのノ・−ド・ウェアの故Ｌｔｙ’ｒ
−４／＋ ＬＪ、Ｉ ＬＴＸＪ＝ ＩＪ、ｌｙ ａらｂ
−？ ４ 舌ｎ ｈ 」全車ｌＢ’ｌ Ｖ、 ｆｈ Ｉ
−Ｆｖ ：ｌｊ ４にもとづき行なうか、あるいは図示
■のＯ８停止時に行なっていた。このため、誤り検出回
路７５為らの指令にもとづいてヒス） ＩＪ・メモリへ
の書込みを停止した場合には、小容量のヒス） ｌ）・
メモリに故障時の履歴データが保存されている。しかし
。
図示■のｏＳ停止時にヒストリ・メモリへの）（シ込み
を停止した場合には、故障発生時からＯ８が停止するま
でには多数のサイクルを必要とし、該サイクルに対応し
たメモ’／ Ｇ 量ｋ ３ｊ＋ｊ何しておくことはヒス
トリ・メモリの容量が膨大となシ現実的でない。
を停止した場合には、故障発生時からＯ８が停止するま
でには多数のサイクルを必要とし、該サイクルに対応し
たメモ’／ Ｇ 量ｋ ３ｊ＋ｊ何しておくことはヒス
トリ・メモリの容量が膨大となシ現実的でない。
また１図示■のＯ８が矛盾全検出した時点でヒストリ・
メモリへの新たな履歴データの書込みを停止した場合に
は１図示０の場合に比し、ヒストリ・メモリの記憶容量
は少なくてもよいが、それにしても故障発生時からの履
歴データを全て記憶させることは現実的でないし、まｆ
ｃＯ８にヒストリ停止命令を追加などする必要があシ現
実的でないＯ そこで１本発明では、ヒストリ・メモリへの１没歴デー
タの魯込み停止を従来の誤シ検出回路による誤り検出時
のみならず、更にデータ異常検出割込み時（第１図図示
０）にも行なうこととしている。
メモリへの新たな履歴データの書込みを停止した場合に
は１図示０の場合に比し、ヒストリ・メモリの記憶容量
は少なくてもよいが、それにしても故障発生時からの履
歴データを全て記憶させることは現実的でないし、まｆ
ｃＯ８にヒストリ停止命令を追加などする必要があシ現
実的でないＯ そこで１本発明では、ヒストリ・メモリへの１没歴デー
タの魯込み停止を従来の誤シ検出回路による誤り検出時
のみならず、更にデータ異常検出割込み時（第１図図示
０）にも行なうこととしている。
そして９割込み後に続く処理によってヒストリ・メモリ
への履歴データの書込み停止したことがユーザのプログ
ンム誤シなどハード・ウェアの故障でないのに行なわれ
たことが判明した場合（第１図図示０のＮｏ）には、ヒ
ストリ・メモリへの１歴データの書込みを再開させるこ
ととしている。以下説明する。
への履歴データの書込み停止したことがユーザのプログ
ンム誤シなどハード・ウェアの故障でないのに行なわれ
たことが判明した場合（第１図図示０のＮｏ）には、ヒ
ストリ・メモリへの１歴データの書込みを再開させるこ
ととしている。以下説明する。
■はＯ８処処理性甲を示し、ユーザのプログラムを処理
している状態を示す。
している状態を示す。
■は故障発生（データ破壊）を示し、従来の誤シ検出回
路では検出できないノ・−ド・ウェアの故障、あるいは
誤シ検出回路がもうけてないノ・−ド・ウェアの故障の
発生位誼ヲ示している。
路では検出できないノ・−ド・ウェアの故障、あるいは
誤シ検出回路がもうけてないノ・−ド・ウェアの故障の
発生位誼ヲ示している。
■はデータ異常検出割込みを示し、処理■によるハード
・ウェアの故障発生に伴い命令コードが変更されてしま
い、命令コード間違いとしで検出された場合などの割込
み状態を示す。該別込み状態になった場合にはヒストリ
・メモリへ、の新たな履歴データの書込みは停止される
。
・ウェアの故障発生に伴い命令コードが変更されてしま
い、命令コード間違いとしで検出された場合などの割込
み状態を示す。該別込み状態になった場合にはヒストリ
・メモリへ、の新たな履歴データの書込みは停止される
。
■はハード割込み処理を示し、処理■によるデータ異常
検出にともなうｃｐｔｔへの強制的なハード・ウェアに
よる割込み状態を示す。
検出にともなうｃｐｔｔへの強制的なハード・ウェアに
よる割込み状態を示す。
■はＯ８割込み処理を示し、処理■による割込みに対処
するためにＣｐｕの各レジスタなどの内容を待機させる
などの処理を行なう状態を示す。
するためにＣｐｕの各レジスタなどの内容を待機させる
などの処理を行なう状態を示す。
■は矛盾検出の有無の判断を示し、処理■によるデータ
異常検出がハード・ウェアの故障であるか、あるいはソ
フト・ウェアの間違いであるかを判断し、ハード・ウェ
アの故障である場合（ＹＥＳ）には処理■を行ない、ソ
フト・ウェアの間違いである場合（Ｎ Ｏ）には処理■
、即ちユーザのプログラムの処理を再開するとともに、
ヒストリ・メモリに新たな履歴データの書込みを再開す
る。
異常検出がハード・ウェアの故障であるか、あるいはソ
フト・ウェアの間違いであるかを判断し、ハード・ウェ
アの故障である場合（ＹＥＳ）には処理■を行ない、ソ
フト・ウェアの間違いである場合（Ｎ Ｏ）には処理■
、即ちユーザのプログラムの処理を再開するとともに、
ヒストリ・メモリに新たな履歴データの書込みを再開す
る。
■は停止処理を示し、Ｏ８を停止させるだめの所定の処
理を行なう状態を示す。
理を行なう状態を示す。
■は、Ｏ８停止を示し、ハード・ウェアに故障があるの
でＯ８は停止してサービス・プロセッサなどがヒストリ
・メモリの内容を読み出して故障原因の追求などを行々
う。
でＯ８は停止してサービス・プロセッサなどがヒストリ
・メモリの内容を読み出して故障原因の追求などを行々
う。
第２図において２図中１はヒストリ・メモリであって、
計算機システムにもうけられた各２ＭｒＦｌ歴データ全
データ・データ・レジスタ２ｆ：介していわばエンドレ
スの形で常時記憶するとともに、故障発生後にリード・
データ・レジスタ３を介してサービス・プロセッサなど
が暖１浩データを読み出すものである。該ヒストリ・メ
モリ１のアドレス信号は計算機システムのサイクルに同
期してエンドレスの形で順次計数され、ヒストリ・メモ
リ制一部４内のヒストリ・アドレス・レジスタ５から供
給されている。
計算機システムにもうけられた各２ＭｒＦｌ歴データ全
データ・データ・レジスタ２ｆ：介していわばエンドレ
スの形で常時記憶するとともに、故障発生後にリード・
データ・レジスタ３を介してサービス・プロセッサなど
が暖１浩データを読み出すものである。該ヒストリ・メ
モリ１のアドレス信号は計算機システムのサイクルに同
期してエンドレスの形で順次計数され、ヒストリ・メモ
リ制一部４内のヒストリ・アドレス・レジスタ５から供
給されている。
従って、ヒストリ・メモリ１への履歴データの書込みを
停止するには、ヒストリ・アドレス・レジスタ５の計数
を停止させればよい。
停止するには、ヒストリ・アドレス・レジスタ５の計数
を停止させればよい。
このため、ラッチ６にノ・−ド・エラー検出信号（Ｈレ
ベル）′ｆ保持させ、フリーズセット回路７内の論理和
回路８の出力をＨレベルとしてＲＳクリップ・フロップ
９の出力ばをＬレベルとし、該Ｌレベル信号を前記ヒス
トリ・アドレス・レジスタ５の入力端に接続された論理
積回路１０に入力して、ヒストリ・アドレス・レジスタ
５の計数を停止させる。これにより、計算機システムの
ノ・−ド・ウェアの誤シ検出回路からのノ・−ド・エラ
ー検出信号によって、ヒストリ・メモＩＪ ｌへの］ｌ
７ｆｆｉデータの書込みが停止される。
ベル）′ｆ保持させ、フリーズセット回路７内の論理和
回路８の出力をＨレベルとしてＲＳクリップ・フロップ
９の出力ばをＬレベルとし、該Ｌレベル信号を前記ヒス
トリ・アドレス・レジスタ５の入力端に接続された論理
積回路１０に入力して、ヒストリ・アドレス・レジスタ
５の計数を停止させる。これにより、計算機システムの
ノ・−ド・ウェアの誤シ検出回路からのノ・−ド・エラ
ー検出信号によって、ヒストリ・メモＩＪ ｌへの］ｌ
７ｆｆｉデータの書込みが停止される。
また、ラッチ１１を介して監視モード信号（第１図図示
処理■）が論理積回路１２の１端に入力されるとともに
、異常データ検出信号である命令例外、データ例外、記
憶保獲例外などの各信号を入力した論理和回路１３から
の出力信号が論理積回路１２の他端に入力されるため、
監視モード中にいずれかの異常データ検出が行なわれた
場合には論理積回路１２はＨレベル信号を出力してラッ
チ１４に保持され、前記論理和回路８の出力を■（レベ
ルとし、前述したと同様にしてヒストリ・アドレス・レ
ジスタ５の計数を停止させる。
処理■）が論理積回路１２の１端に入力されるとともに
、異常データ検出信号である命令例外、データ例外、記
憶保獲例外などの各信号を入力した論理和回路１３から
の出力信号が論理積回路１２の他端に入力されるため、
監視モード中にいずれかの異常データ検出が行なわれた
場合には論理積回路１２はＨレベル信号を出力してラッ
チ１４に保持され、前記論理和回路８の出力を■（レベ
ルとし、前述したと同様にしてヒストリ・アドレス・レ
ジスタ５の計数を停止させる。
次に、ラッチ１５にヒストリ・データ・リード終了信号
（Ｈレベル）を保持させ、フリーズ・すセット回路１６
内の論理和回路１７の出力をＨレベルとしてＲ−Ｓフリ
ップ・フロッグ９の出力ＱをＨレベルとし、該Ｈレベル
信号を前記ヒストリ・アドレス・レジスタ５の入力端に
接続された論理積回路ｌＯに入力してヒストリ・アドレ
ス・レジスタ５の計数を再開させる。
（Ｈレベル）を保持させ、フリーズ・すセット回路１６
内の論理和回路１７の出力をＨレベルとしてＲ−Ｓフリ
ップ・フロッグ９の出力ＱをＨレベルとし、該Ｈレベル
信号を前記ヒストリ・アドレス・レジスタ５の入力端に
接続された論理積回路ｌＯに入力してヒストリ・アドレ
ス・レジスタ５の計数を再開させる。
壕だ、ラッチ１Ｂを介して問題モード信号（第１図図示
処理■）がフリーズ・リセット回路１６内のラッチ１９
に入力されるとともに論理積回路２０の１端に入力され
、該論理積回路２０の他の入力端にラッチ１９の出力信
号（Ｑ）が入力されているため２問題モード信号がフリ
ーズ・リセット回路１６に入力された場合には、１サイ
クルの、０ルス信号がラッチ２１に保持され、前記論理
和回路１７の出力’ｔＨレベルとし、前述したと同様に
シテヒストリーアドレス・レジスタ５の計数を再開させ
る。
処理■）がフリーズ・リセット回路１６内のラッチ１９
に入力されるとともに論理積回路２０の１端に入力され
、該論理積回路２０の他の入力端にラッチ１９の出力信
号（Ｑ）が入力されているため２問題モード信号がフリ
ーズ・リセット回路１６に入力された場合には、１サイ
クルの、０ルス信号がラッチ２１に保持され、前記論理
和回路１７の出力’ｔＨレベルとし、前述したと同様に
シテヒストリーアドレス・レジスタ５の計数を再開させ
る。
（発明の効果）
以上説明した如く１本発明によれば、誤シ検出回路によ
ってノ・−ド・ウェアの故障がたとえ検出できなくても
、ソフト・ウェア（ＯＳ）に矛盾が生じた場合には、該
ソフト・ウェアの矛盾の発生検出に連動してヒストリ・
メモリへの１ｍ １Ｍデータの新たな魯込みを停止し、
該停止に引き続いてノ・−ド・ウェアの故障の判別を実
行するため、誤り検出回路で検出されない履歴データを
小番号のヒストリ・メモリによシ確実に取得することが
可能となる。
ってノ・−ド・ウェアの故障がたとえ検出できなくても
、ソフト・ウェア（ＯＳ）に矛盾が生じた場合には、該
ソフト・ウェアの矛盾の発生検出に連動してヒストリ・
メモリへの１ｍ １Ｍデータの新たな魯込みを停止し、
該停止に引き続いてノ・−ド・ウェアの故障の判別を実
行するため、誤り検出回路で検出されない履歴データを
小番号のヒストリ・メモリによシ確実に取得することが
可能となる。
第１図は本発明の基本概念を説明する説明図。
第２図は本発明の１実施例を示す。
図中、１はヒストリ・メモリ、２はンイト・データーレ
ジスタ、３はリードｅデータ・レジスタ。 ４はヒストリ・メモリ制御部、５はヒス） ｌ）・アド
レス−レジスタ、６，１１，１４，１５，１８゜１９．
２１はラッチ、７はフリーズ・セント回路。 ８．１３．１７は論理和回声６，９はＲ−Ｓフリップ・
フロップ、１０，１２．２０は論理積回路。 １６はフリーズ・リセット回路を表わす。
ジスタ、３はリードｅデータ・レジスタ。 ４はヒストリ・メモリ制御部、５はヒス） ｌ）・アド
レス−レジスタ、６，１１，１４，１５，１８゜１９．
２１はラッチ、７はフリーズ・セント回路。 ８．１３．１７は論理和回声６，９はＲ−Ｓフリップ・
フロップ、１０，１２．２０は論理積回路。 １６はフリーズ・リセット回路を表わす。
Claims (1)
- 計算機システム内の制御状態をエンドレスの形で順次記
憶するヒストリ・メモリと、前記計算機システムのハー
ド・ウェアの故障を検出する誤シ検出回路と、該誤り検
出回路からの信号にもとづき前記ヒストリ・メモリへの
新たな書込みを停止するヒストリ・メモリ書込み停止回
路とを備えたヒストリ・メモリ制御方式において、前記
計算機システムの監視モード中に発生した異常データ検
出信号にもとづく割込みに連動して前記ヒストリ・メモ
リへの新たな書込みを停止する前記ヒストリ・メモリ書
込み停止回路と、前記割込み後の所定の処理によってノ
１−ド・ウェアの故障でないことが判明した場合に、前
記ヒストリ・メモリに新たな書込み全再開させるヒスト
リ・メモリ制御部とを有することを特徴とするヒストリ
・メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182227A JPS6074052A (ja) | 1983-09-30 | 1983-09-30 | ヒストリ・メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182227A JPS6074052A (ja) | 1983-09-30 | 1983-09-30 | ヒストリ・メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074052A true JPS6074052A (ja) | 1985-04-26 |
Family
ID=16114561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182227A Pending JPS6074052A (ja) | 1983-09-30 | 1983-09-30 | ヒストリ・メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074052A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239928A (ja) * | 1991-01-24 | 1992-08-27 | Nec Corp | ハードウェア履歴情報記録方式 |
| US8479071B2 (en) | 2006-12-22 | 2013-07-02 | Fujitsu Limited | Information processing apparatus, history management method |
-
1983
- 1983-09-30 JP JP58182227A patent/JPS6074052A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239928A (ja) * | 1991-01-24 | 1992-08-27 | Nec Corp | ハードウェア履歴情報記録方式 |
| US8479071B2 (en) | 2006-12-22 | 2013-07-02 | Fujitsu Limited | Information processing apparatus, history management method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| JPH02135536A (ja) | チエツクポイント再試行機構 | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| US5056091A (en) | Method for handling errors detected in a computer system | |
| US6810489B1 (en) | Checkpoint computer system utilizing a FIFO buffer to re-synchronize and recover the system on the detection of an error | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JP2002229811A (ja) | 論理分割システムの制御方法 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH0644238B2 (ja) | 命令再実行制御方法 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPH06214831A (ja) | 中央処理装置の異常検出装置 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH07302201A (ja) | パイプライン演算データ診断装置 | |
| JPS61101844A (ja) | 障害処理方式 | |
| CN117743008A (zh) | 多核处理器故障诊断与异常处理方法、主控板卡及设备 | |
| JPH0619744A (ja) | マルチプロセッサシステムの動作監視方式 | |
| JP2778344B2 (ja) | 複数プロセッサシステム | |
| JPS6230105Y2 (ja) | ||
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPH07230432A (ja) | 計算装置 | |
| CA2115124A1 (en) | Error recovery mechanism for software visible registers in computer systems | |
| JPS6072040A (ja) | プログラムの実行時間監視方式 | |
| JPS63129440A (ja) | ストアスル−バツフア装置 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 |