JPS61101844A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPS61101844A JPS61101844A JP59223222A JP22322284A JPS61101844A JP S61101844 A JPS61101844 A JP S61101844A JP 59223222 A JP59223222 A JP 59223222A JP 22322284 A JP22322284 A JP 22322284A JP S61101844 A JPS61101844 A JP S61101844A
- Authority
- JP
- Japan
- Prior art keywords
- self
- cpu
- diagnosis
- failure
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセンナシステムの障害処理方式に関
する。
する。
従来、マルチプロセッサシステムを構成する各ＣＰＵの
正常性を検証する目的で、各ＣＰＵがアイドル状態にな
ると、このＣＰＵの自己診断を実行し、その結果、障害
が検出された場合には、検出した障害が特定の処理を必
要とする固定障害か、あるいは特定の処理を必要としな
い一時的な間欠障害かにかかわらず、ＣＰＵを停止して
いた。
正常性を検証する目的で、各ＣＰＵがアイドル状態にな
ると、このＣＰＵの自己診断を実行し、その結果、障害
が検出された場合には、検出した障害が特定の処理を必
要とする固定障害か、あるいは特定の処理を必要としな
い一時的な間欠障害かにかかわらず、ＣＰＵを停止して
いた。
しかしながら、本来ならばＣＰＵを停止する必要のない
間欠障害に対しても、その都度ＣＰＵが停止してしまう
ので、マルチプロセッサシステムの能率が低下していた
。
間欠障害に対しても、その都度ＣＰＵが停止してしまう
ので、マルチプロセッサシステムの能率が低下していた
。
本発明の目的は、アイドル状態となったＣＰＵに固定障
害が発生している場合には、そのＣＰＵを停止し、間欠
障害が発生している場合には、そのＣＰＵを停止させな
い障害処理方式を提供することにある。
害が発生している場合には、そのＣＰＵを停止し、間欠
障害が発生している場合には、そのＣＰＵを停止させな
い障害処理方式を提供することにある。
本発明の障害処理方式は、アイドル状態になったＣＰＵ
の自己診断の結果、障害が検出されると、記憶手段が障
害発生を記憶し、再実行手段が再びＣＰＵの自己診断を
行なって、その結果から前記障害が固定障害であるか、
間欠障害であるかを判別手段が判別し、さらに判別の結
果が固定障害ならば停止・通知手段がＣＰＵを停止させ
て他のＣＰＵにその旨を通知し、間欠障害ならば続行手
段が記憶手段に記憶された障害発生の情報を消去して、
ＣＰＵにアイドル状態となる前の処理を継続させるもの
である。
の自己診断の結果、障害が検出されると、記憶手段が障
害発生を記憶し、再実行手段が再びＣＰＵの自己診断を
行なって、その結果から前記障害が固定障害であるか、
間欠障害であるかを判別手段が判別し、さらに判別の結
果が固定障害ならば停止・通知手段がＣＰＵを停止させ
て他のＣＰＵにその旨を通知し、間欠障害ならば続行手
段が記憶手段に記憶された障害発生の情報を消去して、
ＣＰＵにアイドル状態となる前の処理を継続させるもの
である。
、 〔実施例〕
以下、本発明の実施例につい【図面を参照して説明する
。
。
第１図は本発明の障害処理方式の一実施例を示す構成図
である。各ＣＰＵ ｌ 、 ２毎にそれぞれ自己診断実
行部１１．２１と自己診断制御部１２．２２と障害検出
記憶部１８．２８が設置されている。
である。各ＣＰＵ ｌ 、 ２毎にそれぞれ自己診断実
行部１１．２１と自己診断制御部１２．２２と障害検出
記憶部１８．２８が設置されている。
自己診断実行部１１．２１はそれぞれ自己診断制御部１
２．２２に制御されてＣＰＵ １ 、２の自己診断を実
行し、その診断結果を自己診断制御部１２゜２２に報告
する。自己診断制御部１２．２２はそれぞれＣＰＵ ｌ
、 Ｚがアイドル状態になると自己診断実行部１１．
２１に自己診断実行を指示し、自己診断終了後、自己診
断実行部１１．２１によって報告された診断結果に基づ
いて、障害でない場合にはＣＰＵ １ 、２がアイドル
状態でなくなるまで自己診断実行部１１．２１に自己診
断を実行させ、障害の場合には固定障害か間欠障害かを
判別し、固定障害ならばＣＰＵ １ 、２を停止し、間
欠障害ならば障害でない場合と同様に、ＣＰＵ ｌ 、
９がアイ □ドル状態でなくなるまで自己診断
実行部１１．２１に自己診断を実行させる。障害検出記
憶部１８゜２８はそれぞれＣＰＵ １ 、２に障害が発
生したときに障害発生の旨を記憶する。
２．２２に制御されてＣＰＵ １ 、２の自己診断を実
行し、その診断結果を自己診断制御部１２゜２２に報告
する。自己診断制御部１２．２２はそれぞれＣＰＵ ｌ
、 Ｚがアイドル状態になると自己診断実行部１１．
２１に自己診断実行を指示し、自己診断終了後、自己診
断実行部１１．２１によって報告された診断結果に基づ
いて、障害でない場合にはＣＰＵ １ 、２がアイドル
状態でなくなるまで自己診断実行部１１．２１に自己診
断を実行させ、障害の場合には固定障害か間欠障害かを
判別し、固定障害ならばＣＰＵ １ 、２を停止し、間
欠障害ならば障害でない場合と同様に、ＣＰＵ ｌ 、
９がアイ □ドル状態でなくなるまで自己診断
実行部１１．２１に自己診断を実行させる。障害検出記
憶部１８゜２８はそれぞれＣＰＵ １ 、２に障害が発
生したときに障害発生の旨を記憶する。
次に、第２図のフローチャートを参照しながら本実施例
の動作を説明する。
の動作を説明する。
まず、ＣＰＵ １がアイドル状態になり、自己診断制御
部１２がＣＰＵ ｌのアイドル状態を検出すると（処理
ａ）自己診断制御部１ｚは自己診断実行部１１に対して
自己診断の実行を指示し、自己診断実行部１１は自己診
断を実行して（処理ｂ）、その実行結果を自己診断制御
部１２に報告する。自己診断制御部１２は自己診断実行
部１１からの報告が障害を示しているか否かを判別しく
処Ｖｃ）障害でなげれば、ＣＰＵ １がアイドル状態で
なくなるまで処理ａ＊ｂｅｃが繰返され、ＣＰＵ １が
アイドル状態でなくなるとＣＰＵ １はアイドル状態に
なる前の処理を継続する。そして、判別の結果が障害で
あれば、自己診断制御部１２は障害検出記憶部１８に障
害発生の旨を記憶した後（処理ｄ）、ＣＰＵ １がアイ
ドル状態であるか否かにかかわらず、再度自己診断実行
部１１に自己診断を実行させ（処理ｅ）、さらに自己診
断実行部１１からの報告が障害を示しているか否かを判
別する（処９ｆＪ判別の結果、障害でなげれば、自己診
断制御部１２は処理Ｃで判別された障害は間欠障害だと
判断し、障害検出記憶部１８に記憶されている障害発生
の記憶を消去した（処理ｇ）後、ＣＰＵ ｌがアイドル
状態でなくなるまで処理ａ ＊ ｂ ＊ ｃが繰返され
、ＣＰＵ １がアイドル状態でなくなるとＣＰＵ ｌは
アイドル状態になる前の処理を継続する。また、判別の
結果が障害であれば、自己診断制御部１２は処Ｗｃで判
別された障害は固定障害だと判断し、ＣＰＵ １を停止
させる（処理ｈ）と同時にＣＰＵ １に障害が発生した
旨をＣＰＵ ２に通知する（処理ｉ）。
部１２がＣＰＵ ｌのアイドル状態を検出すると（処理
ａ）自己診断制御部１ｚは自己診断実行部１１に対して
自己診断の実行を指示し、自己診断実行部１１は自己診
断を実行して（処理ｂ）、その実行結果を自己診断制御
部１２に報告する。自己診断制御部１２は自己診断実行
部１１からの報告が障害を示しているか否かを判別しく
処Ｖｃ）障害でなげれば、ＣＰＵ １がアイドル状態で
なくなるまで処理ａ＊ｂｅｃが繰返され、ＣＰＵ １が
アイドル状態でなくなるとＣＰＵ １はアイドル状態に
なる前の処理を継続する。そして、判別の結果が障害で
あれば、自己診断制御部１２は障害検出記憶部１８に障
害発生の旨を記憶した後（処理ｄ）、ＣＰＵ １がアイ
ドル状態であるか否かにかかわらず、再度自己診断実行
部１１に自己診断を実行させ（処理ｅ）、さらに自己診
断実行部１１からの報告が障害を示しているか否かを判
別する（処９ｆＪ判別の結果、障害でなげれば、自己診
断制御部１２は処理Ｃで判別された障害は間欠障害だと
判断し、障害検出記憶部１８に記憶されている障害発生
の記憶を消去した（処理ｇ）後、ＣＰＵ ｌがアイドル
状態でなくなるまで処理ａ ＊ ｂ ＊ ｃが繰返され
、ＣＰＵ １がアイドル状態でなくなるとＣＰＵ ｌは
アイドル状態になる前の処理を継続する。また、判別の
結果が障害であれば、自己診断制御部１２は処Ｗｃで判
別された障害は固定障害だと判断し、ＣＰＵ １を停止
させる（処理ｈ）と同時にＣＰＵ １に障害が発生した
旨をＣＰＵ ２に通知する（処理ｉ）。
ＣＰＵ １に障害が発生したことを通知されたＣＰＵ
２はシステム全体の障害処理を行う。
２はシステム全体の障害処理を行う。
ＣＰＵ ２がアイドル状態になった場合の動作も同様で
ある。
ある。
本発明には以上説明した、ように、自己診断で検出され
た障害が固定障害の場合のみそのＣＰＵを停止し、間欠
障害の場合にはＣＰＵを停止させずに済むのでマルテブ
ロセッナシステムの能率が向上するという効果がある。
た障害が固定障害の場合のみそのＣＰＵを停止し、間欠
障害の場合にはＣＰＵを停止させずに済むのでマルテブ
ロセッナシステムの能率が向上するという効果がある。
第１図は本発明の障害処理方式の一実施例を示す構成囚
、第２図は第１図の実施例の動作を示すフローチャート
である。 １．２・・・・・・・・・ＣＰＵ。 １１．２１・・・・・・・・・自己診断実行部。 １２．２２・・・・・・・・・自己診断制御部。 １８ 、２８・・・・・・・・・障害検出記憶部。 第１図
、第２図は第１図の実施例の動作を示すフローチャート
である。 １．２・・・・・・・・・ＣＰＵ。 １１．２１・・・・・・・・・自己診断実行部。 １２．２２・・・・・・・・・自己診断制御部。 １８ 、２８・・・・・・・・・障害検出記憶部。 第１図
Claims (1)
- 【特許請求の範囲】 ＣＰＵがアイドル状態となつた時、該ＣＰＵの自己診断
を実行するマルチプロセッサシステムにおいて、 前記自己診断で障害を検出した場合に障害発生を記憶す
る記憶手段と、 前記自己診断で障害を検出した場合に再び自己診断を実
行させる再実行手段と、 前記再実行手段で実行された自己診断の結果により前記
記憶手段に記憶された障害が固定障害か間欠障害かを判
別する判別手段と、 前記判別手段による判別の結果が固定障害である場合に
前記ＣＰＵを停止させて他のＣＰＵに前記ＣＰＵの停止
を通知する停止・通知手段と、前記判別手段による判別
の結果が間欠障害である場合に前記記憶手段に記憶され
た障害発生の情報を消去し、前記ＣＰＵにアイドル状態
になる前の処理を継続させる続行手段とを有することを
特徴とする障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223222A JPS61101844A (ja) | 1984-10-24 | 1984-10-24 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59223222A JPS61101844A (ja) | 1984-10-24 | 1984-10-24 | 障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61101844A true JPS61101844A (ja) | 1986-05-20 |
Family
ID=16794702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59223222A Pending JPS61101844A (ja) | 1984-10-24 | 1984-10-24 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101844A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641041A (en) * | 1987-01-07 | 1989-01-05 | Nec Corp | System for detecting trouble in early stage |
| GB2407414A (en) * | 2003-10-22 | 2005-04-27 | Hewlett Packard Development Co | Fault-tolerant multi-core microprocesing |
| WO2008015730A1 (fr) * | 2006-07-31 | 2008-02-07 | Fujitsu Limited | Procédé et programme pour éviter un échec d'exécution d'une tâche dans un système de calcul de grille et système de calcul de grille |
-
1984
- 1984-10-24 JP JP59223222A patent/JPS61101844A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641041A (en) * | 1987-01-07 | 1989-01-05 | Nec Corp | System for detecting trouble in early stage |
| GB2407414A (en) * | 2003-10-22 | 2005-04-27 | Hewlett Packard Development Co | Fault-tolerant multi-core microprocesing |
| GB2407414B (en) * | 2003-10-22 | 2006-10-04 | Hewlett Packard Development Co | Fault-tolerant multi-core microprocessing |
| US7206966B2 (en) | 2003-10-22 | 2007-04-17 | Hewlett-Packard Development Company, L.P. | Fault-tolerant multi-core microprocessing |
| WO2008015730A1 (fr) * | 2006-07-31 | 2008-02-07 | Fujitsu Limited | Procédé et programme pour éviter un échec d'exécution d'une tâche dans un système de calcul de grille et système de calcul de grille |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0505706B1 (en) | Alternate processor continuation of the task of a failed processor | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPS61101844A (ja) | 障害処理方式 | |
| EP0113982B1 (en) | A data processing system | |
| JPS6155748A (ja) | 電子計算機システム | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JP3008851B2 (ja) | マルチコンピュータシステムの系間監視方式 | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JPS59231798A (ja) | デ−タ処理装置 | |
| JPH0619744A (ja) | マルチプロセッサシステムの動作監視方式 | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPH07210421A (ja) | スレッド環境におけるデバッグ方法 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPS61101845A (ja) | 情報処理装置の試験方式 | |
| JPH04167046A (ja) | 記憶装置の動作監視装置 | |
| JPS6355644A (ja) | プログラム暴走防止方式 | |
| JPS6341943A (ja) | 論理装置のエラ−回復方式 | |
| JPH01133171A (ja) | 多重プロセッサシステムの障害回復方法 | |
| JPS6162945A (ja) | 情報処理装置の検査方式 | |
| JPS6162941A (ja) | 情報処理装置の検査方式 | |
| JPH03204734A (ja) | マルチプロセッサの再構成方式 | |
| JPH10254723A (ja) | 二重化コンピュータシステム | |
| JPH01158539A (ja) | マルチプロセッサのオンラインテスト方式 |