JPH0619744A - マルチプロセッサシステムの動作監視方式 - Google Patents
マルチプロセッサシステムの動作監視方式Info
- Publication number
- JPH0619744A JPH0619744A JP4173949A JP17394992A JPH0619744A JP H0619744 A JPH0619744 A JP H0619744A JP 4173949 A JP4173949 A JP 4173949A JP 17394992 A JP17394992 A JP 17394992A JP H0619744 A JPH0619744 A JP H0619744A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- processor
- value
- state storage
- operating state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】マルチプロセッサシステムの信頼性を向上させ
る。 【構成】各プロセッサ（プロセッサＡ，プロセッサＢ）
の実行状態通知部Ａ２，Ｂ１１は予め決めれらた第一の
周期で主記憶装置４における自プロセッサ対応の記憶域
（記憶域Ａ５，記憶域Ｂ８）に格納されている値に１を
加算する。実行状態監視部Ａ３，Ｂ１０は各々第一の周
期よりも遅い予め決めれらた第二の周期で、実行状態監
視部Ａ３は記憶域Ｂ’７と記憶域Ｂ８と、実行状態監視
部Ｂ１０は記憶域Ａ’６と記憶域Ａ５の値と比較し、比
較結果が等しい場合には他プロセッサを障害と判定し、
比較結果が等しくない場合には記憶域Ａ５の値を記憶域
Ａ’６に、記憶域Ｂ８と値を記憶域Ｂ’７に格納する。
る。 【構成】各プロセッサ（プロセッサＡ，プロセッサＢ）
の実行状態通知部Ａ２，Ｂ１１は予め決めれらた第一の
周期で主記憶装置４における自プロセッサ対応の記憶域
（記憶域Ａ５，記憶域Ｂ８）に格納されている値に１を
加算する。実行状態監視部Ａ３，Ｂ１０は各々第一の周
期よりも遅い予め決めれらた第二の周期で、実行状態監
視部Ａ３は記憶域Ｂ’７と記憶域Ｂ８と、実行状態監視
部Ｂ１０は記憶域Ａ’６と記憶域Ａ５の値と比較し、比
較結果が等しい場合には他プロセッサを障害と判定し、
比較結果が等しくない場合には記憶域Ａ５の値を記憶域
Ａ’６に、記憶域Ｂ８と値を記憶域Ｂ’７に格納する。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサで構
成されるコンピュータシステムにおけるプロセッサ相互
の動作監視方式に関する。
成されるコンピュータシステムにおけるプロセッサ相互
の動作監視方式に関する。
【０００２】
【従来の技術】従来、マルチプロセッサシステムでは、
能動的に他のプロセッサの動作状態を監視してしていな
かったため、プロセッサシステムでの障害発生は、結果
的にＡＰプログラムによるデータ処理結果の授受による
異常検出に委ねられていた。
能動的に他のプロセッサの動作状態を監視してしていな
かったため、プロセッサシステムでの障害発生は、結果
的にＡＰプログラムによるデータ処理結果の授受による
異常検出に委ねられていた。
【０００３】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムでは、プロセッサシステムでの障害
発生は、結果的にＡＰプログラムに委ねられていたた
め、システム障害を早期に検出し、障害がシステム全体
に波及する前に、障害のプロセッサを論理的に切り離し
たり復旧処理を行うことができず、システム全体の信頼
性が低下するという欠点があった。
プロセッサシステムでは、プロセッサシステムでの障害
発生は、結果的にＡＰプログラムに委ねられていたた
め、システム障害を早期に検出し、障害がシステム全体
に波及する前に、障害のプロセッサを論理的に切り離し
たり復旧処理を行うことができず、システム全体の信頼
性が低下するという欠点があった。
【０００４】
【課題を解決するための手段】第１の発明は、複数のプ
ロセッサが共通にアクセス可能な主記憶装置を介して接
続されているマルチプロセッサシステムの動作監視方式
において、前記主記憶装置には各プロセッサ対応に第一
の動作状態記憶域と第二の動作状態記憶域とを備え、前
記各プロセッサは予め決めれらた第一の周期で自プロセ
ッサ対応の前記第一の動作状態記憶域に格納されている
値に１を加算する実行状態通知手段と、前記第一の周期
よりも遅い予め決めれらた第二の周期で他プロセッサ対
応の前記第一の動作状態記憶域と第二の動作状態記憶域
とを読み取り前記第一の動作状態記憶域の値と前記第二
の動作状態記憶域の値が等しい場合には前記他プロセッ
サを障害と判定し前記第一の動作状態記憶域の値と前記
第二の動作状態記憶域の値が等しくない場合には前記第
一の動作状態記憶域の値を前記第二の動作状態記憶域に
格納する実行状態監視手段とを備えることを特徴とす
る。
ロセッサが共通にアクセス可能な主記憶装置を介して接
続されているマルチプロセッサシステムの動作監視方式
において、前記主記憶装置には各プロセッサ対応に第一
の動作状態記憶域と第二の動作状態記憶域とを備え、前
記各プロセッサは予め決めれらた第一の周期で自プロセ
ッサ対応の前記第一の動作状態記憶域に格納されている
値に１を加算する実行状態通知手段と、前記第一の周期
よりも遅い予め決めれらた第二の周期で他プロセッサ対
応の前記第一の動作状態記憶域と第二の動作状態記憶域
とを読み取り前記第一の動作状態記憶域の値と前記第二
の動作状態記憶域の値が等しい場合には前記他プロセッ
サを障害と判定し前記第一の動作状態記憶域の値と前記
第二の動作状態記憶域の値が等しくない場合には前記第
一の動作状態記憶域の値を前記第二の動作状態記憶域に
格納する実行状態監視手段とを備えることを特徴とす
る。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を示すブロック図
である。
である。
【０００７】プロセッサＡ１には、実行状態通知部Ａ２
と実行状態監視部Ａ３が含まれ、プロセッサＢ９には、
実行状態通知部Ｂ１１と実行状態監視部Ｂ１０が含まれ
る。主記憶装置４には、記憶域Ａ５，Ａ’６，Ｂ’７，
Ｂ８は、プロセッサ起動時に初期化する。
と実行状態監視部Ａ３が含まれ、プロセッサＢ９には、
実行状態通知部Ｂ１１と実行状態監視部Ｂ１０が含まれ
る。主記憶装置４には、記憶域Ａ５，Ａ’６，Ｂ’７，
Ｂ８は、プロセッサ起動時に初期化する。
【０００８】プロセッサＡ１にて、プログラム実行中、
一定間隔Ｘで実行状態通知部Ａ２が動作し、主記憶装置
４の記憶域Ａ５の内容に１を加え記憶域Ａ５に格納す
る。プロセッサＢ９では、一定間隔Ｘの２倍の間隔で実
行状態監視部Ｂ１０が動作する。実行状態監視部Ｂ１０
は、記憶域Ａ５の内容を記憶域Ａ’６に格納する。その
際、記憶域Ａ５の内容と記憶域Ａ’６の内容を比較し、
値が一致すれば、プロセッサＡ１がプログラム停止状態
にあるとし、プロセッサＡ１の論理的な切り離し、およ
びプロセッサＡ１の復旧処理を行う。
一定間隔Ｘで実行状態通知部Ａ２が動作し、主記憶装置
４の記憶域Ａ５の内容に１を加え記憶域Ａ５に格納す
る。プロセッサＢ９では、一定間隔Ｘの２倍の間隔で実
行状態監視部Ｂ１０が動作する。実行状態監視部Ｂ１０
は、記憶域Ａ５の内容を記憶域Ａ’６に格納する。その
際、記憶域Ａ５の内容と記憶域Ａ’６の内容を比較し、
値が一致すれば、プロセッサＡ１がプログラム停止状態
にあるとし、プロセッサＡ１の論理的な切り離し、およ
びプロセッサＡ１の復旧処理を行う。
【０００９】同様に、プロセッサＢ９にて、プログラム
実行中、一定間隔Ｘで実行状態通知部Ｂ１１が動作し、
主記憶装置４の記憶域Ｂ８の内容に１を加え記憶域Ｂ８
に格納する。プロセッサＡ１では、一定間隔Ｘの２倍の
間隔で実行状態監視部Ａ３が動作する。実行状態監視部
Ａ３は、記憶域Ｂ８の内容を記憶域Ｂ’７に格納する。
その際、記憶域Ｂ８の内容と記憶域Ｂ’７の内容を比較
し、値が一致すれば、プロセッサＢ９がプログラム停止
状態にあるとし、プロセッサＢ９の論理的な切り離し、
およびプロセッサＢ９の復旧処理を行う。
実行中、一定間隔Ｘで実行状態通知部Ｂ１１が動作し、
主記憶装置４の記憶域Ｂ８の内容に１を加え記憶域Ｂ８
に格納する。プロセッサＡ１では、一定間隔Ｘの２倍の
間隔で実行状態監視部Ａ３が動作する。実行状態監視部
Ａ３は、記憶域Ｂ８の内容を記憶域Ｂ’７に格納する。
その際、記憶域Ｂ８の内容と記憶域Ｂ’７の内容を比較
し、値が一致すれば、プロセッサＢ９がプログラム停止
状態にあるとし、プロセッサＢ９の論理的な切り離し、
およびプロセッサＢ９の復旧処理を行う。
【００１０】
【発明の効果】以上説明したように、本発明は、複数の
プロセッサが互の動作状態を監視し、障害発生を検出で
きるようにしたことにより、マルチプロセッサシステム
の信頼性が向上する効果がある。
プロセッサが互の動作状態を監視し、障害発生を検出で
きるようにしたことにより、マルチプロセッサシステム
の信頼性が向上する効果がある。
【００１１】
【図１】本発明の一実施例を示すブロック図である。
１ プロセッサＡ ２ 実行状態通知部Ａ ３ 実行状態監視部Ａ ４ 主記憶装置 ５ 記憶域Ａ ６ 記憶域Ａ’ ７ 記憶域Ｂ’ ８ 記憶域Ｂ ９ プロセッサＢ １０ 実行状態監視部Ｂ １１ 実行状態通知部Ｂ
Claims (1)
- 【請求項１】複数のプロセッサが共通にアクセス可能な
主記憶装置を介して接続されているマルチプロセッサシ
ステムの動作監視方式において、前記主記憶装置には各
プロセッサ対応に第一の動作状態記憶域と第二の動作状
態記憶域とを備え、前記各プロセッサは予め決めれらた
第一の周期で自プロセッサ対応の前記第一の動作状態記
憶域に格納されている値に１を加算する実行状態通知手
段と、前記第一の周期よりも遅い予め決めれらた第二の
周期で他プロセッサ対応の前記第一の動作状態記憶域と
第二の動作状態記憶域とを読み取り前記第一の動作状態
記憶域の値と前記第二の動作状態記憶域の値が等しい場
合には前記他プロセッサを障害と判定し前記第一の動作
状態記憶域の値と前記第二の動作状態記憶域の値が等し
くない場合には前記第一の動作状態記憶域の値を前記第
二の動作状態記憶域に格納する実行状態監視手段とを備
えることを特徴とするマルチプロセッサシステムの動作
監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173949A JPH0619744A (ja) | 1992-07-01 | 1992-07-01 | マルチプロセッサシステムの動作監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173949A JPH0619744A (ja) | 1992-07-01 | 1992-07-01 | マルチプロセッサシステムの動作監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0619744A true JPH0619744A (ja) | 1994-01-28 |
Family
ID=15970056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4173949A Withdrawn JPH0619744A (ja) | 1992-07-01 | 1992-07-01 | マルチプロセッサシステムの動作監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619744A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011248390A (ja) * | 2010-05-21 | 2011-12-08 | Toshiba Corp | 車両制御装置 |
| JP2013041484A (ja) * | 2011-08-18 | 2013-02-28 | Mitsubishi Electric Corp | プログラム監視システム |
| JP2014018064A (ja) * | 2013-08-20 | 2014-01-30 | Toshiba Corp | ブレーキ制御方法 |
-
1992
- 1992-07-01 JP JP4173949A patent/JPH0619744A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011248390A (ja) * | 2010-05-21 | 2011-12-08 | Toshiba Corp | 車両制御装置 |
| JP2013041484A (ja) * | 2011-08-18 | 2013-02-28 | Mitsubishi Electric Corp | プログラム監視システム |
| JP2014018064A (ja) * | 2013-08-20 | 2014-01-30 | Toshiba Corp | ブレーキ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JP2687927B2 (ja) | 外部バスの障害検出方法 | |
| JPH0619744A (ja) | マルチプロセッサシステムの動作監視方式 | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPS6115239A (ja) | プロセツサ診断方式 | |
| JPH06348535A (ja) | 異常発生履歴記憶装置 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH0962534A (ja) | 電子計算機の自己診断方法 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JP2004213178A (ja) | 計算機システム | |
| JPH0916434A (ja) | Ｃｐｕ暴走時の障害情報検出方法 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPS62198944A (ja) | 装置異常検出方式 | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JPH04324569A (ja) | マルチプロセッサシステム | |
| JPS63100563A (ja) | 障害プロセツサ検出方式 | |
| JPH0520106A (ja) | システム機能停止防止方式 | |
| JP2002183107A (ja) | マイクロコンピュータシステムの動作監視方法 | |
| JPH0477935A (ja) | 故障検出回路 | |
| JPS60254333A (ja) | デ−タ処理装置 | |
| JPH04102930A (ja) | 中央処理装置 | |
| JPH03252735A (ja) | プログラムの暴走検出方法 | |
| JPH1165986A (ja) | タイマの障害検出システム及び検出方法並びに検出方法を実行するためのプログラムを記録した記録媒体 | |
| JPH0227449A (ja) | ソフトウェア障害時の情報収集方式 | |
| JPH02189662A (ja) | 主記憶装置のエラー処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |