JP2002183107A - マイクロコンピュータシステムの動作監視方法 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコンピュータシステムにおいて、ソ
フトウェア不具合を検出するには、プログラム内にロギ
ング情報を収集する処理を組込み、不具合発生時に、こ
の情報を参照するなどの方法があるが、この情報収集
で、不具合発生時のイベントを捕らえることは、不確実
であった。 【解決手段】 ＣＰＵが出力するデータパターンを監視
し、そのデータパターンの内容が事前に登録されていな
いデータパターンであれば、その時点でＣＰＵに通知
し、ソフトウェア不具合の検出率を向上させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タシステムの信頼性向上に関するものである。

【０００２】

【従来の技術】従来のマイクロコンピュータシステムで
は、信頼性向上に関する技術として、ソフトウェアの暴
走状態をハードウェアで検出するためのウォッチ・ドッ
グ・タイマー(以下、ＷＤＴ）などがある。

【０００３】

【発明が解決しようとする課題】前述の従来技術には、
下記の（１）（２）に示す問題点があった。 （１）ソフトウェア不具合でマイクロコンピュータが暴
走した場合、ＷＤＴの作動によりシステムがリスタート
するため、ソフトウェア不具合の原因追及の手がかりが
残らない。 （２）ソフトウェア不具合の状況により、ＷＤＴが作動
しないケースもあり、この場合には、異常状態に気が付
いた時点でロギング情報を収集するなどの方法により原
因を追求するが、ロギング情報中に、不具合発生時のイ
ベントを捕らえられないことが多い。

【０００４】

【課題を解決するための手段】本発明は、以上の問題点
を解決するため、上記問題点（１）については、ＣＰＵ
が出力するデータパターンを常時監視し、この内容が登
録範囲外のデータの場合には、ＣＰＵへ通知し、マイク
ロコンピュータが暴走する要因となる手がかりが得られ
るようにした。

【０００５】また、上記問題点（２）については、ＣＰ
Ｕから出力されるデータパターンのチェック対象を、任
意のアドレスとして指定できる記憶部を設け、原因を特
定するための対象イベントを任意に設定できるようにし
た。

【０００６】

【発明の実施の形態】以下、この発明の一実施例を図１
〜図５を参照して説明する。図１において、１はマイク
ロコンピュータシステムにおけるＣＰＵ、２はアドレス
デコード回路で、ＣＰＵ１からのデータをアドレス情報
記憶部３やデータパターン記憶用メモリ６へ設定するた
めの制御部である。アドレス情報記憶部３は、データの
出力対象となるアドレス情報を事前に記憶させるための
ものであり、この内容は、アドレス情報比較部４で、Ｃ
ＰＵ１のアドレスバスから逐次出力されるアドレス情報
と比較される。アドレス情報比較部４は、アドレス情報
記録部３に格納されている内容と、ＣＰＵ１のアドレス
バスに出力される内容の一致を検出すると、以下の制御
（Ａ）〜（Ｃ）を実施する。 （Ａ）アドレス情報比較部４は、アドレスバス／データ
バス選択部５に対しＣＰＵ１のデータバスで出力された
内容を、データパターン記憶用メモリ６へのアドレス情
報として出力する指示を行う。 （Ｂ）アドレス情報比較部４は、データバスＲｅａｄ／
ＷＲｉｔｅ制御部７に対し、ＣＰＵ１からのデータバス
と、データパターン記憶用メモリ６の接続を切り離す指
示を行う。 （Ｃ）アドレス情報比較部４は、データパターン判定部
８に対し、データ判定動作の開始を指示する。

【０００７】このとき、ＣＰＵ１のデータバスからデー
タが出力されると、アドレスバス／データバス選択部５
は、データパターン記憶用メモリ６に対し、データバス
の内容をアドレス情報として出力し、当該メモリに対す
るＲｅａｄ制御（メモリ内のデータ読み出し指示）を実
施する。データパターン記憶用メモリ６は、上記のＲｅ
ａｄ制御により、当該アドレスのデータを出力し、デー
タパターン判定部８は、このデータを入力する。データ
パターン判定部８は、データパターン記憶用メモリ６の
出力した内容が、事前に登録されている値かどうかのチ
ェックを行ない、登録されていない場合には、ＣＰＵ１
に対し、割込み信号等で通知する。

【０００８】図２は、本発明の一実施例における条件設
定の内容を示すフローチャートであり、アドレス情報記
録部３に対するアドレス情報１０と、データパターン記
憶用メモリ６に対するデータパターン情報２０の設定を
示す。また、図３は、データパターン記憶用メモリ６に
対するデータパターンの設定例を示す。さらに、上述し
た本発明の一実施例において、各部の動作概要を図４と
図５に示す。

【０００９】

【発明の効果】本発明によれば、ＣＰＵから出力される
データパターンをハードウェアで監視するため、ソフト
ウェア不良による異常なデータパターンの出力が検出可
能となり、マイクロコンピュータシステムの信頼性を向
上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の全体構成を示すブロック
図。

【図２】本発明の一実施例において、動作監視を実施す
る前に設定する条件設定を示すフローチャート。

【図３】データパターン記憶用メモリの使用例を示す
図。

【図４】本発明の一実施例の動作を示すフローチャー
ト。

【図５】本発明の一実施例の動作を示すフローチャー
ト。

【符号の説明】

１：ＣＰＵ、 ２：アドレスデコード回路、 ３：アド
レス情報記憶部、４：アドレス情報比較部、 ５：アド
レスバス／データバス選択部、６：データパターン記憶
用メモリ、７：データバスRead／Write制御部、８：デ
ータパターン判定部。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵから出力されるデータパターンを
   事前に登録しておくデータパターン記憶部と、ＣＰＵか
   ら実際に出力されるデータと上記記憶部での内容を比較
   する制御部と、データ比較動作の対象となるアドレス情
   報を登録する記憶部を備えるマイクロコンピュータシス
   テムの動作監視方法において、 上記ＣＰＵから出力される上記データパターンを常時監
   視し、指定したアドレスに対して事前に登録されている
   範囲外のデータが出力されたことを検出したとき、上記
   ＣＰＵへ通知することを特徴とするマイクロコンピュー
   タシステムの動作監視方法。