JPH03204734A - マルチプロセッサの再構成方式 - Google Patents

マルチプロセッサの再構成方式

Info

Publication number
JPH03204734A
JPH03204734A JP2001181A JP118190A JPH03204734A JP H03204734 A JPH03204734 A JP H03204734A JP 2001181 A JP2001181 A JP 2001181A JP 118190 A JP118190 A JP 118190A JP H03204734 A JPH03204734 A JP H03204734A
Authority
JP
Japan
Prior art keywords
processor
failure
mode
fault
torus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001181A
Other languages
English (en)
Inventor
Takahiro Amano
天野 孝弘
Isamu Hasebe
長谷部 勇
Kiichi Watabe
渡部 紀一
Masatoshi Maruyama
丸山 昌俊
Shinji Takenaka
真治 竹中
Tetsuo Ishikawa
哲夫 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP2001181A priority Critical patent/JPH03204734A/ja
Publication of JPH03204734A publication Critical patent/JPH03204734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 マルチプロセツンサシステムの一部のプロセッサの障害
発生時にシステムの再構成を行うマルチプロセッサの再
構成方式に関し、 プロセッサの障害発生時にシステム停止を回避して継続
動作を可能とすることを目的とし、複数のプロセッサが
トーラス状に結合されたマルチプロセッサシステムにお
いて、システム停止成する各プロセッサは、隣接するプ
ロセッサの障害発生の認識に応じて、シングルタスクモ
ードからマルチタスクモードに移行し、障害の発生した
プロセッサが行う処理を代行するシステム再構成処理手
段を備えて構成する。
〔産業上の利用分野〕
本発明は、複数のプロセッサがトーラス状に相互に接続
されたマルチプロセッサシステムにおいて、一部のプロ
セッサの障害発生時にシステムの再構成を行うマルチプ
ロセッサの再構成方式に関する。
〔従来の技術〕
トーラス結合されたマルチプロセッサシステムは、共有
メモリを介して複数のプロセッサが相互に接続され、各
プロセッサを同時に動作させて処理能力の向上および高
速化を図るように構成されたシステムである。
第4図は、トーラス結合されたマルチプロセッサシステ
ムの構成例を示す図である。
図において、マルチプロセッサシステムは、隣接するプ
ロセッサ相互に接続された4×4構成のトーラス結合の
16台のノードプロセッサ(NP)411、〜4144
と、各ノードプロセッサと共有バス43によって接続さ
れた1台のホストプロセッサ(HP)45とにより構成
される。
このようなマルチプロセッサシステムでは、各ノードプ
ロセッサ41は、ホストプロセッサ45による監視およ
び制御のもとで、一つの処理を分割し、個々のノードプ
ロセッサが異なる処理を担当する構成になっている。
〔発明が解決しようとする課題〕
ところで、このようなマルチプロセッサシステムは構成
が複雑であり、故障の発生頻度が確率的に高くなってい
る。
一方、マルチプロセッサシステムの各プロセッサは相互
に連携をとりつつ動作しているので、つのプロセッサに
生起した障害はシステム全体へ影響を及ぼすことが多く
、最悪の場合にはシステムの停止に至ることがあった。
本発明は、マルチプロセッサシステムを構成しているプ
ロセッサの一部に障害が発生した場合においても、シス
テム停止を回避して継続動作を可能とするマルチプロセ
ッサの再構成方式を提供することを目的とする。
〔課題を解決するための手段〕
第1図は、本発明の原理ブロック図である。
図において、マルチプロセッサシステムは、複数のプロ
セッサ11.13がトーラス状に結合された構成である
システムを構成する各プロセッサ11.13のシステム
再構成処理手段15は、隣接するプロセッサの障害発生
の認識に応じて、シングルタスクモードからマルチタス
クモードに移行し、障害の発生したプロセッサが行う処
理を代行する構成である。
〔作 用] 本発明は、システムを構成しているプロセッサに障害が
発生した場合には、障害の発生したプロセッサに隣接す
るプロセッサのシステム再構成処理手段15がそれを認
識し、シングルタスクモードからマルチタスクモードに
移行し、障害の発生したプロセッサが行う処理を代行す
ることにより、システム性能は低下するものの、システ
ム停止を回避して継続動作を可能にすることができる。
〔実施例] 以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明による再構成方式の一実施例を説明す
る図である。
なお、本実施例では第4図に示すトーラス結合されたマ
ルチプロセッサシステムの一部分を拡大して示す。
図において、各プロセッサ21.I〜2133はトーラ
ス結合され、それぞれシングルタスクモードで割り当て
られた処理を実行する構成である。
ここで、障害となったプロセッサ21□2が所定の方法
で隣接するプロセッサ21.□、21□1.21□ゴ、
213!に通知されると、各隣接ブロセ・ンサ21、t
、21□1.21□1.213!は現在実行中の処理を
中止し、マルチタスク指令によりシングルタスクモード
からマルチタスクモードへ移行する。
このようなシステム再構成を行った後に、それぞれ中止
した処理への再起動を行い、処理を再開する。
以下、障害の発生したプロセッサの認識から再構成への
手順について、各ケースごとに説明する。
まず、障害の発生したプロセッサが隣接するプロセッサ
に通知する場合の手順について説明する(ケース1)。
■ 各プロセッサでは、動作中にパリティエラーあるい
は自己診断エラーその他によって障害の発生を検出する
■ 障害の発生したプロセッサは、隣接する4つのプロ
セッサに通知する。
■ 通知された隣接プロセッサは、現在実行中のプロセ
スを一時的に停止する。
■ 続いて、シングルタスクモードから障害対応モード
であるマルチタスク処理へ移行し、障害の発生したプロ
セッサが実行していたプロセスを引き継ぐ。なお、第2
図におけるマルチタスク指令は、各プロセッサが障害プ
ロセッサからの通知に応じて、対応するプロセッサ内で
発行される。
■ 以下、対応するプロセッサは、障害対応モードでの
動作を続行する。
次に、障害の発生したプロセッサを隣接するプロセッサ
が検出する場合の手順について説明する(ケース2)。
■ 各プロセッサが相互監視を行い、隣接するプロセッ
サの障害を検出する。なお、障害プロセッサに隣接する
プロセッサは、障害の発生をほぼ同時に検出する。
■ 隣接するプロセッサの障害を認識したプロセッサは
、現在実行中のプロセスを一時的に停止する。
■ 続いて、シングルタスクモードから障害対応モード
であるマルチタスク処理へ移行し、障害の発生したプロ
セッサが実行していたプロセスを引き継ぐ。なお、第2
図に示すマルチタスク指令は、各プロセッサが隣接プロ
セッサの障害の検出に応じて、対応するプロセッサ内で
発行される。
■ 以下、対応するプロセッサは、障害対応モードでの
動作を続行する。
次に、各ノードプロセッサを監視しているホストプロセ
ッサが障害発生を検出する場合の手順について説明する
(ケース3)。
■ ホストプロセッサは、システムを構成している各ノ
ードプロセッサに対して、自己診断モードへの移行、正
常モードへの復帰を指令し、また自己診断結果やパリテ
ィエラーその他のRAS機能の結果を得ることにより、
それらの動作状況を監視している。
■ ホストプロセッサでは、通知される自己診断エラー
あるいはパリティエラーその他の情報により障害発生を
認識する。
■ ホストプロセッサは、各ノードプロセッサに対して
凍結指令を発行し、現在実行中のプロセスを一時的に停
止させる。
■ ホストプロセッサは、各ノードプロセッサへのプロ
セスの再分散を行い、凍結指令を解除する。
■ 個々のノードプロセッサは、ホストプロセッサから
のマルチタスク指令に基づいて、シングルタスクモード
から障害対応モードであるマルチタスク処理へ移行し、
障害の発生したプロセッサが実行していたプロセスを引
き継ぐ。
■ 以下、対応するプロセッサは、障害対応モードでの
動作を続行する。
なお、各ケースにおいて、システム再構成後の処理は、
障害の発生したプロセッサをシステムから分離した形態
になり、新たな処理については、このプロセッサを除い
たプロセッサの負荷を均等に分割して割り当てる。
第3図は、プロセッサ障害に伴うプロセス再分散後の各
プロセッサの運転状態をイメージする図である。
図において、障害の発生したプロセッサ31に隣接する
プロセッサ33.〜334は、プロセス再分散が行われ
、マルチタスクモードで過負荷運転状態となる。
〔発明の効果] 上述したように、本発明によれば、マルチプロセッサシ
ステムを構成しているプロセッサの一部に障害が発生し
ても、システムを停止させることなく処理を続行させる
ことができる。
すなわち、マルチプロセッサシステムとしての性能は低
下するものの、システム停止に至ることが少なくなり信
鎖性を向上させることができる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図。 第2図は本発明による再構成方式の一実施例を説明する
図。 第3図はプロセッサ障害に伴うプロセス再分散後の各プ
ロセッサの運転状態をイメージする図。 第4図はトーラス結合されたマルチプロセッサシステム
の構成例を示す図。 11.13・・・プロセッサ、15・・・システム再構
成処理手段、21.31.33・・・プロセッサ、41
・・・ノードプロセッサ(NP)、43・・・共通バス
、45・・・ホストプロセッサ(HP)。 本発明による再構成方式の一実施例を説明する国策2図 本発明原理ブロック図 第1図 後の各プロセッサの運転状態を示す図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)複数のプロセッサ(11、13)がトーラス状に
    結合されたマルチプロセッサシステムにおいて、 システムを構成する各プロセッサ(11、13)は、隣
    接するプロセッサの障害発生の認識に応じて、シングル
    タスクモードからマルチタスクモードに移行し、障害の
    発生したプロセッサが行う処理を代行するシステム再構
    成処理手段(15)を備えた ことを特徴とするマルチプロセッサの再構成方式。
JP2001181A 1990-01-08 1990-01-08 マルチプロセッサの再構成方式 Pending JPH03204734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001181A JPH03204734A (ja) 1990-01-08 1990-01-08 マルチプロセッサの再構成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001181A JPH03204734A (ja) 1990-01-08 1990-01-08 マルチプロセッサの再構成方式

Publications (1)

Publication Number Publication Date
JPH03204734A true JPH03204734A (ja) 1991-09-06

Family

ID=11494282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001181A Pending JPH03204734A (ja) 1990-01-08 1990-01-08 マルチプロセッサの再構成方式

Country Status (1)

Country Link
JP (1) JPH03204734A (ja)

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
JP2505928B2 (ja) フォ―ルト・トレラント・システムのためのチェックポイント機構
JPH07306794A (ja) 分散システム及び分散システムの高信頼化方法
JP2956849B2 (ja) データ処理システム
JPH03204734A (ja) マルチプロセッサの再構成方式
JPS6113626B2 (ja)
JPH0736721A (ja) 多重化コンピュータシステムの制御方式
JPH0630069B2 (ja) 多重化システム
JPH047645A (ja) フォールト・トレラント・コンピュータ
JPS6112580B2 (ja)
JPH11134211A (ja) 二重化コンピュータシステムおよびその運用方法
JPH1185713A (ja) マルチコンピュータシステム
JPS6213700B2 (ja)
JPS61101844A (ja) 障害処理方式
JPH08235133A (ja) 多重処理システム
Di Giovanni et al. H/W and S/W redundancy techniques for 90's rotorcraft computers
JPH04182801A (ja) デジタル制御装置
JP2000148709A (ja) マルチcpu構成システムおよびシステム再構成方法
JP3019409B2 (ja) マルチプロセッサシステムのマシンチェックテスト方法
JPS60195649A (ja) マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式
JPH03111962A (ja) マルチプロセッサ・システム
JPH0462641A (ja) マルチプロセッサシステム
SU1365086A1 (ru) Устройство дл контрол блоков управлени
JPH0855040A (ja) システム運転方法
JPS6349849A (ja) デ−タ処理装置