JPH04182801A - デジタル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、原子カプラント等の工業プラント等に適用さ
れ、プラントを構成するバルブやポンプ等の機器及び流
量、圧力等のプロセスパラメータの制御等を行うデジタ
ル制御装置に関する。

（従来の技術） 一般に、原子力発電所等の工業プラントでは、プラント
各部のバルブ、ポンプ等の動的機器や、プロセスパラメ
ータを目的とする状態に保つため、各種の制御装置が導
入されている。

これら制御の基本は、プラントのプロセスパラメータを
入力し、現在の値と目的とする値とを比較し、これらの
間の偏差が０となるように、ノ（ルブやポンプ、ヒータ
等の制御対象を制御するというものである。偏差を０に
するために制御対象をどの程度の量制御すればよいかは
、通常現在の偏差から演算によって求められており、演
算方式としては、微分（Ｐ）、積分（■）、比例（Ｄ）
及びこれらを組み合わせた一般にＰＩＤ制御と呼ばれて
いる方式が広く用いられている。

原子力発電プラントにおいても、ＰＩＤ制御は広く用い
られており、例えば沸騰水型電子カプラントにおいては
、代表的なものとして、給水流量制御系、原子炉再循環
流量制御系、原子炉圧力制御系等に用いられている。

沸騰水型原子炉におけるこれらの制御系は、従来アナロ
グ素子を用いた各々の制御系に固有な制御装置によって
実現されてきたが、デジタル計算機技術の進展により、
近年では必要な制御演算をマイクロプロセッサを用いて
行い、データ伝送に光通信を用いたデジタル制御装置が
開発されてきている。このようなデジタル制御装置は、
単に前述したＰＩＤ制御のみでなく　、ＡＮＤ１０Ｒ演
算を基本として制御を行うシーケンス制御にも使用され
ている。

第８図は原子力発電所におけるデジタル制御装置の使用
の一例を示した図であり、沸騰水型電子カプラントの制
御系の構成を示したものである。

図において、プラント８１を構成するバルブやポンプの
状態及びプロセスパラメータの値は計測器８２によって
検出され、第１の光多重伝送装置８３によって制御装置
８４に伝送される。制御装置８４は予め定められた制御
演算を行い、制御対象の操作量に応じた操作信号を作成
して、第１の光多重伝送装置８３を経由してバルブ、ポ
ンプ等の操作対象に送出してこれらを制御する。制御装
置８４はさらに第２の光多重伝送装置８５を介してプロ
セス計算機８６、監視コンソール８７に接続されており
、これらを介して制御装置８４の状態や入力した機器の
状態やプロセスパラメータ値等が運転員に表示される。

第８図に示した各デジタル制御装置は、通常−つの制御
系に対して一つの専用装置が配されており、個々のデジ
タル制御装置は一般的には第９図に示すような構成とな
っている。すなわち、デジタル制御装置Ｃマ、基本的に
ＣＰＵ９１、プログラムメモリ９２、データメモリ９３
、光多重伝送インタフェース９４及びこれらを接続する
バス９５により構成されている。

以上のようなデジタル制御装置を用いたプラントの制御
系のメリットとしては、以下に掲げるものがある。

■制御系自体をアナログからデジタルにしたことにより
、ドリフト等の経年変化の影響を小さくすることができ
１、信頼性が向上するだけでなく、保守に係わる労力を
削減できる。

■データ伝送に光多重伝送を採用することができ、外来
ノイズの影響を除外することができる他、ケーブル量の
削減等により経済性が向上する。

ところで、デジタル制御装置を原子力発電所等・　に適
用する場合は、高い信頼性を確保しておく必要がある。

このための方法としては、多重化の考え方が適用され、
デジタル制御装置を構成する各機器、例えばＣＰＵ９１
、光多重伝送インタフェース９４、第１の光多重伝送装
置８３等を多重化する手法が取られている。

（発明が解決しようとする課題） 上述した従来のデジタル制御装置を構成する各機器を多
重化する手法では、次のような問題点があった。

■如何にデジタル制御装置の各構成要素を多重化しよう
とも、他に多重化されない部分があると装置の信頼度は
この部分により決ってしまう。■多重化の範囲や深さを
拡大することによって、信頼度を向上させることができ
るが、そのための部品点数が増え、装置も大型化する。

このため、製造コストの増大や設置スペースの増大によ
り経済性が悪化すると共に、保守の労力も増大する。■
仮にデジタル制御装置を構成する各機器を多重化しても
、一つの制御機能に一つの制御装置が専用として割り付
けられているため、何等かの原因により当該デジタル制
御装置が異常となった場合には、他に手段がないため当
該制御装置が健全な場合にのみ維持される制御機能が喪
失することとなる。

本発明は、このような従来の欠点を除去するためになさ
れたもので、個々の制御装置が異常となった場合に、他
の制御装置により異常となった制御装置の機能を代替さ
せることにより、異常な制御装置が分担している制御機
能のプラントの制御系全体からの喪失を防ぐことが可能
なプラント制御装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記従来の目的を達成する本発明のデジタル制御装置は
、ＣＰＵ、プログラムメモリ、データメモリを備える制
御装置を相互に接続してなるデジタル制御装置において
、前記各制御装置が、必要なデータを退避するために転
送するデータ転送回路と、前記データ転送回路が転送す
るデータを記憶する第１の記憶装置と、前記第１の記憶
装置に接続しその記憶内容を他の制御装置へ伝送送出す
る伝送回路と、他の制御装置から送出される同様の情報
を受取り記憶する第２の記憶装置と、他の制御装置が異
常となった場合に当該他の制御装置から伝送されたデー
タを参照することにより、異常となった制御装置で稼働
していた制御プログラムを代替して連続実行するプログ
ラム代替実行手段とを具備することを特徴とする。

（作　用） 本発明では、当該制御装置で稼働している制御プログラ
ムの現在の状態（データメモリの内容、ＣＰＵの各レジ
スタ、ポインタの内容、スタックの内容等）がデータ転
送回路、第１の記憶装置、伝送回路を介して他の制御装
置に常時伝送される。

当該制御装置から他の制御装置に伝送される情報には、
当該制御装置の正常・異常を示す情報も含まれている。

他の制御装置のプログラムメモリは、自らに割当てられ
ている制御機能を実行するプログラムの他、本来他の制
御装置（異常となった制御装＠）により実行されるプロ
グラムも有している。他の制御装置は、当該制御装置か
ら伝送される情報のうち、当該制御装置の異常を示す情
報を参照することにより、当該制御装置の異常を検出す
る。当該制御装置が異常となった時点で、当該制御袋ど
の異常時点でのレジスタ、スタック、データメモリの内
容が他の制御装置の第２の記憶装置に転送される。この
ため、他の制御装置は当該制御装置のプログラムがどこ
で異常となったが、その時のレジスタ、スタック、デー
タメモリの内容を知ることができ、これらの情報を用い
て自らのプログラムメモリに格納した当該制御装置で走
行するプログラムを異常となった部分から走行させる。

これにより、たとえ当該制御装置が異常となり、当該制
御装置上で制御プログラムが走行できなくなった場合に
おいても、他の制御装置でその機能を継続して実行する
ことができ、制御系全体から異常となった制御装置での
制御機能が喪失することはない。従って、全体として信
頼性の高い制御系を実現することが可能となる。

（実施例） 以下、本発明の実施例について図面を参照１２て詳細に
説明する。

第１図は本発明の一実施例によるプラント制御装置の構
成を示すブロック図である。

バス１には、制御演算を行うＣＰＵ２、計測器からの信
号の入力及び制御対象への制御信号の送出を行う第１の
光伝送回路３、プロセス計算機及び運転監視コンソール
との信号入出力を行う第２の光伝送回路４が接続されて
おり、さらに上記ＣＰＵ２には制御演算のために使用す
るデータを記憶してお（データメモリ５、演算プログラ
ムを格納しておくプログラムメモリ６が接続されている
。

また、これらと別に装置の異常を検出するための異常検
出回路７が設けられている。この場合、異常検出回路７
は、ＣＰＵ２や第１の光伝送回路３、第２の光伝送回路
４に必要に応じて接続され、異常が発生したことをこれ
らの装置に通知する。

ここまでの構成は、従来の制御装置と共通する基本的な
構成であり、本実施例では、これに加えて、ＣＰＵ２、
データメモリ５及び異常検出回路７にデータ転送回路８
を介して前述した異常時の退避データを記憶する退避デ
ータ記憶装置９を接続【７、退避データ記憶装置９には
退避したデータを他の制御装置へ送出する第３の光伝送
回路１０を接続している。第３の光伝送回路１０は、他
の制御装置からの同様のデータの受信も行い、このデー
タを受信するためのデータ受信袋！１１を第３の光伝送
回路］０に接続している。さらに、データ受信装置１１
は上記ＣＰＵ２に接続され、ＣＰＵ２よりデータ受信装
置１１のデータ内容が参照できるようにしておく。第３
の光伝送回路１゜は光ケーブル１２を介して同様の構成
をもつ他の制御装置の第３の光伝送回路１０に接続され
ている。

第２図は上記プログラムメモリ６に格納されている制御
装置のプログラムの構成を示している。

プログラムメモリ６に格納するプログラムは、プログラ
ム全体の管理を行うオペレーティングシステム２１、制
御機能を実行するプログラム群２２及び異常の検出や処
理を行う異常処理プログラム２３から構成される。プロ
グラム群２２は、本来口らの制御装置で稼働すべき制御
機能を実行するプログラム１１通常は他の制御装置で動
作するプログラム２　（複数の制御装置用の複数のプロ
グラムを持たせることも可能である。ここでは、他の制
御装置の数を１と想定し、その制御装置を動作するのが
プログラム２とする。）からなる。

第２図に示したプログラムは、通常オペレーティングシ
ステム２１によってその実行が管理され、第３図に示す
ように、プログラムｌとプログラム２とが交互に走行す
るように制御する。プログラム■とプログラム２の走行
時間をどのように配分するかは、第４図に示したプログ
ラム制御表によって決定する。プログラム制御表には、
プログラムの番号、優先度、プログラムの実行開始アド
レスを記述しである。オペレーティングシステム２１は
、プログラム制御表により、各プログラムの優先度を知
り、それに応じて各プログラムの走行時間を配分し、各
プログラムの先頭より動作を開始させる。

異常処理プログラム２３は、異常が発生した場合に動作
するものである。異常の検出は、ウォッチドッグタイマ
等のハードウェア回路や演算プログラムの中に組込まれ
た異常診断ルーチンによって検出されるようにしておき
、異常処理プログラム２３は、ハードウェア回路からの
割込み及び演算プログラム中の異常検出ルーチンからの
呼出しによって起動する。また、異常処理プログラム２
３は、異常により制御装置が制御対象に悪影響を与えな
いよう制御信号を異常前の状態で凍結させたり、制御対
象を安全側に動作させる信号を送出した後、制御装置を
停止させる。

以上のように構成された制御装置において、異常が発生
した場合には次のように動作する。

まず、前述のデータ転送回路８は、異常が発生した場合
、ＣＰＵ２の各レジスタ、インストラクションポインタ
、データメモリのうち現在動作しているプログラムが使
用しているデータ領域及びスタックの内容等を退避デー
タとして退避データ記憶装置９に転送する。第５図はこ
の動作を行わせるためのデータ転送回路８のブロック図
を示す。

第５図において、異常信号受信回路５１は、異常検出回
路７及びＣＰＵ２に接続されている。異常検出回路７ま
たは演算プログラム中の異常診断ルーチンにより異常が
検出された場合には、本回路に異常信号が送信される。

異常信号は、異常が異常検出回路７で検出された場合に
は異常検出回路７からの割込み信号であり、異常が演算
プログラム中の異常診断ルーチンで検出された場合には
、異常診断ルーチンにより発せられる異常信号である。

異常信号受信回路５１は、異常信号を受信すると、これ
を異常信号受信回路５１に接続されたデータ転送部５２
に伝えると共に、異常信号が異常検出回路７からの割込
み信号の場合には、これをある一定の時間遅延させた後
、ＣＰＵ２に伝える。

データ転送部５２は、異常検出回路７からの信号を受信
すると、バスインタフェース５３を介して接続されてい
るＣＰＵ２、データメモリから前述の退避データを読み
込み、バスインタフェース５３を介してデータ転送回路
８に書込む。この際、データ転送部５２は、受信した異
常信号が、異常検出回路７からのものかまたはＣＰＵ２
からのものかを識別する情報を退避データの先頭に付加
する。また、データ転送部５２には、データメモリ指定
スイッチ５４を接続しておき、データ転送部５２にデー
タメモリのうちどの領域を転送するかを指定できるよう
にしておく。さらに、データ転送部５２には、クリア信
号受信回路５５を接続しておき、クリア信号の受信によ
って前記退避データ記憶装置９の内容をクリアできるよ
うにしてお（。

退避データ記憶装置９の内容は、これに接続しである第
３の光伝送回路１０、光ケーブル１２及び他の制御装置
の第３の光伝送回路を介して他の制御装置の受信データ
記憶装置へ伝送する。この動作の主体は、第３の光伝送
回路１０であり、本回路は退避データ記憶装置９の内容
を読出し、光ケーブル１２へ送出するという動作を常時
行うようにしておく。第３の光伝送回路１０の動作によ
り、前述の退避データは、他の制御装置のデータ受信装
置１１に転送され記憶される。

本発明の制御装置のオペレーティングシステム２１は、
データ受信装置１１の先頭情報を常時監視するようにし
ておく。

データ受信装置１１に、異常の発生した制御装置から退
避データが送られた時点て、これを受信した制御装置は
以下の動作をする。

受信データの先頭の情報を監視することにより、他の制
御装置で異常が発生したことを検知したオペレーティン
グシステム２１は、まず自らの制御装置での演算プログ
ラムの動作を規定する前述したプログラム制御表のうち
、第６図に示すように、これまで他の制御装置で動作し
自らの制御装置では動作しないようにしていたプログラ
ム（プログラム１）優先度を、第６図に示すように−１
からそれまで自らの制御装置で動作していたプログラム
（プログラム２）に次ぐ優先度（第６図では２）に変更
する。次に、データ受信装置１１に記憶しである異常と
なった制御装置の退避データを自らのデータメモリにコ
ピーし、データ受信装置１１の記憶内容をクリアする。

この後、オペレーティングシステム２１はそれまで実行
していたプログラムを優先度に応じた時間で実行する。

オペレーティングシステム２１は、プログラム制御表に
定義した通りにプログラムを実行するために、周期的に
プログラム制御表を参照すると共に、各プログラムの実
行に消費した時間を監視するようにしておく。オペレー
ティングシステム２１は、他の制御装置で異常か発生し
、プログラム制御表か変更される前は、プログラム１の
みが動作するように規定されていたため、第７図（ａ）
に示すようにプログラム１のみを動作させるが、プログ
ラム制御表が変更された後は、ある時間の間プログラム
１を実行した後、オペレーティングシステム２１に制御
が移った時点で、プログラム２を実行させる必要がある
ことを知る。プログラム２を実行するにあたって、どこ
からプログラムを走行させるが、あるいはどのようなデ
ータを使用すれば良いかは、退避データとしてすてに自
らのデータメモリに格納されており、これを参照して、
オペレーティングシステム２１は異常となった制御装置
でプログラム２が停止した時点からプログラム２の実行
を再会し、後はプログラム制御表に対応して第７図（ｂ
）に示すようにプログラムｌとプログラム２とを交互に
走行させる。これにより、異常の発生した制御装置で実
行していた制御機能を、遅滞なく他の制御装置で実行さ
せることができる。

なお、本発明では、データ転送回路８、退避データ記憶
装Ｗ９、第３の光伝送回路１０は／Ｘ−ドウエアのデジ
タル回路で構成すると共に、制御装置の電源からバッテ
リを介して、電源を供給するようにしておき、たとえ制
御装置の電源が故障しても、他の制御装置への退避デー
タ機能は喪失しないようにしておく。この場合にも、他
の制御装置で異常となった制御装置の機能を代替して実
行できるようにしておく。

上記の実施例では、２つの制御装置が有ることを想定し
て説明を進めたが、制御装置がさらい多数ある場合には
、これらの制御装置を全て接続することにより、２つの
場合と同様の方法にて１対Ｎのバックアップを実現する
ことができ、信頼度がさらに向上する。この場合には、
制御装置単体を多重化しなくとも、全体として多重化し
た場合と同等またはそれ以上の信頼度をより低いコスト
で実現することができる。

また、実施例では、異常が発生した時点から、他の制御
装置で引続いて異常の制御装置に本来割当てられている
プログラムを実行させる例を説明したが、異常となった
制御装置から他の制御装置へ異常信号のみを伝送するよ
うにし、他の制御装置で異常となった制御装置に割当て
られているプログラムを最初から実行するようにするこ
とも容易に実現できる。

［発明の効果］ 以上説明したように本発明のデジタル制御装置によれば
、ある制御機能を割当てられた制御装置が故障した場合
には、他の制御装置が、本来口らに割当てられている制
御機能と並行して故障した制御装置の制御機能を代替し
て実行することができ、制御系全体の信頼度が向上する
。従って、制御装置自体の多重化を考慮する場合には、
他の制御装置もバックアップ装置として考えることがで
き、制御装置単体の多重化の度合いは少なくて済み、コ
ストを削減できる。また、高い信頼性が要求される原子
カプラントの制御装置において適用すれば、大きな効果
が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデジタル制御装置の構
成を示すブロック図、第２図は第１図に示すデジタル制
御装置のプログラムの構成を示す図、第３図はプログラ
ムの走行形態を示す図、第４図はプログラムの制御を規
定するプログラム制御表を示す図、第５図はデータ転送
回路の構成を示すブロック図、第６図はプログラム制御
表の変更方式を示す図、第７図（ａ）、（ｂ）はバック
アップの際のプログラムの走行形態の変更を示す図、第
８図は従来の制御装置の使用例を示す図、第９図は従来
のデジタル制御装置の構成を示すブロック図である。 １・・・バス、２・・・ＣＰＵ、３・・・第１の光伝送
回路、４・・・第２の光伝送回路、５・・・データメモ
リ、６・・・プログラムメモリ、７・・・異常検出回路
、８・・・データ転送回路、９・・・退避データ記憶装
置、１０・・・第３の光伝送回路、１１・・・データ受
信装置、１２・・・光ケーブル、２１・・・オペレーテ
ィングシステム２２・・・プログラム群、２３・・・異
常処理プログラム５１・・・異常信号受信回路、５２・
・・データ転送部、５３・・・バスインタフェース、５
４・・・データメモリ指定スイッチ、５５・・・クリア
信号受信回路。 出願人　　　　　　株式会社　東芝 代理人　　弁理士　須　山　佐　− 第１図 第２図 第３図 第４図 第５図 （？Ｊ） （ｂ） 第８図

Claims (1)

【特許請求の範囲】
1. ＣＰＵ、プログラムメモリ、データメモリを備える制御
   装置を相互に接続してなるデジタル制御装置において、
   前記各制御装置が、必要なデータを退避するために転送
   するデータ転送回路と、前記データ転送回路が転送する
   データを記憶する第１の記憶装置と、前記第１の記憶装
   置に接続しその記憶内容を他の制御装置へ伝送送出する
   伝送回路と、他の制御装置から送出される同様の情報を
   受取り記憶する第２の記憶装置と、他の制御装置が異常
   となった場合に当該他の制御装置から伝送されたデータ
   を参照することにより、異常となった制御装置で稼働し
   ていた制御プログラムを代替して連続実行するプログラ
   ム代替実行手段とを具備することを特徴とするデジタル
   制御装置。