JPS62187901A - ２重化コントロ−ラの制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２重化コントローラの制御権の切換をプロセス
に悪影響を与えることなく速やかに行うのに好適な２重
化コントローラの制御方法に関する。

〔従来の技術〕

プロセス入出力装置のみを共用する２重化コントローラ
における制御権の切換時のワインドアップ運転を防止す
る方法として、従来、特開昭５７−８６９７２号公報や
特開昭５９−３６８０１号公報に記載されているような
方法が知られている。前者は、制御権を有するコントロ
ーラ（以下制御側と略す）のみが制御演算を行い、制御
側がプラントデータベースに書き込み動作を行ったアド
レスを２重化制御部がとらえ、アドレスに格納されたデ
ータを制御−から読み出し制御権を持たないコントロー
ラ（以下待機側と略す）の対応するアドレスに対し書き
込むよう圧している。この方法では。

制御側から待機側へのプラントデータベースの転写は確
実に可能であり、制御権切換時のワインドアップ運転が
防止できるものの、２重化制御部の動作には高速性が要
求されるため、実用化するには専用のハードウェアが必
要であシ高師なものとなる。また後者は、制御側のコン
トローラのみが制御演算を行い、同コントローラが２重
系の切換部内のメモリに自らの全プラントデータベース
の内容を周期的に書き込み、制御権が切換ったタイミン
グにて２ｆｆｉ系の切換部がメモリより、新たに制御権
を得たコントローラへプラントデータベースの内容を転
写している。この方法においては２重系切換部への書込
動作およびコピー動作の高速性および切換部内の充分な
メモリ容量が必要であり実用化するには専用のハードウ
ェアが必要となる。また、制御権が切換ったタイミング
で待機側へプラントデータベースのコピーを行うため待
機側が制御権を得てから制御波ＩＩを引き継ぐまでに時
間を要する。

一方、シーケンス制御【関しては例えば特開昭５９−１
１４０３号公報に記載されているような方法が知られて
いる。この方法は、特開昭５９−３６８０１号公報に記
載された方法と同じ切換方式を採用し、シーケンス制御
に関する実行個所を示すポインタ値を２重制御演算部内
のメモリに書込むことによって、制御権切換におけるシ
ーケンス制御の連続性を保つようにしている。しかし、
ポインタ値の更新処理は、シーケンスの実行単位毎（プ
ログラムカウンタ等）に更新する必要があシ、制御側の
処理負荷が問題となる。

〔発明が解決しようとする問題点〕

以上説明した従来技術では待機側のコントローラが制御
演算を行っていないため、制御権の切換時に生じるワイ
ンドアップ運転を防止するために、制御側のメモリ内容
を待機側に高速に転写する必要が生じ、専用のハードウ
ェアの存在なしには実用化が困難である。

この問題点を解決するには、プロセス入出力装置（以下
ＰＩ１０と略す）からの入力のみを制御側、待機側のコ
ントローラが入力可能な構成とし。

制御権の有無にかかわらずシーケンス制御演算を行い、
待機側のＰＩｌｏへの出力のみを抑止する方法が考えら
れる。しかしながら制御演算を同時に実行した場合側コ
ントローラのクロックのずれ等和よって、同期がとれな
くなる可能性があシ。

制御権切換時忙生じるワインドアップ運転を防止できな
い。

本発明の目的は特別なハードウェアを設けることなく２
重系の切換の際に生ずるワインドアップ運転を防止する
ことが可能な２重化コントローラの制御方法を提供する
ことにある。

〔問題点を解決するだめの手段〕

２台のコントローラに一連のシーケンス制御演算が終了
する毎にカウントしてゆく工／ドレス・カウンタ（以下
同期用カウンタと略す）を設け。

このカウンタのカランＩ・値を制御側から待機側へ送信
し、待機側のコントローラは自己のカウント値と制御側
から送られてきたカウント値を比較する。カウント値の
比較によって両コントローラ間の制御演算に生じる同期
ずれを検出１−２待椿側ｒて同期ずれが検出された場合
に、制御側に対して同期ずれが生じた旨を通知する。待
機側からの同期ずれの報告を受けた制御側のコントロー
ラは待機側が同期をとるために必要なシーケンス制御演
算関連のワークデータを待機側コントローラに与える。

待機側コントローラはワークデータにもとづいて同期処
理を行った後にシーケンス制御演算を再開するようにす
る。

〔作用〕

プロセス制御向コントローラの制御演算は、従来の工業
計器にて行われていたＰＩＤ演算等のフィードバックル
ーズに対応する制御演算を行うＩ）ｌ）Ｃ（ｉ）ｉｒｅ
ｃｔ　ｌ）ｉｇｉｔａｌ　Ｃｏｎｔｒｏｌ）演算と、パ
ルプ、モータ、リレー、スイッチ等のオン・オフ指令お
よび誤操作・誤動作に対するインターロックをとるため
のシーケンス制御演算に分かれる。

制御側、待機側の切換がプロセスに対するワインドアッ
プ運転とならぬようにするために、ＤＤＣ。

シーケンス両制御演算に関連するプラントデータベース
の内容を等しくする必要がある。本発明では制御側、待
機側とも同じ設定値・パラメータのもとに、同じＰＩｌ
ｏからの入力によって制御演算を行うため１両コントロ
ーラのクロック等のずれがなければプラントデータベー
スは等しくなる。

したがって１両コントローラのプラントデータベースを
等しくするために制御側から待機側へ中間ワーク等を伝
送する必要がなくなり、結果的に制御側から待機側へ伝
送するデータ量が城らる。このため、特別−なハードウ
ェアを設ける必要がなくなる。クロック等のずれによっ
て生じる同期ずれによって１両コントローラのプラント
データベースの不一致が生じた場合に同期カウンタのカ
ウント値によって同期ずれを検出することによって。

とくに同期ずれがプロセスに与える影響が大きいシーケ
ンス制御演算の同期ずれの検出が可能となる。を友、同
期ずれの復旧方法は、コントローラで行われているシー
ケンス制御演算に関するプラントデータベースについて
のみ行うことＫより。

シーケンス制御の同期化を維持できると同時に制御側か
ら待機側への伝送量を最少限におさえている。シーケン
ス制御関連のプラントデータベースはビット情報が多く
、伝送量は少なくなる。また。

ＤＤＣ演算では、フィー・ドパツクルーズを構成してい
るため、一時的なプラントデータベースの不一致があっ
た場合でも、これを小さくする作用が制御演算自体にあ
るため、同期ずれの復旧を行う必要がない。

〔実施例〕

以下１本発明の一実施例を図面を用いて説明する。

第１図において、２重化コントローラ１０ａｂよび１０
ｂは、ＰＩ１０バス１４を経由してＰＩ１０１５を共用
しており、データウェー１６．制御権の切換を行うため
の制御信号を授受する切換ロジック用バス１３（でて結
合されている。ここでデータウェー１６は、２重化され
た両コントローラのみならず、マン・マシン・システム
にも接続されており、ｍ々のデータ送受信に使用される
。

すなわち１本発明では、制御側、待機側の制御演算の同
期化のための伝送情報が少なくてすむため。

多くのプロセス制御用コントローラが有するマン・マシ
ンおよび他コントローラとの通信用に設けられたデータ
ウェーを用いて制御側、待機側のデータ授受が可能とな
っている。また、データウェー１６は本実施例では２重
化しており、２重化された両コントローラ間のデータ授
受をよシ確実なものとしている。

以下の構成はコントローラ１０ａ、１０ｂとも同一であ
るため、コントローラ１０ａについて説明する。１０ａ
は中央演算装置（ＣＰＵ）であり。

アドレス／データバス１１ｅｔ−通じて、メモリ１１ｂ
、伝送コントローラ１１ｄ２診断回路１１ｆ。

ＰＩ１０インターフェース（ＰＩｌｏ　ＩＰ　）　　１
１　ｇに接続されており、これらにアクセス可能となっ
ている。メモリｌｌｂは、ＤＤＣ，シーケンス制御を行
うための制御演算処理・２重化コントローラの制御処理
・データウェー１６とのデータ送受信処理等を行うプロ
グラムおよびプラントデータベース、同期用カウンタ、
伝送用のバッファエリアを有する。本実施例では、特別
なハードウェア。

カウンタを用いることなしに、メモリｌｌｂの特定の番
地をカウンタとして使用している。

伝送コントローラｌｉｄは伝送インターフェース（伝送
Ｉ／Ｆ）ｌｌｃを通じてデータウェー１６に、またアド
レス／データバスｌｉｅを通じて、ＣＰｏｌｏａ、メモ
リｌｌｂに接続されており、メモリ１０ｂとデータウェ
ー１６間のデータ送受信処理を行う。ＰＩ１０インター
フェース１１ｇは切換回路１１ｈ、ＰＩ１０バス１４を
通じてプロセス入出力装置（ＰＩｌｏ）１５に接続され
ている。診断回路１１ｆはアドレス／データバス１１　
ｅ、切換回路１１ｈ、切換ロジック用バス１３に接続さ
れており、アドレス／データバスｌＩＣに接続されてい
る構成要素の異常診断およびその結果の切換ロジック用
バス１３を通じた診断回路１２ｆへの通知、自己の診断
結果と、切換ロジック用バス１３から検知した診断回路
１２ｆｏ診ｖＲｍ果より、コントローラ１０ａが制御権
を得るべきか否かの判定を行い、制御権を有する場合に
限り切換回路１１ｈによってＰＩｌｏ　Ｉ／ｌ；’ｔｉ
ｇとＰＩ１０バス１４を接続し、コントローラ１０ａの
ＰＩ１０１５へのアクセスを可能とする。

次に、動作を説明する。以下の説明ではコントローラ１
０ａを制御側、コントローラ１０ｂを待機側とする。

まず通常処理について説明する。コントローラ１０ａは
、ＰＩ１０１５よりＰＩ１０バス１４゜切換回路１１　
ｈ、ＰＩ１０Ｉ／Ｆ’１１　ｇを通じてプロセスデータ
を入力し、ＣＰｏｌｌａが、メモリ１１ｂのＤＤＣおよ
びシーケンスの制御演算処理プログラムを逐次参照、実
行し、制御演算結果をプラントデータベースに反映し、
さらにＰＩ１０１／Ｆ１ｘｇ、切換回路１１ｈ、ＰＩ１
０バス１４を通じＰＩ１０Ｋ出力する。ここでシーケン
ス制御演算終了時に、同期用カウンタのカウント値を更
新する。また、メモＩ７１　ｌ　ｂの送信処理プログラ
ムもＣＰＵ１１ａにて実行され、ＰＩ１０１５から入力
したプロセスデータおよび上記同期用カウンタのカウン
ト値をコントローラ１０ｂに対して送信することを伝送
コントローラｌｉｄに対して要求する。送信処理プログ
ラムの７０−を第３図に示す。第３図の８３１．８３２
，８３３のパスがここでの処理にあたる。伝送コントロ
ーラｌｉｄは、要求受付後、伝送Ｉ／Ｆ　１１　Ｃ，デ
ータウェー１６を通して、メモリｌｌｂの所定のエリア
に格納されたＰＩ１０１５からの入力データおよび同期
用カウンタのカウント値をコントａ−ラ１０ｂに対して
送信する。以上の動作は。

ＣＰＵ１１ａのタイマー管理機能により２周期的に行わ
れる。一方、待機側のコントローラ１０ｂにおいても同
様に、ＣＰＵ１２ａが、メモリ１２ｂ内のＤＤＣおよび
シーケンスの制御演算処理を逐次実行するが、切換回路
１２ｈＫよりＰＩ１０バス１４と切離されているため、
自らがＰＩｌｏｌｓにアクセスして泡込んだ入力データ
ではなく、コントローラ１０ａより送信された上記のＰ
Ｉｌｏからの入力データを用いて制御演算を行い、演算
結果はメモ＋７１２　ｂのプラントデータベースに反映
するのみでＰＩ１０１５への出力処理は行わない。ま九
、コントローラ１０ａよシブ−タウニー１６経由で受信
したデータの受信は、伝送Ｉ／Ｆ１２ｃを通して伝送コ
ントローラ１２ｄが行う。

伝送コントローラ１２ｄは１本受信データをメモリ１２
ｂの所定エリアに転送し−ＣＰＵ１２ＪＩＫアドレス／
データバス１２ｅを経由して、データ受信のあったこと
を通知する。ＣＰＵ１２ａは。

本データ受信にて、第４図に示した受信処理プログラム
を起動する。受信処理プログラムはメモリ１２ｂに格納
されている。本処理では自コントローラには制御権がな
いためステップ８４１の判定処理にてステップ８４１へ
分岐し、、ＰＩ１０入力データと同期用カウンタ値の受
信のためステップ８４１ではステップ８４２に分岐する
。ステップ８４２にて、自コントローラ内のシーケンス
制御演算終了時の同期用カウンタ値と比較を行い同期ず
れが起こっているか否かの検定をする。偏差が許容範囲
内であれば何もせず、許容範囲を超えていれば同期ずれ
が起こっていると判断し、ステップ８４３にて、コンド
ロー　ラ１０ａへ同期化要求を伝送コントロニラ１２ｄ
、伝送Ｉ／Ｆ’１２ｃ、データウェー１６を通じて送信
する。

次に、同期ずれが起こつ次場合の動作を説明する。

ステップ８４３にて送られた同期化要求をデータウェー
１６経由で受信したコントローラ１０ａは、同期化要求
を受信した場合に限す、メモリ１０ａのプラントデータ
ベースよシ、シーケンス制御演算関連のワークデータを
すべてをコントローラ１０ｂに対して送信する。第３図
の７０−において、ステップ８３２の判定にて２待機側
よシの同期化要求有によってシーケンス制御演算関連の
ワークデータを全点待機側のコントローラに送信するス
テップ８３４に分岐するパスに相当する。

ステップ８３４にて送信されたワークデータを受信した
待機側コントローラ１０ｂは、無条件に受信データをメ
モリ１２ｂ内のプラントデータベースに反映させる。本
処理によって、再び、待機側の制御演算が制御側と同期
をとって再開することが可能となる。第４図のステップ
８４１からステップ８４５へ分岐する・処理がこれにあ
たる。

次に本処理におけるシーケンス制御演算処理プログラム
の動作フローを示したものが第２図ＤＤＣ制御演算処理
プログラムの動作フローを示したものが第５図である。

第２図のシーケンス制御演算処理では、ステップ“８２
１およびステップ８２５にて、自コントローラに制御権
があるか否かを判断し、自コントローラに制御権がある
場合に限り、Ｐ［１０１５からの入力処理のステップ８
２２を行い、ＰＩ１０１５への出力処理のステップ８２
６を行う。自コントローラに制御権のない場合は、ＰＩ
１０１５からの入力処理の代わりにステップ８２３によ
って、相手側のコントローラから受信したデータを使用
してステップ８２４のシーケンス制御演算処理を行って
いる。また、前述の同期用カウンタの更新処理はステッ
プ８２７によってシーケンス制御演算処理終了後に行う
。

第５図のＤＤＣ制御演算処理も同様にステップ８５１お
よびステップ８５５にて、自コントローラに制御権があ
るか否かを判断し、制御権ありにてＰＩ１０１５への入
力処理のステップ８５２と出力処理のステップ８５６を
実行する。制御権のない場合にはステップ８５３にて相
手コントローラより受信したアナログデータによって、
制御演算のステップ８５３を実行する。

なお１本発明ではシーケンス制御演算処理プログラムと
送信処理プログラムの起動が非同期であるため、前者の
処理のステップ８２８で送信用バッファへ送信の可否に
かかわらずカウンター値。

シーケンス制御演算のワークデータを転送し、後者の処
理のステップ８３４が行われた際にのみ送信用バッファ
より待機側コントローラに対し、て送信する方法を採っ
ている。

〔発明の効果〕

本発明によれば、制御側から待機側に制御権が切換えた
際のワインドアップ運転を防止するために必要な伝送デ
ータ量を最小限におさえるこ七ができるために、特殊な
ハードウェアを不要にできる。また１両コントローラと
も制御権の有無にかかわらず制御演算を行っているため
、制御権切換えによる制御演算処理の中断を無くす効果
もある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図はシー
ケンス制御演算の動作フロー図、第３図はプラントデー
タベース等値化送信処理の動作フロー図、第４図はプラ
ントデータベース等値化受信７０゛−図、第５図はＤＤ
Ｃ制御演算処理の動作フロー図である。 ］　１　ａ、　　１２　ａ−・・ＣＰＵ、１　ｌ　ｂ、
１２ｂ−メモ’Ｊ、１１ｃ、１２ｃ・・・伝送インター
フェース。 １１ｄ、１２ｄ−・・伝送−ｙｙトローラ、ｉｉｅ。 １２ｅ・・・アドレス／データバス、１１ｆ、１２ｆ・
・・診断回路、１１ｇ、１２ｇ・・・プロセス入出力装
置インターフェース、１１ｈ、１２ｈ・・・切換回路。 １３・・・切換ロジック用パス、１４・・・プロセス人
出第Ｚの ＰＩｆ：、３　　の 猶４０

Claims (1)

【特許請求の範囲】
1. １、プロセス入出力装置を共有した２台のコントローラ
   を伝送路で結び、両コントローラにそれぞれ動作監視を
   行う診断手段を有し、一方を制御側として用いるとき他
   方を待機側として用いるようにした２重化コントローラ
   において、制御権を持たない待機側コントローラは前記
   プロセス入出力装置から入力するプロセスデータを制御
   権を有する制御側コントローラを介して入力し、前記制
   御側コントローラと同様なシーケンス制御演算を行い、
   前記待機側コントローラはシーケンス制御演算終了時毎
   に前記制御側コントローラと同期がとれているかをチェ
   ックし、同期がとれていないときには前記制御側コント
   ローラから同期をとるために必要なワークデータを取込
   み同期処理を行った後に前記シーケンス制御演算を行う
   ようにしたことを特徴とする２重化コントローラの制御
   方法。