JPS63191246A - 処理進行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、監視すべき動作部が正常に動作しているか否
かを所定時間毎に監視して動作部の処理進行を制御する
処理進行制御方式に関する。

（従来の技術） 各種プラントの制御、情報１通信等の分野において所定
のデータが正しく収集されているがどうかを監視して処
理の進行を制御する場合、例えばメモリの内容を一定の
時間間隔でモニタすることが行われる。また監視すべき
装置の暴走を発見するには所定の時間間隔毎に装置の進
行状況をチェックする必要がある。

従来、このような処理進行制御方式として、例えば第５
図に示すように、監視タイマーにて一定時間αを計測し
、この時間α毎に動作部に割込みをかけて処理の進行状
況を監視したり、動作部での処理が終了するまでの時間
ｇにおける割込み回数によって動作部の暴走を発見した
りすることが行われていた。

然し乍ら、この方式では次のような問題があった。即ち
、上記のような割込みが発生すると、動作部は所定の監
視処理が終了して監視タイマーをリセットするまでその
動作を中断させる。しかしこの方式では動作部の処理時
間ｇの間に少な（とも９７６回の割込みが発生するため
、動作部での処理が９７６回中断され、処理時間が長く
なるという問題があった。

そこで動作部の処理時間が監視タイマーの設定時間より
も長い場合には、動作部における処理が終了するまで監
視タイマーの動作を停止させ、作業終了後に再び監視タ
イマーを起動させるようにすることもなされている。し
かし、この方法によれば、万一、動作部が暴走状態とな
って処理が永久に終了しない事態に陥った場合、監視タ
イマーが停止したままであるため、この暴走を発見でき
ず、その後の処理が進行できなくなるという問題があっ
た。

（発明が解決しようとする問題点） このように従来の処理進行制御方式では、処理時間を長
くすることなく動作部の処理進行状況を確実に監視する
ことができないという問題があった。

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、処理時間を長くすることなく動
作部の処理進行状況を確実に監視することのできる処理
進行制御方式を提供することにある。

［発明の構成］ （問題点を解決するための手段） 本発明は、所定の設定時間を計測する監視タイマーを、
動作部を制御する制御手段にて起動し、前記監視タイマ
ーで計測された上記設定時間が経過したとき、前記制御
手段にて前記動作部の動作状況をチェックし、該動作状
況に応じて前記制御手段にてその後の処理進行を制御す
る処理進行制御方式において、先ず監視タイマーの設定
時間を前記動作部の正常処理時間に対応させて設定する
。

つまりこの設定時間は前記動作部の正常処理時間以上に
設定する。そして前記動作部の処理が前記設定時間以内
に終了した場合には、前記動作部からの動作終了信号に
て前記制御手段のその後の処理を開始させ、また前記動
作部の処理時間が前記設定時間を超えた場合には、前記
監視タイマーから前記制御手段への割込み信号によって
前記制御手段によるその後の処理を開始させるようにし
たことを特徴とするものである。

（作用） 本発明によれば監視タイマーの設定時間が動作部の正常
処理時間以上に設定されているので、動作部が正常に動
作をしている場合には、監視タイマーから制御手段に割
込みがかかる前に動作部の処理が終了して動作終了信号
が制御手段に与えられる。従ってこれによって制御手段
はその後の処理を開始できる。この場合、動作部の処理
期間中に制御手段からの割込みによって動作部の動作が
中断されることがないので、動作部の処理時間が延長さ
れることはない。

一方、動作部に異常が発生した場合には、動作部が暴走
状態となって永久にその処理が終了しなくなることが考
えられるが、この発明によれば、動作部の正常処理時間
以上に設定された監視タイマーの設定時間が経過した時
点で制御手段に割込みがかかる。従って制御手段はこの
割込みによってその後の処理を開始させることが可能と
なる。

（実施例） 以下、図面に基づいて本発明の一実施例について説明す
る。

第１図は本実施例に係る処理進行制御方式を実現するた
めの回路構成を示す図である。

動作部１は監視すべき所定の処理を行なう部分で、例え
ばプラントにおける各種データの収集処理等を行なう。

この動作部１は制御部２によってその処理の進行が制御
される。

制御部２は監視タイマー制御回路３に対し、タイマー設
定時間データ、タイマー起動コマンド６タイマーリセツ
トコマンド、およびタイマー停止コマンドを出力すると
共に、上記監視タイマー制御回路３からのタイマー割込
み信号を人力する。

またこの制御部２は前記動作部１に対して起動指令を出
力したり、動作部ｌからの動作終了信号を受入れている
。

監視タイマー制御回路３は制御部２からのタイマー設定
時間データ、タイマー起動コマンド、タイマーリセット
コマンド、およびタイマー停止コマンドを受けて監視タ
イマー４の計時時間を設定すると共に、監視タイマー４
に対してタイマースタート信号、タイマーリセット信号
、およびタイマー停止信号を出力し、更に監視タイマー
４からのタイマー割込み信号を受けて前記制御部２へこ
れを出力する。

監視タイマー４は監視タイマー制御回路３によって設定
された時間を計測して上記割込み信号を発生させるもの
で、所定の基準クロックをカウントするカウンタと、設
定時間レジスタと、この設定時間レジスタと前記カウン
タとの内容を比較する比較器等で構成されている。この
監視タイマー４は監視タイマー制御回路３からのタイマ
ー起動信号によってタイマー動作を開始し、タイマーリ
セット信号によってカウンタの内容がリセットされ、タ
イマー停止信号によってカウント動作を停止する。

またエマ−ジエンシー回路５は前記動作部１に異常が発
生した場合に、制御部２からの制御によって動作部ｌの
図示しないＣＰＵを切換える等の操作を行なう回路であ
る。

以上の構成を組込んだ装置を起動すると、先ず制御部２
は装置各部をリセット状態にし、監視タイマー制御回路
３に基準設定時間βとタイマー起動コマンドとを出力す
る。基準設定時間βは、例えば１秒程度が好適である。

尚、起動開始後の通常使用状態では、動作部１の処理時
間が基準設定時間βよりも短いものとする。監視タイマ
ー制御回路３はこれらの情報を受入れると監視タイマー
４に基準設定時間βを設定し、監視タイマー４にタイマ
ー起動信号を出力する。これによって開始タイマー４は
カウントを開始し、基準設定時間βに達するとタイマー
割込み信号を監視タイマー制御回路３に出力する。監視
タイマー制御回路３はこのタイマー割込み信号を入力す
ると前記制御部２に割込みをかける。制御部２は監視タ
イマー制御回路３から割込みがかかると動作部１の処理
状況、例えばメモリのデータ収集状況等がチェックされ
る。このチェックが終了したら、制御部２は監視タイマ
ー制御回路３にタイマーリセットコマンドを出力する。

監視タイマー制御回路３はタイマーリセットコマンドが
人力されると監視タイマー４をリセットし、監視タイマ
ー４にタイマー動作を再開させる。

このように第２図に示すｔＯ〜ｔｌの通常の動作状態で
は、図示のように制御部４は監視タイマー制御回路３か
らのタイマー割込み信号受信と、監視タイマー制御回路
３へのタイマーリセットコマンドの出力とを繰返しなが
ら動作部１の処理の進行を制御している。

ところで今、第２図に示すように時刻ｔ１で動作部ｌに
、例えばＲＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ
）のプログラム実行のような長時間Ｃｆ１）を要する作
業を行なわせるものとすると、制御部２はこの処理を開
始させる直前に時間ｆＪ（正常処理時間）よりも僅かに
長い設定時間りとタイマー起動コマンドとを監視タイマ
ー制御回路３に与える。監視タイマー制御回路３はこれ
らの情報を入力すると監視タイマー４に設定時間りを設
定し、タイマー起動信号を出力する。監視タイマー４は
これを受けて時間のカウントを開始する。

ここで動作部１が正常に動作をすれば、第２図中■に示
すようにｔｌから時間ｇだけ経過した時点ｔ３で処理が
終了する。処理が終了すると動作部１は動作終了信号を
制御部２に出力する。制御部２はこれによって動作部ｌ
の処理が終了したことを知り、次の処理に移ることがで
きる。

一方、動作部１に何らかの障害が発生し、第２図中■に
示すように設定時間りの間に処理が終了しない場合には
、時間ｔ２で監視タイマー４から監視タイマー制御回路
３を介して制御部２に割込みがかかるので、制御部２は
動作部ｌの処理時間が設定時間りを超えたことを知る。

この場合には制御部２はエマ−ジエンシー回路５を介し
て動作部１のＣＰＵを交換する等の所定のエラー処理を
行なって、次の処理へ移る。

このように上記の構成によれば、動作部ｌに異常があっ
た場合には、監視タイマー４からの割込み信号によって
動作部ｌの暴走を防止することができる。また動作部１
が正常動作を行なっている場合には、その処理が終了す
ると直ちに次の処理に入ることができ、しかもその処理
が行われている期間は監視タイマー４からの割込みによ
る中断が入らないので、動作効率を向上させることがで
きる。

このような制御方式の構成は、例えば第３図に示すよう
なシステムに適用することができる。

このシステムは磁気ディスク装置１１に記憶されたプロ
グラムをメインメモリ１２にロードする際の計算機シス
テムを示したもので、計算機１３には第１図に示した構
成が内蔵されている。

動作部１は磁気ディスク装置１１からのプログラムをメ
インメモリ１２へ読込む動作（プログラムのロード）を
行なう。

第２図に示すように時刻ｔｌからプログラムのロードを
行なうとすると、制御部２はプログラムのロードに必要
な時間ノに余裕時間を加えた設定時間りを監視タイマー
−４に設定した後、該監視タイマー４を起動して動作部
１の処理を開始させる。これによって磁気ディスク装置
１１からメインメモリ１２ヘプログラムがロードされる
。

仮にこのロードが正常に行われ、第２図の時刻ｔ３で終
了すれば動作部１から動作終了信号が制御部２に与えら
れ、制御部２は次の処理に移行する。

またプログラムのロードが途中で停止し、制御部２に対
してエラー信号を出せなくなったとすると、時間りが経
過した時点で監視タイマー４からのタイマー割込み信号
が監視タイマー制御回路３を介して制御部２に人力され
るので、制御部２は所定のエラー処理を行なって次の処
理に移行することができる。

ところで本発明はソフトウェア処理に対しても適用する
ことができる。

第５図は本発明が適用されるソフトウェア、つまり一定
時刻にメモリチェックを行うソフトウェアの概略構成を
示すもので、２１はチェックを受けるメモリ　（ハード
ウェア）である。このメモリ２１に対するメモリチェッ
クプログラム２２は、定刻起動プログラム２３からのメ
モリチェック開始要求を受けて前記メモリ２１の正常・
異常をチェックするもので、先に説明した実施例（第１
図）の動作部ｌにそうとうする。尚、監視タイマー２４
、および監視タイマー制御回路２５は前述した実施例と
同様なハードウェアである。

またオペレーティングシステム２Ｂは計算機システム全
体のソフトウェアを制御するプログラムであり、一定時
刻毎に前記定刻起動プログラム２２に対して時刻起動要
求を発している。このオペレーティングシステム２８は
一般処理プログラム２７に対して種々の起動要求を出す
他、前述した実施例（第１図）におけるエマ−ジエンシ
ー回路５に相当した処理を実行する。更に上記−膜処理
プログラム２７は、このシステムにおける種々の一般処
理を実行するものである。

このように構成されたソフトウェアにおいて、前記オペ
レーティングシステム２６が定刻起動プログラム２３を
起動する為の時刻（前述した時刻ｔｌ）を確認すると、
上記定刻起動プログラム２３に対して時刻起動要求を発
する。定刻起動プログラム２３はこの要求を受けたとき
、メモリチェックプログラム２１に対してメモリチェッ
ク開始要求を出力するに先立ち、そのメモリチェックに
必要な時１■Ωに余裕時間を加えた設定時間りを前記監
視タイマー制御回路２５を介して監視タイマー２４にセ
ットし、この監タイマー２４を起動する。その後、前記
メモリチェックプログラム２１に対してメモリチェック
開始要求を出力する。

メモリチェックプログラム２１はこのメモリチェック開
始要求を受けて前記メモリ２１に対する正常・異常のチ
ェックを実行する。

ここでメモリチェックが正しく行われ、前述した時刻ｔ
３に相当した時刻で終了すると、メモリチｚ　ツクプロ
グラム２１はメモリチェック正常終了信号を前記定刻起
動プログラム２３に出力し、これを受けて定刻起動プロ
グラム２３は時刻起動正常終了信号をオペレーティング
システム２６に対して出力する。オペレーティングシス
テム２６はこれを受けて一般処理プログラム２７等への
処理を実行することになる。

一方、メモリチェック中に異常が生じ、前述した設定時
間りを経過してもメモリチェックが終了しないときには
、設定時間りが経過した時点で前記監視タイマー２４か
らのタイマー割込み信号が前記監視タイマー制御回路２
５を介して定刻起動プログラム２３に入力される。する
と定刻起動プログラム２３は、メモリチェックプログラ
ム２２自身に、或いはメモリチェック処理中に異常が発
生したと判断する。そして前記オペレーティングシステ
ム２６に対して、メモリチェックプログラム１５の停止
要求と時刻起動正常終了信号を出力する。

オペレーティングシステム２Ｂはこれらの要求（信号）
を受けたとき、先ずメモリチェックプログラム２２の走
行（実行）を強制的に停止させ、次に一般処理プログラ
ム２７にその制御を移す。

このようにして本発明は、プラント等におけるハードウ
ェアの制御のみならずソフトウェアの制御に対してもそ
のまま適用することができる。

尚、本発明は上記実施例に限定されるものではない。例
えば設定時間りが予め定まっている場合には、設定時間
りの値を予め監視タイマー４、または監視タイマー制御
回路３に与えておき、制御部２からの選択信号によって
基準設定時間βと設定時間りのいずれか一つを選択する
ようにすれば良い。この選択動作はタイマー起動コマン
ドを２種類用意して、いずれのコマンドを出力するかに
よっても行なうことができる。このとき監視タイマー４
はタイマー割込み信号を送出した後に直ちに基準設定時
間βのカウント動作を行なえば、制御部２から改めて基
準設定時間βのタイマー起動コマンドを出力しないで済
むという効果が得られる。

また監視タイマーに用意しておく設定時間り。

βは特にＩｇｉ類とは限らず、２種類以上であっても良
い。更に本発明は特に監視タイマー制御回路３を設ける
ことなく、制御部２から監視タイマー４に対し直接アク
セスを行なうようにしても同様の効果を得ることは一１
能である。

［発明の効果］ 以上述べたように本発明によれば監視タイマーの設定時
間を動作部の正常処理時間以上に設定し、動作部の処理
が設定時間内に終了した場合には動作部からの動作終了
信号で制御手段のその後の処理を開始させ、また動作部
の処理時間が前記設定時間を超えたときには監視タイマ
ーから制御手段への割込み信号によって制御手段のその
後の処理を開始させるようにしている。従って動作部が
正常動作している場合には動作部の処理が終了した後、
直ちに制御部が次の動作に移行でき、動作効率の向上化
を図ることができる。また動作部に異常がある場合でも
監視タイマーの制御部への割込みによって制御手段の以
後の処理を開始させることができる。

このように本発明によれば、処理時間を長くすることな
く動作部の処理進行状況を確実に監視することのできる
処理進行制御方式を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る処理進行制御方式を実
現するための構成を示すブロック図、第２図は上記構成
の作用を説明するためのタイミング図、第３図は上記構
成を適用したシステムの構成を示すブロック図、第４図
は本発明を適用したソフトウェアの概略構成図、第５図
は従来の進行処理制御方式のタイミング図である。 １・・・動作部、２・・・制御部、訃・・監視タイマー
制御回路、４・・・監視タイマー、５・・・エマ−ジエ
ンシー回路、１１・・・磁気ディスク装置、１２・・・
メインメモリ、１３・・・計算機、２１・・・メモリ、
２２・・・メモリチェックプログラム、２３・・・定刻
起動プログラム、２４・・・監視タイマー、２５・・・
監視タイマー制御回路、２Ｇ・・・オペレーティングシ
ステム、２７・・・−膜処理プログラム。 出願人代理人　弁理士　鈴江武彦 第１図 第３図 ｔ４図

Claims (1)

1. 【特許請求の範囲】 所定の設定時間を計測する監視タイマーを、動作部を制
   御する制御手段で起動し、前記監視タイマーで計測され
   た上記設定時間が経過したとき、前記制御手段にて前記
   動作部の動作状況をチェックし、該動作状況に応じて前
   記制御手段にてその後の処理進行を制御する処理進行制
   御方式において、 前記監視タイマーの設定時間を前記動作部の正常処理時
   間以上に設定し、前記動作部の処理が前記設定時間以内
   に終了した場合、前記動作部からの動作終了信号で前記
   制御手段のその後の処理を開始させ、前記動作部の処理
   時間が前記設定時間を超えたときには前記監視タイマー
   からの前記制御手段への割込み信号によって前記制御手
   段のその後の処理を開始させることを特徴とする処理進
   行制御方式。