JPH05313925A - 異常発生通知装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵ自身が異常の発生を通知できないとき
にも使用者に対して異常の発生を確実に通知できるよう
にすることを目的とする。 【構成】 ＣＰＵ２０に接続された異常発生通知装置２
１は、ＣＰＵ２０のＨＡＬＴ状態を検出して検出された
ＨＡＬＴ検出信号をワンチップマイコン２４に転送する
ＨＡＬＴ検出回路２２と、ＨＡＬＴ検出回路２２から転
送されるＨＡＬＴ検出信号及びＵＡＲＴ２３から転送さ
れる異常内容の表示要求に応じてＬＥＤ２５の異常表示
内容を制御するワンチップマイコン２４と、ワンチップ
マイコン２４により制御され、ＣＰＵ２０における異常
発生内容を表示するＬＥＤ２５とを設け、ＣＰＵ２０が
ＨＡＬＴしたことをワンチップマイコン２４に通知する
ことにより、この時の異常表示内容をワンチップマイコ
ン２４がＬＥＤ２５に行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、処理装置内部の異常発
生を通知する異常発生通知装置に関する。

【０００２】

【従来の技術】従来、中央処理装置としてのＣＰＵで
は、何らかのソフト的またはハード的な原因によりＣＰ
Ｕ内部に障害が発生し、処理を継続することが不可能と
なった場合、ＣＰＵが、その異常発生を通知するための
処理を行い、処理装置の使用者に対して異常発生及びそ
の内容を通知するようになっている。使用者は、この異
常通知に応じた対策を施すことによりＣＰＵを復旧し、
処理を継続させることができるようになっている。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のＣＰＵにあっては、ＣＰＵ内部にさらに重大
な障害が発生し、ＣＰＵ自体が処理継続不可能となって
異常発生を通知する処理を行うこともできなくなり、Ｃ
ＰＵから異常発生の通知を使用者に対して行うこともで
きない場合がある（例えば、例外処理中の例外発生とし
てダブルバスエラー、破壊、クロック異常等の異常、以
下、ＣＰＵのＨＡＬＴ（ホルト）状態という）。このよ
うなＣＰＵのＨＡＬＴ状態が発生すると、上記ＣＰＵの
異常発生を通知するための処理を行うこともできなくな
るため、使用者はＣＰＵがＨＡＬＴ状態にあるのかＣＰ
Ｕ等が破壊されているのかを認識することができない。
そのため、ＣＰＵがすでに処理を継続することができな
いＨＡＬＴ状態であることを認識するまでに、処理装置
内外部のＣＰＵや各種デバイスに対して異常が発生した
と考えられるあららゆる箇所の確認処理を行わなければ
ならず、処理装置の処理中断時間が長くなってしまうと
いう問題点があった。本発明の課題は、ＣＰＵ自身が異
常の発生を通知できないときにも使用者に対して異常の
発生を確実に通知できるようにすることである。

【０００４】

【課題を解決するための手段】本発明の手段は次の通り
である。異常検出手段は、演算装置、記憶装置および制
御装置等から構成される処理装置内部の異常発生内容の
うち処理継続が不可能となる異常発生状態（例えば、Ｈ
ＡＬＴ状態）を検出するＨＡＬＴ検出回路等である。こ
の場合、処理継続不可能状態とは、処理装置に対して所
定の処理の実行を要求し、要求した所定の処理が実行さ
れないことにより検出するようにしてもよい。通知手段
は、異常検出手段の検出により処理装置内部が処理継続
不可能になったとを通知するもので、例えば、処理継続
不可能状態を表示する表示装置等である。

【０００５】

【作用】本発明の手段の作用は次の通りである。異常検
出手段から処理装置内部の異常発生内容のうち処理継続
が不可能となる異常発生状態（例えば、ＨＡＬＴ状態）
が検出されると、検出された異常発生状態が通知手段に
より通知される。従って、処理装置自身が異常の発生を
通知できないときにも使用者に対して異常の発生を確実
に通知することができる。

【０００６】

【実施例】以下、図１、２を参照して実施例を説明す
る。原理説明 まず、本発明の基本的な考え方を説明する。本異常発生
通知装置は、例えば、図１に示すように中央処理装置
（ＣＰＵ）１に接続され、中央処理装置１内部の異常発
生内容のうち処理継続が不可能となる異常発生状態（例
えば、ＨＡＬＴ状態）を検出して使用者に通知するもの
である。

【０００７】図１を用いて具体的に説明すると、異常発
生通知装置１０は、中央処理装置１内のＨＡＬＴ状態を
検出してＨＡＬＴ検出信号をワンチップマイコン１３に
転送するＣＰＵ ＨＡＬＴ検出回路１１と、中央処理装
置１内で処理される異常内容の表示要求等をワンチップ
マイコン１３に転送するＣＰＵ間通信制御回路１２と、
ＣＰＵ ＨＡＬＴ検出回路１１から転送されるＨＡＬＴ
検出信号及びＣＰＵ間通信制御回路１２から転送される
異常内容の表示要求に応じて異常内容表示装置１４を制
御するワンチップマイコン１３と、ワンチップマイコン
１３に制御されて異常内容を表示する異常内容表示装置
１４とにより構成されている。

【０００８】上記ＣＰＵ ＨＡＬＴ検出回路１１は、中
央処理装置１内のＨＡＬＴ状態の発生を検出すると、Ｈ
ＡＬＴ検出信号をワンチップマイコン１３に転送する。

【０００９】ＣＰＵ間通信制御回路１２は、中央処理装
置１とワンチップマイコン１３との間で各種コマンド信
号等をシリアル通信制御により授受し、中央処理装置１
内で処理される異常内容の表示要求等をワンチップマイ
コン１３に転送するとともに、ワンチップマイコン１３
からの表示要求処理後の応答信号を中央処理装置１に転
送する。

【００１０】ワンチップマイコン１３は、ＣＰＵ ＨＡ
ＬＴ検出回路１１から転送されるＨＡＬＴ検出信号及び
ＣＰＵ間通信制御回路１２を通して中央処理装置１から
転送される異常内容の表示要求に応じて異常内容表示装
置１４を制御して異常内容を表示させる。

【００１１】異常内容表示装置１４は、中央処理装置１
からＣＰＵ間通信制御回路１２を通して発生した異常内
容の表示要求に応じてワンチップマイコン１３により制
御されて異常内容を表示するとともに、ＣＰＵ ＨＡＬ
Ｔ検出回路５により中央処理装置１のホルト状態が検出
されてＨＡＬＴ検出信号がワンチップマイコン３に出力
されたとき、ワンチップマイコン３により制御されて中
央処理装置１がＨＡＬＴ状態になったことを表示する。

【００１２】以上の構成により、異常内容通知装置１０
では、中央処理装置１におけるＨＡＬＴ状態がＣＰＵ
ＨＡＬＴ検出回路１１により検出され、ＨＡＬＴ検出信
号がワンチップマイコン１３に転送されると、ワンチッ
プマイコン１３により異常内容表示装置１４が制御さ
れ、中央処理装置１がＨＡＬＴ状態になったことが表示
される。

【００１３】従って、中央処理装置１がＨＡＬＴ状態に
なって異常発生の通知処理を行なうことができない場合
にも、ＨＡＬＴ状態にあることを使用者に通知すること
ができ、使用者による処理装置内外の確認処理を省略し
てＨＡＬＴ状態に対処するまでの時間を短縮することが
できる。

【００１４】一実施例 以下、上記基本的な考え方に基づいて実施例を説明す
る。図２は、異常発生通知装置２１の一実施例を示す図
であり、ＣＰＵ２０に接続した例である。

【００１５】まず、構成を説明する。図２は、異常発生
通知装置２１のブロック構成図である。この図におい
て、２０はＲＯＭ内のプログラムに基づいて各種演算処
理や異常発生の通知処理等を行なうＣＰＵ、２１はＣＰ
Ｕ２０に接続され、ＣＰＵ２０の異常発生内容を通知す
る異常発生通知装置であり、異常発生通知装置２１は、
ＣＰＵ２０のＨＡＬＴ状態を検出して検出されたＨＡＬ
Ｔ検出信号を後述するワンチップマイコン２４に転送す
るＨＡＬＴ検出回路２２と、ＣＰＵ２０内で処理される
異常内容の表示要求等をワンチップマイコン２４にシリ
アル転送するＵＡＲＴ２３と、ＨＡＬＴ検出回路２２か
ら転送されるＨＡＬＴ検出信号及びＵＡＲＴ２３から転
送される異常内容の表示要求に応じてＬＥＤ２５の異常
表示内容を制御するワンチップマイコン２４と、ワンチ
ップマイコン２４により制御され、ＣＰＵ２０における
異常発生内容を表示するＬＥＤ２５とにより構成され
る。

【００１６】上記ＣＰＵ２０としては、例えば、６８０
００系のＭＣ６８０４０を使用し、ＣＰＵ２０は、ＲＯ
Ｍ（図示略）に格納された処理プログラムにより各種演
算処理を行なうとともに、何らかのソフト的またはハー
ド的な原因によりＣＰＵ２０内部に障害が発生し、処理
を継続することが不可能となった場合、その異常発生を
通知するための処理を行い、発生した障害内容に対する
表示を行うため、予め決められたコマンドを図中２０ａ
により示すデータバス（Ｄ７〜Ｄ０）を通してＵＡＲＴ
２３に１バイトあるいは複数バイトのデータを書き込
む。また、ＣＰＵ２０は、図中２０ｂにより示すプロセ
ッサ・ステータスラインをＨＡＬＴ検出回路２２と接続
することにより４ビットデータＰＳＴ３〜０が監視さ
れ、ＣＰＵ２０内部のＨＡＬＴ状態が検出される。

【００１７】上記ＨＡＬＴ検出回路２２は、ＣＰＵ２０
のプロセッサ・ステータスライン２０ｂと接続するとと
もに、図中２２ａで示す割り込み要求ラインによりワン
チップマイコン２４と接続し、プロセッサ・ステータス
ライン２０ｂから検出する４ビットデータＰＳＴ３〜０
を監視することによりＣＰＵ２０内部のＨＡＬＴ状態の
発生を検出し、割り込み要求ライン２２ａを通して割り
込み要求信号をアサートしてワンチップマイコン１３に
ＨＡＬＴ検出信号を転送する。

【００１８】上記ＵＡＲＴ２３は、データバス２０ａに
よりＣＰＵ２０と接続するとともに、図中２３ａで示す
ＳＤ、ＲＤラインによりワンチップマイコン２４と接続
し、ＣＰＵ２０の異常発生内容通知処理によりデータバ
ス（Ｄ７〜Ｄ０）２０ａを通して書き込まれる障害内容
を表示するためのコマンドをシリアルデータに変換して
ＳＤライン２３ａを通してワンチップマイコン２４に転
送するとともに、ワンチップマイコン２４からＲＤライ
ン２３ａを通して転送される応答データをデータバス２
０ａを通してＣＰＵ２０にシリアル転送する。

【００１９】上記ワンチップマイコン２４としては、例
えば、シリアルポートを内蔵したＨ８／３２２を使用
し、ワンチップマイコン２４は、割込み要求ライン２２
ａ及びＳＤ、ＲＤライン２３ａによりＨＡＬＴ検出回路
２２、ＵＡＲＴ２３と接続するとともに、図中２４ａで
示す出力ポートに接続される制御ラインによりＬＥＤ２
５に接続し、ＳＤライン２３ａを本ワンチップマイコン
２４のＲＤライン２３ａに接続しておくことにより、Ｕ
ＡＲＴ２３から転送されるコマンドを受信割込みによっ
て受け取ることが可能となっている。ワンチップマイコ
ン２４は、ＵＡＲＴ２３から受け取ったコマンドデータ
に従って、ＬＥＤ２５に制御信号を出力して異常内容を
示すコード表示を行わせた後、正しくコマンドデータを
受け取ったことを予め決められた応答データをＵＡＲＴ
２３に送信することにより、ＵＡＲＴ２３からＣＰＵ２
０に通知する。また、ワンチップマイコン２４は、ＨＡ
ＬＴ検出回路２２からの割り込み要求信号によりＣＰＵ
２０がＨＡＬＴ状態にあることを認識すると、ＬＥＤ２
５に制御信号を出力して予め決められたＣＰＵ２０がＨ
ＡＬＴ状態になったことを示すコード表示を行わせる。

【００２０】上記ＬＥＤ２５としては、７セグメント４
桁のものを使用し、ＬＥＤ２５は、ワンチップマイコン
２４の出力ポートより制御ライン２４ａを通して入力さ
れる制御信号により制御され、ＣＰＵ２０の異常内容を
示すコード表示を行う。

【００２１】次に、本実施例の動作を説明する。まず、
ＣＰＵ２０が動作可能な状態の場合の異常発生内容通知
処理について説明する。

【００２２】ＣＰＵ２０が演算処理中にＣＰＵ２０内部
あるいは外部で障害が発生し、演算処理の継続が不可能
となったが、ＣＰＵ２０自身が動作可能で異常発生内容
通知処理が行われる場合は、予め決められた異常発生内
容を通知するためのコマンドデータがデータバス（Ｄ７
〜Ｄ０）２０ａを通してＵＡＲＴ２３に１バイトあるい
は複数バイトで書き込まれる。ＵＡＲＴ２２では、書き
込まれたコマンドデータがシリアルデータに変換され、
ＳＤライン２３ａを通してワンチップマイコン２４のシ
リアルポートに転送される。ワンチップマイコン２４で
は、転送されたコマンドデータによりＣＰＵ２０からの
異常内容通知要求が認識され、認識した異常内容に従っ
て出力ポートから制御ライン２４ａを通して制御信号が
７セグメントのＬＥＤ２５に出力され、異常内容を示す
コード表示が行われる。この表示の後、ワンチップマイ
コン２４では、正しくコマンドを受信したことをＣＰＵ
２０に通知するため、予め決められた応答データがＵＡ
ＲＴ２３に送信され、ＵＡＲＴ２３からＣＰＵ２０に応
答データが転送される。

【００２３】従って、ワンチップマイコン２４の異常内
容を示すコード表示によって、異常の発生及びその内容
を使用者に通知することができる。

【００２４】次に、ＣＰＵ２０がＨＡＬＴ状態となり、
上記異常発生内容通知処理もできなくなった場合につい
て説明する。ＣＰＵ２０がＨＡＬＴ状態になった場合
は、ＵＡＲＴ２３にコマンドデータを書き込むことがで
きないため、ワンチップマイコン２４への通知及びＬＥ
Ｄ２５への異常内容の表示は不可能である。そこで、本
発明では、ＣＰＵ２０のＨＡＬＴ状態を検出するＨＡＬ
Ｔ検出回路２２が設けられ、ＨＡＬＴ検出回路２２によ
りワンチップマイコン２４に通知される。

【００２５】ＣＰＵ２０内部のＨＡＬＴ状態発生は、Ｈ
ＡＬＴ検出回路２２がプロセッサ・ステータスライン２
０ｂから検出する４ビットデータＰＳＴ３〜０を監視す
ることにより検出され、ＨＡＬＴ状態発生が検出される
と、割り込み要求ライン２２ａを通して割り込み要求信
号がアサートされてワンチップマイコン２４にＨＡＬＴ
検出信号が転送される。ワンチップマイコン２４では、
本割り込みによりＣＰＵ２０がＨＡＬＴ状態になったこ
とが認識され、認識した異常内容に従って出力ポートか
ら制御ライン２４ａを通して制御信号が７セグメントの
ＬＥＤ２５に出力され、ＣＰＵ２０にＨＡＬＴ状態が発
生したことを示すコード表示が行われる。

【００２６】従って、ＣＰＵ２０がＨＡＬＴ状態になっ
た場合に、ＨＡＬＴ状態にあることを使用者に確実に通
知することができ、使用者によるＣＰＵ２０内外の確認
処理を省略して異常事態に対処するまでの時間を短縮す
ることができる。また、ＨＡＬＴ検出回路２２の検出出
力を表示に利用するだけでなく、例えば、ＣＰＵ２０の
外部に接続される機器のインターロック機能の動作にも
利用するようにすれば、ＣＰＵ２０を利用する機器のフ
ェイルセーフ機能を向上させることも可能である。

【００２７】以上説明したように、ＣＰＵ２０に接続さ
れた異常発生通知装置２１は、ＣＰＵ２０のＨＡＬＴ状
態を検出して検出されたＨＡＬＴ検出信号をワンチップ
マイコン２４に転送するＨＡＬＴ検出回路２２と、ＨＡ
ＬＴ検出回路２２から転送されるＨＡＬＴ検出信号及び
ＵＡＲＴ２３から転送される異常内容の表示要求に応じ
てＬＥＤ２５の異常表示内容を制御するワンチップマイ
コン２４と、ワンチップマイコン２４により制御され、
ＣＰＵ２０における異常発生内容を表示するＬＥＤ２５
とを設け、ＣＰＵ２０がＨＡＬＴしたことをワンチップ
マイコン２４に通知することにより、この時の異常表示
内容をワンチップマイコン２４がＬＥＤ２５に表示させ
るようにしているので、ＣＰＵ２０が異常発生を通知で
きない場合でも使用者に対して、処理継続が不可能な異
常発生状態を確実に通知でき、異常発生に対する対応を
迅速に取ることができる。

【００２８】なお、本実施例のワンチップマイコン２４
では、既に７セグメントのＬＥＤ２５に何らかの異常内
容を示すコードを表示済かどうかを判断することが可能
であり、何らかの異常が発生した後に、ＨＡＬＴ状態が
発生した場合には、最初に発生した異常を示すコード表
示のままにしておくようにすることも可能である。

【００２９】また、上記実施例においては、ＣＰＵ２０
のＨＡＬＴ状態の検出方法としては、ＨＡＬＴ検出回路
２２がプロセッサ・ステータスライン２０ｂから検出す
る４ビットデータＰＳＴ３〜０を監視することにより検
出されていたが、ＨＡＬＴ検出回路２２からＣＰＵ２０
に対して所定の処理の実行を要求し、要求した所定の処
理が実行されないことによりＨＡＬＴ状態を検出するこ
とも可能である。

【００３０】

【発明の効果】本発明によれば、処理装置内のＣＰＵの
異常状態を検出して通知するようにしているので、使用
者のＣＰＵが異常状態になったことを確認するための処
理装置内外部に対する異常確認処理を省略することがで
き、直ちにＣＰＵの異常状態に対処することができ、処
理装置の処理中断時間を短縮することができる。

【図面の簡単な説明】

【図１】異常発生通知装置のブロック図である。

【図２】異常発生通知装置のブロック構成図である。

【符号の説明】

１０ 異常発生通知装置 １１ ＣＰＵ ＨＡＬＴ検出回路 １２ ＣＰＵ間通信制御回路 １３ ワンチップマイコン １４ 異常内容表示装置 ２０ ＣＰＵ ２０ａ データバス ２０ｂ プロセッサ・ステータスライン ２１ 異常発生通知装置 ２２ ＨＡＬＴ検出回路 ２２ａ 割り込み要求ライン ２３ ＵＡＲＴ ２３ａ ＳＤ、ＲＤライン ２４ ワンチップマイコン ２４ａ 制御ライン ２５ ＬＥＤ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 演算装置、記憶装置および制御装置等か
   ら構成される処理装置内部の異常発生内容のうち処理継
   続が不可能となる異常発生状態を検出する異常検出手段
   と、 前記異常検出手段の検出により処理装置内部が処理継続
   不可能状態になったことを通知する通知手段と、 を具備したことを特徴とする異常発生通知装置。
2. 【請求項２】 前記処理継続不可能状態は、前記処理装
   置に対して所定の処理の実行を要求し、要求した所定の
   処理が実行されないことにより検出されることを特徴と
   する請求項１記載の異常発生通知装置。