JPS6349804B2 - - Google Patents

Info

Publication number
JPS6349804B2
JPS6349804B2 JP57159713A JP15971382A JPS6349804B2 JP S6349804 B2 JPS6349804 B2 JP S6349804B2 JP 57159713 A JP57159713 A JP 57159713A JP 15971382 A JP15971382 A JP 15971382A JP S6349804 B2 JPS6349804 B2 JP S6349804B2
Authority
JP
Japan
Prior art keywords
dss
satellite
mssa
svp
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57159713A
Other languages
English (en)
Other versions
JPS5887638A (ja
Inventor
Andoryuu Sutoranko Toomasu
Ruisu Suwan Robaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5887638A publication Critical patent/JPS5887638A/ja
Publication of JPS6349804B2 publication Critical patent/JPS6349804B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明の背景 本発明はプロセツサとそれぞれのサテライト・
プロセツサの間の通信、特にサービス・プロセツ
サとデータ処理システムの種々の局面をモニタす
るサテライト・プログラマブル装置との間の通信
に係る。
複雑さを増す今日の電子データ処理システムで
は、システムおよびその環境の種々の局面をモニ
タするためシステム全体にわたつて1台ずつ分散
設置して使用されるプログラマブル装置の数が次
第に増加している。これらのサテライト装置は、
代表的なものとしてサービス・プロセツサのよう
なシステムの一部が、システム・パラメータを追
尾し、かつある程度前記パラメータを修正するこ
とができる手段の一部分を形成する。
これらのサテライト装置によつてモニタされる
パラメータの中には一定の境界を越えるとシステ
ムに重大な損傷を与えるものがいくつかある(例
えば、温度、電圧、電流)。そのようなシステム
に重大な損傷を与える状態が認められる場合には
即座に修正処置をとることが絶対必要である。
即座に処理することに対する1つの障害は、通
常では処置を要する状態をグループで準備し、サ
ービス・プロセツサに提示することである。例え
ば、データ処理システムの一部分における異常高
温状態においても大抵の場合、特定の問題種別に
おける1つの問題が生じたことを知らせる信号を
サービス・プロセツサに送るだけである。その場
合、先行技術による代表的なシステムにおいて、
サービス・プロセツサはそれぞれの装置に質問し
て問題を正確に決定する必要があり、状況によつ
ては、前記質問に時間がかかつて、システムに重
大な損傷を生じることがある。前記理由により、
データ処理システムで共通していえることは異常
高温のような特定の問題については、システムの
一部分またはすべての電源の即座遮断によつて解
決を要することである。
前記問題のもう一つの解決方法としてシステム
をモニタするサテライト装置の能力を増大する方
法があり、これらの装置を十分強力なものにし、
サービス・プロセツサとの通信を要せずに装置自
身で完全に問題を処理できれば、前記通信に要す
る時間の問題は取除かれる。しかしなががら、こ
の様な解決方法は、データ処理システムの費用と
複雑さを増す事になる。
本発明の要約 本発明の良好な実施例はサービス・プロセツサ
がサテライト・モニタ装置との通信でシステムに
発生した問題の識別に要する時間を大幅に減少す
る機構を与え、それによつて先行技術における前
記その他の問題が解決される。本発明の良好な実
施例において、ある種別の問題(例えば、論理の
問題または電源/熱の問題)が存在すると特定レ
ベルの割込によつてサービス・プロセツサに知ら
される。サービス・プロセツサは割込元である可
能性のある装置のすべてをアドレス指定するコマ
ンドによつて前記割込に応答する。サービス・プ
ロセツサからのコマンドはアダプタを通つて進む
が、その際、アダプタはコマンドの宛先を割込を
開始した特定の装置に変更する。前記装置からの
応答信号は前記アダプタに戻り、前記応答信号は
特定の装置の識別信号に連結される。この情報は
サービス・プロセツサに転送され、サービス・プ
ロセツサは異常状態を検出した装置と直接通信で
きるようになる。
本発明の主要な効果は時間を要するポーリング
またはソフトウエア・ループを用いずに、サービ
ス・プロセツサは異常状態を検出したモニタ装置
と通信可能になることである。
前記急速な応答時間によつてシステムに対する
重大な損傷が防止可能となる、言いかえれば前記
損傷を防止するための代替手段としてのシステ
ム・ダウンが防止可能となる。
詳細な説明 本発明が実施加能である環境システムに関する
説明はIBM社発行の下記マニユアルによる。こ
れらのマニユアルはIBM保守ライブラリ、3081
プロセツサ複合体の一部である。
●Processor Unit Introduction/Maintenance
(RPM)(FormNo.SY22−7061) ●Central Storage and External Data
Controller Introduction/Maintenance
(CSM)(EDC)(FormNo.SY22−7062) ●3082Processor Controller Maintenance
(PCM)(FormNo.SY22−7063) ●3082Processor Controller Theory/
Diagrams(PCT)(FormNo.SY22−7064) ●3082Processor Controller User′s Guide
(UGD)(FormNo.SY22−7065) ●Power Operation and Maintenance(PWR)
(FormNo.SY22−7066) ●3087Coolant Distribution Unit Coolant
Distribution and Maintenance(CDU)
(FormNo.SY22−7067) ●3089Power Unit Installation/Maintenance
(PGM)(Serial Numbers Below41000)
(FormNo.SY22−7069) ●Return Codes and Massages(RCM)(Form
No.SY22−7070) ●Maintenance Guide(FormNo.SY22−7071) ●3089Power Unit Installation/Maintenance
(PGM)(Serial Numbers41000and above)
(FormNo.SY22−7072) これらのマニユアルすべての内容は前記関連に
よつて本明細書に組込まれる。
前記マニユアルに記述されるような環境システ
ムは中央プロセツサ内に統合される論理支援端末
(LSS)5台を含む。これらのLSSは中央プロセ
ツサ論理に関連し、論理的なエラーまたは機能停
止の存在の可能性に関する情報を提供する。
また、処理システムの環境に関する情報を提供
し、かつ前記環境を若干制御する装置支援端末
(DSS)4台が環境システム内に含まれる。例え
ば、DSSは温度、電圧、電流、冷却剤の流れ等の
重要な環境パラメータをモニタする。特に、DSS
がモニタするパラメータは、所定範囲外に出た場
合、データ処理システムに相当な物理的損傷を与
えることがある。
第1図はデータ処理システムにおける前記局面
の概要を示す。すなわち、4台のDSS(DSS1〜
DSS4)、5台のLSS(LSS1〜LSS5)、サービ
ス・プロセツサ(SVP)、および保守サービス支
援アダプタ(MSSA)が示されており、SVPは
MSSAを介してDSS、LSSおよびシステムのその
他の部分と通信する。SVPとMSSAの間の通信
は通常はプログラム式I/Oバス(PIOバス)を
介して行われ、PIOバスはSVPとMSSA内のステ
ージング・レジスタの間で情報を転送する。後で
更に説明するように、MSSAは2つの装置を結
合する割込ライン(第1図に図示せず)によつて
SVPの即時応答を要求できる。
DSSによつて異常事態が検出されると、DSSは
MSSA内の領域2に割込信号を送る。すべての
DSSからの信号は、実際には、OR(論理和)さ
れ、単一の割込信号がMSSAからSVPに送られ、
DSSが問題を検出したことを示す。
同様に、LSSが問題を検出すれば、LSSは
MSSA内の領域4に割込信号を送り、割込信号
は更に単一の割込信号としてMSSAからSVPに
送られ、LSSが問題を検出したことを示す。
次に、SVPはできるだけ速かに、(DSSまたは
LSSのどちらかが問題を検出したかを調べること
によつて)問題のある場所を決定し、かつDSSま
たはLSSと通信することによつて問題の性質を調
べなければならない。
次の説明において、処理される問題はDSSによ
つて発見されたものとする。DSSに関連する次の
説明はすべて、LSSで発見される問題に全く同じ
ように適用可能である。
第2図で、MSSAの本発明にかかわる部分
(第1図の領域2)について詳細に説明する。
DSS1〜DSS4の各々はそれぞれのアテンシヨ
ン・ライン6,8,10および12を有し、これ
らのアテンシヨン・ラインはそれぞれAND回路
14,16,18および20の入力に結合され
る。また、マスク・ライン22,24,26およ
び28もこれらのAND回路の入力にそれぞれ結
合され、どのDSSからの信号でもマスクすること
ができる。次の説明においては、どのDSSアテン
シヨン・ラインもマスクされないものとする。
DSSのどれかが異常事態を検出しアテンシヨ
ン・ラインを活動状態にすれば、OR回路30は
SVPに対する“レベル1”割込信号をライン3
2に出力する。DSSによつて検出される事態は本
来危険であるので、レベル1割込は非常に高い優
先順位を有する。(レベル1割込よりも高い優先
順位はMSSA自身における問題を示すレベル0
割込だけである。)LSSによつて検出される問題
は一般にDSSで検出される問題ほど重要ではな
く、SVPに対するレベル2割込を表わす。
MSSAに対する“SENSE DSS”コマンドを
PIOバスに送ることによつてSVPはレベル1割込
に応答する。前記コマンドはMSSA内のステー
ジング・レジスタ36に書込まれる。DSSアテン
シヨン・ラインが活動状態になつていることを最
初に確認することによつて、MSSAは“SENSE
DSS”コマンドに応答する。(“SENSE DSS”コ
マンドの受領は必ずしもレベル1割込信号が
SVPに送られたことを意味せず、DSSアテンシ
ヨン・ラインの活動状態が存在しないことは
MSSA内あるいは多分SVP内に問題があること
を示す。)1つのDSSアテンシヨン・ラインだけ
が活動状態であれば、MSSAは単に“SENSE
DSS”コマンドを適格なDSSに宛先変更する。2
つ以上のDSSアテンシヨン・ラインが活動状態で
あれば、優先順位回路38が“SENSE DSS”コ
マンドを受取る特定のDSSを選択する。
いずれの場合にも、“SENSE DSS”コマンド
が宛先変更されたDSSの識別はエンコーダ40に
おいて符号化され、ステージング・レジスタ36
に格納される。“SENSE DSS”コマンドを受取
るDSSからライン42に現われる応答もステージ
ング・レジスタ36に格納される。
次に、MSSAは(“SENSE DSS”コマンドの
完了によつて)ステージング・レジスタ36の内
容をPIOバス34を介してSVPに送り、適格な
DSSのステータスおよびその識別を与える。
SVPとDSSの間のそれ以上の通信はSVPが適格
なDSSを直接にアドレス指定することによつて行
われる。(通信はMSSAを通して行われるが、そ
の経路は本質的に直結されており、MSSAによ
つて余分な遅延は挿入されない。) 最初のアテンシヨン・信号をLSSによつて与え
られた場合、全く同じ種類の処理手順が本質的に
全く同じ種類の回路を用いて行われるであろう。
環境システムにおいて、LSS回路とDSS回路の間
の唯一の相違は、5台のLSSがあることから、5
本のLSS監視ライン、5本のLSSマスク・ライ
ン、および5つの関連するAND回路があること
である。また、LSSアテンシヨン・ラインは、前
に述べたように、レベル2割込の信号をSVPに
送ることになる。SVPが同時にレベル1とレベ
ル2の割込信号を受取る場合は、レベル1割込が
最初に実行される。
命令フオーマツトおよびSVPがMSSAを介し
てLSSならびにDSSと通信する方法などの詳細に
ついては前記のマニユアルを参照されたい。これ
らの詳細は、前記マニユアルに記述された特定の
環境システム以外のデータ処理システムに本発明
を組込む場合には価値がないので、本明細書に含
む必要はないので含まれていない。前記データ処
理システムに対する本発明の特徴の実施は、もち
ろん本発明が組込まれるシステムで用いるアーキ
テクチヤと技術によつて特定され、その場合、当
業者が必要とする情報は本明細書に含まれる説明
および図面から得られる。
【図面の簡単な説明】
第1図は本発明を含むシステムの概観を示すブ
ロツク図、第2図は本発明の実施例の詳細図であ
る。 2,4……領域、6,8,10,12……アテ
ンシヨン・ライン、14,16,18,20……
AND回路、22,24,26,28……マス
ク・ライン、30……OR回路、32……ライ
ン、34……PIOバス、36……ステージング・
レジスタ、38……優先順位回路、40……エン
コーダ。

Claims (1)

  1. 【特許請求の範囲】 1 プロセツサが中間アダプタを介してサテライ
    ト・モニタ装置と通信するデータ処理システムに
    おいて、異常を検出した特定のサテライトを識別
    するための装置にして、 第1の割込信号を前記アダプタに送る、前記特
    定のサテライト内の手段と、 前記第1の割込信号が特定のクラスのものであ
    つたことを示す第2の割込信号を前記プロセツサ
    に送る、前記アダプタ内の手段と、 前記特定のサテライトに関する追加情報要求信
    号を前記プロセツサから前記アダプタに送る手段
    と、 前記要求信号を前記特定のサテライトに送る、
    前記アダプタ内の手段と、 追加情報を前記特定のサテライトから前記アダ
    プタに与える手段と、 前記サテライトからの応答及び前記サテライト
    の識別情報を前記アダプタから前記プロセツサに
    与える手段とを含むサテライト識別機構。
JP57159713A 1981-11-10 1982-09-16 サテライト識別機構 Granted JPS5887638A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/319,870 US4458312A (en) 1981-11-10 1981-11-10 Rapid instruction redirection
US319870 1981-11-10

Publications (2)

Publication Number Publication Date
JPS5887638A JPS5887638A (ja) 1983-05-25
JPS6349804B2 true JPS6349804B2 (ja) 1988-10-05

Family

ID=23243954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57159713A Granted JPS5887638A (ja) 1981-11-10 1982-09-16 サテライト識別機構

Country Status (5)

Country Link
US (1) US4458312A (ja)
EP (1) EP0081071B1 (ja)
JP (1) JPS5887638A (ja)
CA (1) CA1178375A (ja)
DE (1) DE3277145D1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926481A (en) * 1988-12-05 1990-05-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Computer access security code system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553654A (en) * 1969-03-28 1971-01-05 Bell Telephone Labor Inc Fault isolation arrangement for distributed logic memories
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3675214A (en) * 1970-07-17 1972-07-04 Interdata Inc Processor servicing external devices, real and simulated
US3668651A (en) * 1970-12-30 1972-06-06 Ibm Working device code method of i/o control
GB1344474A (en) * 1971-03-04 1974-01-23 Plessey Co Ltd Fault detection and handling arrangements for use in data proces sing systems
FR2242910A5 (ja) * 1973-09-03 1975-03-28 Honeywell Bull Soc Ind
FR2253422A1 (en) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind Priority interrupt system for data processors - has cyclic scanning of calls in scratch pad memories
US4003028A (en) * 1974-10-30 1977-01-11 Motorola, Inc. Interrupt circuitry for microprocessor chip
US4004283A (en) * 1974-10-30 1977-01-18 Motorola, Inc. Multiple interrupt microprocessor system
US4023143A (en) * 1975-10-28 1977-05-10 Cincinnati Milacron Inc. Fixed priority interrupt control circuit
US4181941A (en) * 1978-03-27 1980-01-01 Godsey Ernest E Interrupt system and method
US4261034A (en) * 1979-07-02 1981-04-07 Computer Automation, Inc. Remote distributed interrupt control for computer peripherals
US4400778A (en) * 1979-11-05 1983-08-23 Litton Resources Systems, Inc. Large-volume, high-speed data processor
FR2470412B1 (fr) * 1979-11-19 1986-10-03 Bull Sa Procede et dispositif de comptabilisation et de gestion des evenements asynchrones emis par des appareils peripheriques dans un systeme de traitement de donnees
US4313162A (en) * 1979-12-14 1982-01-26 Burroughs Corporation I/O Subsystem using data link processors
US4332011A (en) * 1980-03-17 1982-05-25 Cambridge Telecommunications, Inc. Data processing arrangement including multiple groups of I/O devices with priority between groups and within each group

Also Published As

Publication number Publication date
US4458312A (en) 1984-07-03
EP0081071B1 (en) 1987-09-02
JPS5887638A (ja) 1983-05-25
EP0081071A3 (en) 1984-06-20
EP0081071A2 (en) 1983-06-15
CA1178375A (en) 1984-11-20
DE3277145D1 (en) 1987-10-08

Similar Documents

Publication Publication Date Title
US5337413A (en) Environment monitoring system for standard interface bus computer systems
US5644700A (en) Method for operating redundant master I/O controllers
JPH024932B2 (ja)
JP4487756B2 (ja) コンピュータシステム及びシステム監視プログラム
JPS634209B2 (ja)
JPS6349804B2 (ja)
JPS6112580B2 (ja)
JPH11120154A (ja) コンピュータシステムにおけるアクセス制御装置および方法
JPH0157376B2 (ja)
JP2706027B2 (ja) プログラマブルコントローラ
JPH0430245A (ja) マルチプロセッサ制御方式
JPH05224964A (ja) バス異常通知方式
JP2815730B2 (ja) アダプタ及びコンピュータシステム
JP2922342B2 (ja) 割込み制御装置
JPS58221533A (ja) 遠方監視制御方式
JPH10187473A (ja) 2重化情報処理装置
JP2778691B2 (ja) バス監視回路
JPS63158650A (ja) 情報処理装置
JPH0566799B2 (ja)
JPH0223445A (ja) バス監視制御方式
JPH0423139A (ja) 制御装置の障害処理方式
JP2019020766A (ja) 電子装置
JPH04266147A (ja) バスアダプタ装置
JPH0650486B2 (ja) データチェイン処理方式
JPS581251A (ja) 遠隔制御される装置