JPH03233384A - ポジトロンｃｔ用偶発同時計数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はポジトロンＣＴ装置（以下ｒＰＥＴＪと略称す
る。）に用いられる同時計数回路のうち、とくに、偶発
同時計数事象を検出する機能を備えた同時計数回路に関
する。

〔従来の技術〕

従来、ＰＥＴに用いられる同時計数回路については、ニ
ュークリア・インストルメント・アンド・メソッズ、１
４８．（１９７８年）第４１５頁から第４２３頁（Ｎｕ
ｃｌ、　Ｉｎｓｔｒｕｍ、Ｍｅｔｈｏｄｓ、１４ｇ（１
９８７）。

ｐｐ、４１５−４２３において論じられている。

本論文に述べられているＰＥＴ用同時計数回路の概要つ
いて第２図と第３図を用いて説明する。

第２図において１便宜上、同時計数は８個の検出器グル
ープ間でとられるものとする。１は各検出器グループの
タイミングパルス、Ｔｌ、Ｔ２．・・・Ｔ８である。２
は入力の偶数パリイテイを判定するパリイテイチェッカ
ー　３はＯＲ回路、４は遅延回路、５はフリップフロッ
プである。第３図はこの同時計数回路の動作を説明する
タイミングダイヤグラムである。ここでは、説明を簡単
にするため、タイミングパルスＴｌ、Ｔ３．Ｔ４のみが
到来する場合について考える。ＯＲ回路３の出力は遅延
回路４によって、を−時間だけ遅れて出力される。この
遅延時間ｔｄは同時計数回路のタイムウィンドに対応す
る時間であり、ｔｄの長さを変えることにより、タイム
ウィンドの幅を変えることができる。パリイテイチエツ
カー２の出力は入力パルスＴ１〜Ｔ８の論理条件に応じ
て、図示するようになる。同時計数事象Ｅの検出はフリ
ップフロップ５により行われる。すなわち、遅延回路４
の出力が立ち上がった時間において、Ｔ１に引き続いて
Ｔ３がｔ、ａ時間内に到来したとき、Ｅ出力が得られる
。１６時間内に３個の入力が到来したときあるいは自分
自身の場合のみ到来したときにはＥ出力は生じない。こ
のようにして、適宜、同時計数事象Ｅが検出される。

〔発明が解決しようとする課題〕

上記従来技術は、偶然に起こる偶発同時計数事象の補正
について配慮がされておらず、ＰＥＴの画像データの定
量性を損う問題があった。

本発明の目的はパリイテイチェッカーを用いた同時計数
回路に偶発同時計数事象を検出する機能を備えることで
ある。

〔課題を解決するための手段〕

上記目的を達成するためには、タイムウィンドに関係す
る時間ｔ、内に生じた２つの事象がパリイテイチエツカ
ーに到来したとき、むしろ、同時計数を検出しないよう
工夫する必要がある。例えば、タイミングパルスＴ１〜
Ｔ８をある一定時間ずつ遅延させて、パリイテイチェッ
カーに入力させてやればよい。

〔作用〕

第４図は偶発同時計数を検出する概念を示すタイミング
・ダイヤグラムであり、タイミングパルスＴｌ、Ｔ３．
Ｔ４が同時に生じた場合を想定している。これらのパル
スは、それぞれ、同時計数回路のタイムウィンドに対応
する時間ｔｄ以上の時間ｔａ、ｔａだけ遅延して、パリ
イテイチエツカーに入力するものとする。この場合、第
３図のタイミングダイヤグラムで説明したように、バリ
イテイチェッカーの入力部で、それぞれは時間ｔｄ以内
に到来できなくなり、その結果、Ｅ出力が生じないのは
明らかである。第５図は偶然に２つのタイミングパルス
ＴｌとＴ３／がパリイテイチェツカーの入力部において
、時間ｔｄ内に到来した場合を示すタイミングダイヤグ
ラムである。この場合、Ｅ出力が生ずるのは第３図の説
明で明らかである。

〔実施例〕

以下、本発明の一実施例を第１図により説明する０図に
おいて６はそれぞれ、遅延時間ｔａｘ〜ｔｉｅをもつ第
２の遅延回路である。遅延時間ｔａ２〜ｔｄａの関係は
下記の如くなるように選ばれている。

を罐ｚ＞ｔｉ ｔ　１１１＞　ｔ　ｄｔ−ｔ　＋　ｔ　ａｉ＝３〜８ 但し、相互の遅延時間がｔｉ以以上能っていれば、もち
ろん、この通りである必要はない。

各検出器グループのタイミングパルスＴ２〜Ｔ８は各グ
ループに対応して遅延時間ｔａ２〜ｔｄａをもつ、第２
の遅延回路６群に入力される。同時計数事象が生じたと
き、あらたに追加された第２の遅延回路の各々により、
本来、同時計数事象として計数されるものが計数されな
くなる。この結果、本回路で計数される事象はすべて偶
発同時計数事象となる。

本実施例により、従来の遅延同時計数回路をパリイテイ
チェッカーから成る同時計数回路にも拡張することが可
能となる。この結果、パリイテイチェツカーから成る同
時計数回路を用いたＰＥＴにおいても、いわゆる、オフ
タイムウィンドを備えた偶発同時計数回路を付加するこ
とができ、リアルタイムで偶発同時計数の補正が可能と
なる。

〔発明の効果〕

本発明によれば、オフタイムウィンドをもつ簡便な偶発
同時計数回路ができるので、リアルタイムで偶発同時計
数の補正ができる。この結果、ＰＥＴの画像の定量的な
評価が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を表す回路のブロックダイヤ
グラム、第２図は従来技術の一例を表す回路のブロック
ダイヤグラム、第３図は従来技術の動作概念を示すタイ
ミングダイヤグラム、第４図と第５図は解決手段を示す
タイミングダイヤグラムである。 １・・・タイミングパルス、 ２・・・バリイテイチェッ力 ３・・・ＯＲ回路。 ４・・・第１の遅延回路、 ５・・・フ 茅 目 茅 固 茅 目

Claims (1)

【特許請求の範囲】
1. １、パリイテイチエツカーと、ＯＲ回路と、第１の遅延
   回路と、フリップフロップと、該フリップフロップのリ
   セット回路より成るポジトロンＣＴ装置用同時計数回路
   において、前記パリイテイチエツカーの入力信号に同時
   計数回路のタイムウインドに対応する時間以上互いに異
   なる遅延時間を付与する第２の遅延回路を設けたことを
   特徴とするポジトロンＣＴ装置用偶発同時計数回路。