SU1485299A1 - Устройство для отображения информации на экране телевизионного индикатора - Google Patents
Устройство для отображения информации на экране телевизионного индикатора Download PDFInfo
- Publication number
- SU1485299A1 SU1485299A1 SU874315778A SU4315778A SU1485299A1 SU 1485299 A1 SU1485299 A1 SU 1485299A1 SU 874315778 A SU874315778 A SU 874315778A SU 4315778 A SU4315778 A SU 4315778A SU 1485299 A1 SU1485299 A1 SU 1485299A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- unit
- counter
- control
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
Изобретение относится к области автоматики и вычислительной техники и может быть использовано для вывода графической информации из ЭВМ. Цель изобретения - повышение достоверности отображаемой информации. Устройство содержит блок 1 памяти, формирователь 2 видеосигнала, телевизионный индикатор 3, блок 4 управ-1 ления, блок 5 задания этапов конт роля, блок 6 обработки избыточных кодов, счетчики 7 и 11, элементы И 8-10, блок 12 сравнения и триггер 13 с соответствующими связями. Двоичные коды изображения поступают из блока 1 памяти в формирователь 2, где преобразуются в видеосигнал. Блок 5 задания этапов контроля выбирает этап контроля устройства, в соответствии с которым блок 6 производит анализ избыточного кода и в случае выявления сбоя через элемент И 8 прибавляет единицу в счетчик 11. Блок 12 сравнения сравнивает текущее число сбоев с с допустимым в заданном интервале . времени, определяемом счетчиком 7. I/ В случае превышения допустимого чис- β ла сбоев триггер 13 формирует сигнал Ц неисправности устройства. 1 ил., =
1 табл. ~
1485299
з # '1485299 4
Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода графической информации на ЭВМ. 5
Цель изобретения - повышение достоверности отображаемой информации.
На чертеже представлена структурная схема предлагаемого устройства.
Устройство содержит блок 1 памя- Ю ти, формирователь 2 видеосигналов, телевизионный индикатор 3, блок 4 управления, блок 5 задания этапов контроля, блок 6 обработки избыточных кодов, первый счетчик 7, первый 15 элемент И 8, второй элемент И 9, третий элемент И 10, второй счетчик 11, блок 12 сравнения, триггер 13, первый вход 14 элемента И 8, счетный вычитающий вход 15 счетчика 7, первые 20 входы 16 и 17 соответственно элемен- \ тов И 9, 10.
Устройство работает следующим образом. 25
Работа устройства синхронизируется по времени блоком 4 управления, который вырабатывает необходимые дискретные метки времени и управляющие сигналы для всех блоков и узлов устройства.
Двоичное представление изображения из блока 1 памяти поступает в формирователь 2 видеосигналов, где преобразуется в последовательность импульсов засветки экрана (видеосиг- ^5 нал), которая отображается на экране телевизионного индикатора 3.
Блок 5 задания этапов контроля на основе информации, поступающей на его входы, осуществляет выбор этапа контроля и выдает на соответствующие входы блока 6 обработки избыточных кодов сигналы, указывающие, какой именно этап контроля необходимо выполнять в данный момент. В соответствии с этими сигналами блок 6 устанавливается в исходное состояние. Выполнив над проверочными й информационными битами преобразования, которые определяются алгоритмом деко- 50 дирования двоичного избыточного кода, блок 6 принимает решение о наличии или отсутствии ошибок в информации на выходе формирователя 2 видеосигналов (в последовательности им- $5 пульсов засветки экрана).
Все сигналы, формируемые элементами И 8-10, находятся в пределах
гасящего кадрового импульса. Соответствующие метки времени поступают из блока 4 управления на входы 14-17 элементов И 8-10. .
При наличии ошибки на выходе блока 6 отработки избыточных кодов появляется сигнал ”Сбой”, свидетельствующий о недостоверности отображаемой информации. При этом на выходе элемента И 8 в соответствующий момент времени появляется импульс, поступающий на счетный вход счетчика 11. Счетчик 11 подсчитывает количество "сбойных" кадров за время заданного интервала, например цикла из N кадров. Сбойным считается кадр, в котором зафиксирован сигнал ошибки. Таким образом, в течение N кадров в счетчике 11 накопится число 8(δ^Ν), соответствующее количеству ''сбойных" кадров . Выход счетчика 11 подключен к входу блока 12 сравнения, который производит сравнение 5 с допущенными значениями числа сбоев., при которых устройство признается неисправным.
Условия сравнения блока 12 приве-<
дены в таблице. | |
Число, накопленное в счетчике 12 | Выход схемы 12 |
δζΜ | Устройство исправно (логический "0") ' |
Устройство неисправ- | |
ΐ | но (логическая "1") |
Примечание.М-допустимое количество "сбойных" кадров,заданное априорно и определяющее порог, при превьшении которого фиксируется сигнал об отказе устройства.
Счетчик 7 и элементы К 8-10 определяют цикл анализа, т.е. тот временной интервал (Ν кадров), в течение которого счетчик 11 подсчитывает "сбойные" кадры. При этом цикл анализа задается модулем счета N счетчика 7.
На вычитающий вход 15 счетчика 7 в процессе работы устройства один раз в кадр поступает счетный сигнал
.5 1485299
до тех пор, пока его состояние не станет равным нулю. Это означает, что очередной цикл анализа закончен и элементы К 9 и 10 формируют сигналы установки "О” соответственно для счетчика 11 и триггера 13, далее процесс контроля повторяется аналогично описанному выше.
Таким образом, на выходе триггера ю 13 в каждом цикле анализа неисправностей появляется сигнал, свидетельствующий о наличии или отсутствии отказа устройства, при этом кратковременные сбои не фиксируются о 15
Таким образом, изобретение обеспечивает повышение достоверности отображаемой информации за счет того, что исключается влияние возможных единичных сбоев, которые могут при- 20 вести к решению о неисправности устройства .
1
Claims (1)
- Формула изобретения25Устройство для отображения информации на экране,телевизионного индикатора, содержащее блок памяти, формирователь видеосигнала, блок управления, блок задания этапов контроля, 30 блок обработки избыточных кодов, адресный вход которого соединен с первым выходом блока задания этапов конт'роля, информационный вход которого и информационные входы блока обработ- д5 ки избыточных кодов и формирователя видеосигнала подключены к выходу блока памяти, адресный вход которого соединен с первым выходом блока управления, второй выход которого подклю—; чен к управляющему входу блока задания этапов контроля, второй выход которого соединен с информационным входом блока управления, третий выход которого подключен к входу синхронизации блока обработки избыточных кодов, тактовый вход которого и видеовход телевизионного индикатора соединены с выходом формирователя видеосигнала, отличающееся тем, что, с целью повышения достоверности отображаемой информации, устройство содержит первый, второй и третий элементы И, первый и второй счетчики, блок сравнения и триггер, вход нуля которого подключен к выходу третьего элемента И, первый вход которого, первые входы первого и второго элементов И и вычитающий вход первого счетчика соединены с четвертый выходом блока управления, выход блока обработки избыточных кодов подключен к второму входу первого элемента И, выход которого соеди!нен со счетным входом второго счетчика, выход которого подключен к входу блока сравнения, выход которого соединен с входом установки единицы триггера, выход, которого является выходом сигнала отказа устройства, выход первого счетчика подключен к вторым входам второго и третьего элементов И, выход второго элемента И соединен с входом установки нуля второго счетчика о
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874315778A SU1485299A1 (ru) | 1987-10-13 | 1987-10-13 | Устройство для отображения информации на экране телевизионного индикатора |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874315778A SU1485299A1 (ru) | 1987-10-13 | 1987-10-13 | Устройство для отображения информации на экране телевизионного индикатора |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1485299A1 true SU1485299A1 (ru) | 1989-06-07 |
Family
ID=21331517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874315778A SU1485299A1 (ru) | 1987-10-13 | 1987-10-13 | Устройство для отображения информации на экране телевизионного индикатора |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1485299A1 (ru) |
-
1987
- 1987-10-13 SU SU874315778A patent/SU1485299A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2215890A (en) | Error correction in frame store | |
SU1485299A1 (ru) | Устройство для отображения информации на экране телевизионного индикатора | |
JPS5817745A (ja) | 同期検出方式 | |
US4852095A (en) | Error detection circuit | |
SU1173415A1 (ru) | Устройство дл статистического контрол логических блоков | |
JP3063291B2 (ja) | 回線監視回路 | |
SU1297018A2 (ru) | Устройство дл задани тестов | |
SU1080218A2 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU836803A1 (ru) | Устройство дл предотвращени ошибок впРиНиМАЕМОй диСКРЕТНОй иНфОРМАции | |
SU1061275A1 (ru) | Устройство дл исправлени одиночных и обнаружени многократных ошибок | |
SU1023356A1 (ru) | Устройство дл распознавани дефектов изображений объектов | |
SU1057946A1 (ru) | Устройство дл контрол дешифратора | |
SU744478A1 (ru) | Устройство дл поиска неисправностей | |
SU1293761A1 (ru) | Устройство дл контрол блоков буферной пам ти | |
SU941986A1 (ru) | Устройство дл контрол диспле | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
SU1564066A1 (ru) | Информационное устройство | |
RU1774339C (ru) | Устройство дл непрерывного контрол однотипных блоков ТВ аппаратуры | |
SU1243032A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
SU1111168A1 (ru) | Устройство дл формировани и регистрации сигналов неисправности | |
SU1386849A1 (ru) | Устройство дл преобразовани сигналов фотоэлектрического датчика | |
SU1192139A1 (ru) | Счетное устройство с исправлением сбоев (его варианты) | |
SU1062623A1 (ru) | Устройство дл контрол импульсов | |
SU1585833A1 (ru) | Устройство дл контрол синхронизма воспроизведенных сигналов |