JP2751945B2 - 誤り率警報装置 - Google Patents
誤り率警報装置Info
- Publication number
- JP2751945B2 JP2751945B2 JP31695792A JP31695792A JP2751945B2 JP 2751945 B2 JP2751945 B2 JP 2751945B2 JP 31695792 A JP31695792 A JP 31695792A JP 31695792 A JP31695792 A JP 31695792A JP 2751945 B2 JP2751945 B2 JP 2751945B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- error rate
- counting
- rate alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Alarm Devices (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Radio Transmission System (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は誤り率警報装置に関し、
特に１本の伝送路を通った信号を複数の受信部に分岐し
て、各受信信号の誤り監視を行なう誤り率警報装置に関
する。
特に１本の伝送路を通った信号を複数の受信部に分岐し
て、各受信信号の誤り監視を行なう誤り率警報装置に関
する。
【０００２】
【従来の技術】伝送路信号を受信する受信回路の信頼度
向上のため、１本の伝送路に対して受信部を複数個用意
し、伝送路信号を各受信部に分岐して入力し、各受信部
出力信号のうち最も誤り率の低い信号を選択して出力す
る２重化方式がある。
向上のため、１本の伝送路に対して受信部を複数個用意
し、伝送路信号を各受信部に分岐して入力し、各受信部
出力信号のうち最も誤り率の低い信号を選択して出力す
る２重化方式がある。
【０００３】図３はこの２重化方式に用いる誤り率警報
回路の従来例を示すブロック図である。図４は従来例の
タイムチャートを示す。図３において、伝送路信号入力
は２分岐されて受信回路１０，１１に入力された後、切
替回路１９に出力されて、切替制御回路１８より入力す
る切替制御信号により片方を選択して出力する。誤り検
出回路１２は、受信回路１０で受信した信号の誤り検出
を行ない、誤りがある場合には、エラーパルスｆを誤り
計数回路１４に出力する。分周回路１６は伝送路信号か
ら抽出したクロックまたは受信側に内蔵する発振器の出
力クロックを分周して誤り計数回路１４に出力する。誤
り計数回路１４は分周回路１６より入力するパルスｈの
周期内にある個数（ここでは５個とする）以上のエラー
パルスｆを入力すると図４のように誤り率警報ｊを切替
制御回路１８に発出する。
回路の従来例を示すブロック図である。図４は従来例の
タイムチャートを示す。図３において、伝送路信号入力
は２分岐されて受信回路１０，１１に入力された後、切
替回路１９に出力されて、切替制御回路１８より入力す
る切替制御信号により片方を選択して出力する。誤り検
出回路１２は、受信回路１０で受信した信号の誤り検出
を行ない、誤りがある場合には、エラーパルスｆを誤り
計数回路１４に出力する。分周回路１６は伝送路信号か
ら抽出したクロックまたは受信側に内蔵する発振器の出
力クロックを分周して誤り計数回路１４に出力する。誤
り計数回路１４は分周回路１６より入力するパルスｈの
周期内にある個数（ここでは５個とする）以上のエラー
パルスｆを入力すると図４のように誤り率警報ｊを切替
制御回路１８に発出する。
【０００４】同様にして、誤り検出回路１３は、受信回
路１１で受信した信号の誤り検出を行ない、誤りがある
場合にはエラーパルスｇを誤り計数回路１５に出力す
る。分周回路１７は伝送路信号から抽出したクロックま
たは受信側に内蔵する発振器の出力クロックを分周して
誤り計数回路１５に出力する。誤り計数回路１５は、分
周回路１７により入力するパルスｉの周期内にある個数
（ここでは５個）以上のエラーパルスｇを入力すると、
図４のように誤り率警報ｋを切替制御回路１８に発出す
る。
路１１で受信した信号の誤り検出を行ない、誤りがある
場合にはエラーパルスｇを誤り計数回路１５に出力す
る。分周回路１７は伝送路信号から抽出したクロックま
たは受信側に内蔵する発振器の出力クロックを分周して
誤り計数回路１５に出力する。誤り計数回路１５は、分
周回路１７により入力するパルスｉの周期内にある個数
（ここでは５個）以上のエラーパルスｇを入力すると、
図４のように誤り率警報ｋを切替制御回路１８に発出す
る。
【０００５】切替制御回路１８は、誤り計数回路１４，
１５より誤り率警報ｊ，ｋを入力して警報を発出してい
ない、受信回路を選択するように切替回路１９に切替制
御信号を発出する。
１５より誤り率警報ｊ，ｋを入力して警報を発出してい
ない、受信回路を選択するように切替回路１９に切替制
御信号を発出する。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の誤り率警報回路では、誤り率計数回路ごとに分周回
路があり、互いに非同期で分周動作を行なっているた
め、図４のようにエラーパルスｆ，ｇが同期に入力され
ても、誤り率警報ｊ，ｋの発出にタイムラグが発生す
る。切替制御回路１８は、タイムラグがあっても不要切
替を生じないように切替のガードタイムを必要とするた
め、制御回路の構成が複雑となる上、切替時間が長くな
るという欠点があった。
来の誤り率警報回路では、誤り率計数回路ごとに分周回
路があり、互いに非同期で分周動作を行なっているた
め、図４のようにエラーパルスｆ，ｇが同期に入力され
ても、誤り率警報ｊ，ｋの発出にタイムラグが発生す
る。切替制御回路１８は、タイムラグがあっても不要切
替を生じないように切替のガードタイムを必要とするた
め、制御回路の構成が複雑となる上、切替時間が長くな
るという欠点があった。
【０００７】そこで、本発明の技術的課題は、上記欠点
に鑑み、分岐された受信信号の誤り監視を行う場合に、
各誤り率警報の発出にタイムラグが生ずることを防止し
た誤り率警報装置を提供することである。
に鑑み、分岐された受信信号の誤り監視を行う場合に、
各誤り率警報の発出にタイムラグが生ずることを防止し
た誤り率警報装置を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、Ｎ本に
分岐された伝送路信号を各々受信するＮ個の受信回路か
らの出力から誤り検出を行うＮ個の誤り検出回路に接続
されＮ個の誤りパルスを受けて誤り率警報を発出する誤
り率警報装置において、前記誤り検出回路の誤りパルス
をカウントして計数時間内に所定値以上の誤りパルスが
入力されると前記誤り率警報を発出するＮ個の誤り計数
回路と、クロックを分周して前記Ｎ個の誤り計数回路に
計数および終了を示すタイミングパルスを共通に出力す
る１個の分周器とを有することを特徴とする誤り率警報
装置が得られる。
分岐された伝送路信号を各々受信するＮ個の受信回路か
らの出力から誤り検出を行うＮ個の誤り検出回路に接続
されＮ個の誤りパルスを受けて誤り率警報を発出する誤
り率警報装置において、前記誤り検出回路の誤りパルス
をカウントして計数時間内に所定値以上の誤りパルスが
入力されると前記誤り率警報を発出するＮ個の誤り計数
回路と、クロックを分周して前記Ｎ個の誤り計数回路に
計数および終了を示すタイミングパルスを共通に出力す
る１個の分周器とを有することを特徴とする誤り率警報
装置が得られる。
【０００９】また、本発明によれば、請求項１記載の誤
り率警報装置において、前記クロックは、前記伝送路信
号から抽出したものであることを特徴とする誤り率警報
装置が得られる。
り率警報装置において、前記クロックは、前記伝送路信
号から抽出したものであることを特徴とする誤り率警報
装置が得られる。
【００１０】即ち、本発明の誤り率警報装置は、各誤り
検出回路の誤りパルスを数えて計数時間内に設定値以上
の誤りパルスが入力されると誤り率警報を発出する２組
の誤り計数回路と、クロックを分周して前記２個の誤り
計数回路に計数開始、終了を示すタイミングパルスを共
通に出力する１個の分周回路とを備える。
検出回路の誤りパルスを数えて計数時間内に設定値以上
の誤りパルスが入力されると誤り率警報を発出する２組
の誤り計数回路と、クロックを分周して前記２個の誤り
計数回路に計数開始、終了を示すタイミングパルスを共
通に出力する１個の分周回路とを備える。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１２】図１は本発明の一実施例の誤り率警報回路
を示すブロック図である。図２は本発明の一実施例の誤
り率警報回路のタイムチャートを示す。図１において、
伝送路入力信号は、２分岐されて受信回路１，２に入力
された後、切替回路９に出力されて、切替制御回路８よ
り入力する切替制御信号により、片方を選択して出力す
る。誤り検出回路３は、受信回路１で受信した信号の誤
り検出を行ない、誤りがある場合には、エラーパルスａ
を誤り率警報回路の誤り計数回路５に出力する。誤り検
出回路４は、受信回路２で受信した信号の誤り検出を行
ない、誤りがある場合には、エラーパルスｂを誤り率警
報回路の誤り計数回路６に出力する。
を示すブロック図である。図２は本発明の一実施例の誤
り率警報回路のタイムチャートを示す。図１において、
伝送路入力信号は、２分岐されて受信回路１，２に入力
された後、切替回路９に出力されて、切替制御回路８よ
り入力する切替制御信号により、片方を選択して出力す
る。誤り検出回路３は、受信回路１で受信した信号の誤
り検出を行ない、誤りがある場合には、エラーパルスａ
を誤り率警報回路の誤り計数回路５に出力する。誤り検
出回路４は、受信回路２で受信した信号の誤り検出を行
ない、誤りがある場合には、エラーパルスｂを誤り率警
報回路の誤り計数回路６に出力する。
【００１３】分周回路７は、伝送路信号から抽出したク
ロックまたは受信側に内蔵する発振器の出力クロックを
分周して誤り計数回路５，６に出力する。誤り計数回路
５は、分周回路７より入力するパルスｃの周期内にあら
かじめ定められた個数（ここでは５個の例を示す）以上
のエラーパルスａを入力すると、図２のように誤り率警
報ｄを切替制御回路８に発出する。
ロックまたは受信側に内蔵する発振器の出力クロックを
分周して誤り計数回路５，６に出力する。誤り計数回路
５は、分周回路７より入力するパルスｃの周期内にあら
かじめ定められた個数（ここでは５個の例を示す）以上
のエラーパルスａを入力すると、図２のように誤り率警
報ｄを切替制御回路８に発出する。
【００１４】同様にして誤り計数回路６は分周回路７よ
り入力するパルスｃの周期内にあらかじめ定められた個
数以上のエラーパルスｂを入力すると、図２のように誤
り率警報ｅを出力する。
り入力するパルスｃの周期内にあらかじめ定められた個
数以上のエラーパルスｂを入力すると、図２のように誤
り率警報ｅを出力する。
【００１５】
【発明の効果】以上説明したように本発明は、分周回路
を１つにしてこの出力を２組の誤り計数回路に共通に与
えたので、伝送路に誤りが生じたときの、誤り率警報が
２つ同時に発出し、切替制御回路に切替のガードタイム
が不要となるため制御回路の構成が簡単となり、切替時
間も短かくて済む。
を１つにしてこの出力を２組の誤り計数回路に共通に与
えたので、伝送路に誤りが生じたときの、誤り率警報が
２つ同時に発出し、切替制御回路に切替のガードタイム
が不要となるため制御回路の構成が簡単となり、切替時
間も短かくて済む。
【図１】本発明の一実施例のブロック図である。
【図２】図１に示した実施例の各部における信号波形図
である。
である。
【図３】従来例のブロック図である。
【図４】図３に示した従来例の各部における信号波形図
である。
である。
１，２ 受信回路 ３，４ 誤り検出回路 ５，６ 誤り計数回路 ７ 分周回路 １０，１１ 受信回路 １２，１３ 誤り検出回路 １４，１５ 誤り計数回路 １６，１７ 分周回路 １８ 切替制御回路 １９ 切替回路
Claims (2)
- 【請求項１】 Ｎ本に分岐された伝送路信号を各々受信
するＮ個の受信回路からの出力から誤り検出を行うＮ個
の誤り検出回路に接続されＮ個の誤りパルスを受けて誤
り率警報を発出する誤り率警報装置において、前記誤り
検出回路の誤りパルスをカウントして計数時間内に所定
値以上の誤りパルスが入力されると前記誤り率警報を発
出するＮ個の誤り計数回路と、クロックを分周して前記
Ｎ個の誤り計数回路に計数および終了を示すタイミング
パルスを共通に出力する１個の分周器とを有することを
特徴とする誤り率警報装置。 - 【請求項２】 請求項１記載の誤り率警報装置におい
て、前記クロックは、前記伝送路信号から抽出したもの
であることを特徴とする誤り率警報装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31695792A JP2751945B2 (ja) | 1992-11-26 | 1992-11-26 | 誤り率警報装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31695792A JP2751945B2 (ja) | 1992-11-26 | 1992-11-26 | 誤り率警報装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164549A JPH06164549A (ja) | 1994-06-10 |
| JP2751945B2 true JP2751945B2 (ja) | 1998-05-18 |
Family
ID=18082823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31695792A Expired - Lifetime JP2751945B2 (ja) | 1992-11-26 | 1992-11-26 | 誤り率警報装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751945B2 (ja) |
-
1992
- 1992-11-26 JP JP31695792A patent/JP2751945B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164549A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1065417A (en) | Sampled signal detector | |
| JP2751945B2 (ja) | 誤り率警報装置 | |
| JPS6238379A (ja) | 超音波式物体センサ | |
| SU1688432A1 (ru) | Устройство дл контрол искажений дискретных сигналов в радиоканалах | |
| JP2947003B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JP2724781B2 (ja) | 誤り率検出回路 | |
| SU1714797A1 (ru) | Устройство дл контрол серий импульсов | |
| SU1716520A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU1142836A1 (ru) | Устройство дл обработки прерываний | |
| SU1676076A1 (ru) | Устройство дл контрол серий импульсов | |
| JP3372891B2 (ja) | クロック断検出回路 | |
| JPH05191235A (ja) | タイミング信号断検出装置 | |
| SU898604A1 (ru) | Селектор импульсов по частоте следовани | |
| SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
| SU1307565A1 (ru) | Устройство дл контрол временных интервалов между импульсами | |
| JPH07118708B2 (ja) | バースト信号位相制御回路 | |
| SU1665526A1 (ru) | Устройство дл приема дискретной информации | |
| SU1503069A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| SU1095209A1 (ru) | Устройство дл счета предметов,перемещаемых конвейером | |
| SU847321A1 (ru) | Устройство дл контрол источникапОСлЕдОВАТЕльНОСТи иМпульСОВ | |
| SU1387182A1 (ru) | Программируемый многоканальный таймер | |
| SU836803A1 (ru) | Устройство дл предотвращени ошибок впРиНиМАЕМОй диСКРЕТНОй иНфОРМАции | |
| SU1624398A1 (ru) | Способ измерени временных интервалов и устройство дл его осуществлени | |
| JPH06132857A (ja) | 伝送路の品質監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980128 |