JPH05191235A - タイミング信号断検出装置 - Google Patents
タイミング信号断検出装置Info
- Publication number
- JPH05191235A JPH05191235A JP2192592A JP2192592A JPH05191235A JP H05191235 A JPH05191235 A JP H05191235A JP 2192592 A JP2192592 A JP 2192592A JP 2192592 A JP2192592 A JP 2192592A JP H05191235 A JPH05191235 A JP H05191235A
- Authority
- JP
- Japan
- Prior art keywords
- output
- timing signal
- signal
- clock
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 完全にディジタル化して小型化と信頼性の向
上を図る。 【構成】 カウンタ１４には可変周期のクロックが入力
されており、リセットから一定の時間τ後にその出力Ｑ
１２を“Ｌ”から“Ｈ”にする。しかし、それ以前にリ
セットパルスが入れば、カウンタ１４は再びリセットさ
れ、出力Ｑ１２は“Ｈ”になることはなく、ノーマル状
態を保つ。タイミング信号があるときにはカウンタ１４
に一定周期でリセットパルスが入力されており、出力Ｑ
１２はノーマル状態を保っている。しかし、タイミング
信号が断状態になるとリセットパルスがなくなるので、
信号１４−Ｑ１２は“Ｈ”になり、ＳＲフリップフロッ
プ１５がセットされてアラーム状態になる。
上を図る。 【構成】 カウンタ１４には可変周期のクロックが入力
されており、リセットから一定の時間τ後にその出力Ｑ
１２を“Ｌ”から“Ｈ”にする。しかし、それ以前にリ
セットパルスが入れば、カウンタ１４は再びリセットさ
れ、出力Ｑ１２は“Ｈ”になることはなく、ノーマル状
態を保つ。タイミング信号があるときにはカウンタ１４
に一定周期でリセットパルスが入力されており、出力Ｑ
１２はノーマル状態を保っている。しかし、タイミング
信号が断状態になるとリセットパルスがなくなるので、
信号１４−Ｑ１２は“Ｈ”になり、ＳＲフリップフロッ
プ１５がセットされてアラーム状態になる。
Description
【０００１】
【産業上の利用分野】本発明は、タイミング信号断検出
装置に関し、特に、モジュール間でタイミング信号を受
け渡す過程で受け側モジュールで信号断になっていない
かの確認を行なうために使用して好適なタイミング信号
断検出装置に関する。
装置に関し、特に、モジュール間でタイミング信号を受
け渡す過程で受け側モジュールで信号断になっていない
かの確認を行なうために使用して好適なタイミング信号
断検出装置に関する。
【０００２】
【従来の技術】従来、この種のタイミング信号断検出装
置として、図４に示すものが知られている。
置として、図４に示すものが知られている。
【０００３】同図において、Ｔフリップフロップ１０１
とＤフリップフロップ１０２〜１０４は縦続接続されて
おり、タイミング信号ＴＩＭ１〜ＴＩＭ４の信号断情報
を収集し、単安定マルチバイブレータ１０５のトリガイ
ンプットに入力している。一方、単安定マルチバイブレ
ータ１０５では、抵抗（Ｒ）とコンデンサ（Ｃ）で決ま
る時定数を一番長周期のタイミング信号ＴＩＭ４よりも
長く設定することにより、タイミング信号が存在してい
る場合は“Ｈ”レベルを、タイミング信号断の場合は
“Ｌ”レベルを出力するようにしている。
とＤフリップフロップ１０２〜１０４は縦続接続されて
おり、タイミング信号ＴＩＭ１〜ＴＩＭ４の信号断情報
を収集し、単安定マルチバイブレータ１０５のトリガイ
ンプットに入力している。一方、単安定マルチバイブレ
ータ１０５では、抵抗（Ｒ）とコンデンサ（Ｃ）で決ま
る時定数を一番長周期のタイミング信号ＴＩＭ４よりも
長く設定することにより、タイミング信号が存在してい
る場合は“Ｈ”レベルを、タイミング信号断の場合は
“Ｌ”レベルを出力するようにしている。
【０００４】
【発明が解決しようとする課題】上述した従来のタイミ
ング信号断検出装置においては、ディジタル化や小型化
する上で次のような課題があった。 単安定マルチバイブレータのパルスの長さを決定する
ために抵抗とコンデンサーが外付け部品として必要であ
り、完全なディジタル化が不可能である。 装置の小型化を図るためにＩＣ化をしようとしても、
単安定マルチバイブレータの周囲に外付け部品が必要な
ため、ＩＣの中に取り込むことができない。従って、回
路の必要数だけスペースを要するし、部品点数が増えて
信頼性という点で著しく不利である。 装置の使用するモードによってたイミング信号の周期
を変えたいというような要求がある場合、抵抗やコンデ
ンサの値を変更する必要があり、汎用性という点で不利
になる。
ング信号断検出装置においては、ディジタル化や小型化
する上で次のような課題があった。 単安定マルチバイブレータのパルスの長さを決定する
ために抵抗とコンデンサーが外付け部品として必要であ
り、完全なディジタル化が不可能である。 装置の小型化を図るためにＩＣ化をしようとしても、
単安定マルチバイブレータの周囲に外付け部品が必要な
ため、ＩＣの中に取り込むことができない。従って、回
路の必要数だけスペースを要するし、部品点数が増えて
信頼性という点で著しく不利である。 装置の使用するモードによってたイミング信号の周期
を変えたいというような要求がある場合、抵抗やコンデ
ンサの値を変更する必要があり、汎用性という点で不利
になる。
【０００５】本発明は、上記課題にかんがみてなされた
もので、完全にディジタル化して小型化と信頼性の向上
を図ることが可能なタイミング信号断検出装置の提供を
目的とする。
もので、完全にディジタル化して小型化と信頼性の向上
を図ることが可能なタイミング信号断検出装置の提供を
目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、複数のタイミング信号を
入力してタイミング信号が正常状態のときに所定の間隔
でリセットパルスを出力しタイミング信号が断状態の時
に同リセットパルスの出力を停止する信号断情報収集手
段と、可変周期のクロックを出力するクロック出力手段
と、このクロック出力手段から出力されるクロックを計
数して所定数となったときに警報を発生せしめるととも
に上記信号断情報収集手段から出力されるリセットパル
スにてリセットされる警報手段とを備えた構成としてあ
る。
め、請求項１にかかる発明は、複数のタイミング信号を
入力してタイミング信号が正常状態のときに所定の間隔
でリセットパルスを出力しタイミング信号が断状態の時
に同リセットパルスの出力を停止する信号断情報収集手
段と、可変周期のクロックを出力するクロック出力手段
と、このクロック出力手段から出力されるクロックを計
数して所定数となったときに警報を発生せしめるととも
に上記信号断情報収集手段から出力されるリセットパル
スにてリセットされる警報手段とを備えた構成としてあ
る。
【０００７】また、請求項２にかかる発明は、請求項１
に記載のタイミング信号断検出装置において、上記クロ
ック出力手段を、反転手段の後段に複数の遅延手段を直
列に接続するとともにいずれかの遅延手段の出力を選択
的に上記反転手段の入力とする選択手段を備えた構成と
してある。
に記載のタイミング信号断検出装置において、上記クロ
ック出力手段を、反転手段の後段に複数の遅延手段を直
列に接続するとともにいずれかの遅延手段の出力を選択
的に上記反転手段の入力とする選択手段を備えた構成と
してある。
【０００８】
【作用】上記のように構成した請求項１にかかる発明に
おいては、信号断情報収集手段は複数のタイミング信号
を入力してタイミング信号が正常状態のときに所定の間
隔でリセットパルスを出力しタイミング信号が断状態の
時に同リセットパルスの出力を停止し、クロック出力手
段は可変周期のクロックを出力する。そして、警報手段
はこのクロック出力手段から出力されるクロックを計数
して所定数となったときに警報を発生せしめるとともに
上記信号断情報収集手段から出力されるリセットパルス
にてリセットされる。
おいては、信号断情報収集手段は複数のタイミング信号
を入力してタイミング信号が正常状態のときに所定の間
隔でリセットパルスを出力しタイミング信号が断状態の
時に同リセットパルスの出力を停止し、クロック出力手
段は可変周期のクロックを出力する。そして、警報手段
はこのクロック出力手段から出力されるクロックを計数
して所定数となったときに警報を発生せしめるとともに
上記信号断情報収集手段から出力されるリセットパルス
にてリセットされる。
【０００９】また、上記のように構成した請求項２にか
かる発明においては、反転手段の後段に複数の遅延手段
を直列に接続するとともにいずれかの遅延手段の出力を
選択的に上記反転手段の入力とする選択手段を備えてお
り、選択する遅延手段の遅延時間に応じて可変周期のク
ロックを出力する。
かる発明においては、反転手段の後段に複数の遅延手段
を直列に接続するとともにいずれかの遅延手段の出力を
選択的に上記反転手段の入力とする選択手段を備えてお
り、選択する遅延手段の遅延時間に応じて可変周期のク
ロックを出力する。
【００１０】
【実施例】以下、図面にもとづいて本発明の実施例を説
明する。図１は、本発明の一実施例にかかるタイミング
信号断検出装置のブロック図である。本実施例において
は、タイミング信号が四種類あり、クロックスピードと
して四種類選択できるようにしている。
明する。図１は、本発明の一実施例にかかるタイミング
信号断検出装置のブロック図である。本実施例において
は、タイミング信号が四種類あり、クロックスピードと
して四種類選択できるようにしている。
【００１１】同図において、フリップフロップ１〜４は
縦続接続されており、タイミング信号を収集する。ここ
で、各フリップフロップ１〜４はＴフリップフロップ１
とＤフリップフロップ４とから構成されている。フリッ
プフロップ４の出力はＮＯＴ回路５に入力され、同ＮＯ
Ｔ回路５の出力は遅延素子６に入力されている。遅延素
子６の出力はフリップフロップ４の出力とともにＡＮＤ
回路７に入力されており、これらのＮＯＴ回路５と遅延
素子６とＡＮＤ回路７とで立ち上がりエッジを“Ｈ”パ
ルスに変換する機能を果たしている。
縦続接続されており、タイミング信号を収集する。ここ
で、各フリップフロップ１〜４はＴフリップフロップ１
とＤフリップフロップ４とから構成されている。フリッ
プフロップ４の出力はＮＯＴ回路５に入力され、同ＮＯ
Ｔ回路５の出力は遅延素子６に入力されている。遅延素
子６の出力はフリップフロップ４の出力とともにＡＮＤ
回路７に入力されており、これらのＮＯＴ回路５と遅延
素子６とＡＮＤ回路７とで立ち上がりエッジを“Ｈ”パ
ルスに変換する機能を果たしている。
【００１２】ＮＯＴ回路８と遅延素子９〜１２はそれぞ
れ縦続接続されており、遅延素子９〜１２の出力をセレ
クタ１３に接続するとともに同セレクタ１３の出力を上
記ＮＯＴ回路８の入力に接続している。すなわち、セレ
クタ１３にて遅延素子９〜１２のいずれかを選択するこ
とにより反転出力を所定時間だけ遅らせて入力に返し、
可変周期のクロックを出力することができる。なお、セ
レクタ１３における遅延素子９〜１２の選択は選択信号
ＳＥＬ１，ＳＥＬ２の組み合わせで行なう。
れ縦続接続されており、遅延素子９〜１２の出力をセレ
クタ１３に接続するとともに同セレクタ１３の出力を上
記ＮＯＴ回路８の入力に接続している。すなわち、セレ
クタ１３にて遅延素子９〜１２のいずれかを選択するこ
とにより反転出力を所定時間だけ遅らせて入力に返し、
可変周期のクロックを出力することができる。なお、セ
レクタ１３における遅延素子９〜１２の選択は選択信号
ＳＥＬ１，ＳＥＬ２の組み合わせで行なう。
【００１３】カウンタ１４のカウンタ入力にはＮＯＴ回
路８の入力であるクロック出力が接続され、同カウンタ
１４のリセット入力には上記ＡＮＤ回路７のパルス出力
が接続されている。また、カウンタ１４はカウント数に
応じていずれか一つのカウント出力Ｑ１〜Ｑ１２を
“Ｈ”レベルにし、カウント出力Ｑ１２をＳＲフリップ
フロップ１５のセット端子に接続し、同ＳＲフリップフ
ロップのリセット端子には上記ＡＮＤ回路７のパルス出
力を接続してある。
路８の入力であるクロック出力が接続され、同カウンタ
１４のリセット入力には上記ＡＮＤ回路７のパルス出力
が接続されている。また、カウンタ１４はカウント数に
応じていずれか一つのカウント出力Ｑ１〜Ｑ１２を
“Ｈ”レベルにし、カウント出力Ｑ１２をＳＲフリップ
フロップ１５のセット端子に接続し、同ＳＲフリップフ
ロップのリセット端子には上記ＡＮＤ回路７のパルス出
力を接続してある。
【００１４】次に、上記構成からなる本実施例の動作を
説明する。タイミング信号を入力する順番については、
必ず前段のフリップフロップに入力される信号の周期が
後段のフリップフロップに入力される信号の周期以上で
なければならない。つまり、ＴＩＭｎの周期をＴｎとす
ると、Ｔ１≧Ｔ２≧Ｔ３≧Ｔ４でなければならない。
説明する。タイミング信号を入力する順番については、
必ず前段のフリップフロップに入力される信号の周期が
後段のフリップフロップに入力される信号の周期以上で
なければならない。つまり、ＴＩＭｎの周期をＴｎとす
ると、Ｔ１≧Ｔ２≧Ｔ３≧Ｔ４でなければならない。
【００１５】いま、タイミング信号ＴＩＭ１〜ＴＩＭ４
が図２に示すような信号だとすると、Ｔフリップフロッ
プ１に入力されたタイミング信号ＴＩＭ１は二分周さ
れ、信号１−Ｑのようになる。さらに、この信号１−Ｑ
はそれぞれのクロックによるタイミングでＤフリップフ
ロップ２〜４へと伝達されてゆくが、タイミング信号Ｔ
ＩＭ１〜ＴＩＭ４のいずれかが信号断になると、信号２
−Ｑ〜４−Ｑに示すように断になった信号がクロック端
子に入力されているフリップフロップ以降のフリップフ
ロップの出力は“Ｌ”あるいは“Ｈ”に固定される。
が図２に示すような信号だとすると、Ｔフリップフロッ
プ１に入力されたタイミング信号ＴＩＭ１は二分周さ
れ、信号１−Ｑのようになる。さらに、この信号１−Ｑ
はそれぞれのクロックによるタイミングでＤフリップフ
ロップ２〜４へと伝達されてゆくが、タイミング信号Ｔ
ＩＭ１〜ＴＩＭ４のいずれかが信号断になると、信号２
−Ｑ〜４−Ｑに示すように断になった信号がクロック端
子に入力されているフリップフロップ以降のフリップフ
ロップの出力は“Ｌ”あるいは“Ｈ”に固定される。
【００１６】ＮＯＴ回路５と遅延素子６とＡＮＤ回路７
で構成される回路は、入力信号に立ち上がりエッジがあ
れば遅延素子６の遅延分の幅を持った“Ｈ”パルスを発
生し、入力信号が“Ｌ”あるいは“Ｈ”に固定されてい
れば“Ｌ”レベルを出力する。この“Ｈ”パルス信号は
カウンタ１４とフリップフロップ１５のリセットパルス
として働く。
で構成される回路は、入力信号に立ち上がりエッジがあ
れば遅延素子６の遅延分の幅を持った“Ｈ”パルスを発
生し、入力信号が“Ｌ”あるいは“Ｈ”に固定されてい
れば“Ｌ”レベルを出力する。この“Ｈ”パルス信号は
カウンタ１４とフリップフロップ１５のリセットパルス
として働く。
【００１７】図３に示すように、始めにＮＯＴ回路８の
出力が“Ｌ”だったとすると、遅延素子９〜１２の出力
にそれぞれの遅延時間を経て“Ｌ”が出力される。この
ときセレクタ１３は入力Ｄ４を選択しているので、信号
１３−Ｙには信号１２−ＯＵＴが出力される。ＮＯＴ回
路８の出力は信号１２−ＯＵＴに“Ｌ”が出力された瞬
間に“Ｈ”に変化する。更に、この“Ｈ”が一定の遅延
時間を経て信号１２−ＯＵＴに出力される瞬間に信号８
−ＯＵＴは“Ｌ”に変化する。
出力が“Ｌ”だったとすると、遅延素子９〜１２の出力
にそれぞれの遅延時間を経て“Ｌ”が出力される。この
ときセレクタ１３は入力Ｄ４を選択しているので、信号
１３−Ｙには信号１２−ＯＵＴが出力される。ＮＯＴ回
路８の出力は信号１２−ＯＵＴに“Ｌ”が出力された瞬
間に“Ｈ”に変化する。更に、この“Ｈ”が一定の遅延
時間を経て信号１２−ＯＵＴに出力される瞬間に信号８
−ＯＵＴは“Ｌ”に変化する。
【００１８】このようにして各出力は振動を繰り返し、
クロックが生成されていく。また、セレクト信号ＳＥＬ
１，ＳＥＬ２により遅延時間が調節でき、クロックの周
波数が変化する。図３において矢印で示した位置がクロ
ックの変化点である。カウンタ１４はこうして作られた
クロックを基準にしてリセットから一定の時間τ後にそ
の出力Ｑ１２を“Ｌ”から“Ｈ”にする。しかし、それ
以前にリセットパルスが入れば、つまりタイミング信号
の立ち上がりがあれば、カウンタ１４は再びリセットさ
れ、出力Ｑ１２は“Ｈ”になることはなく、ノーマル状
態を保つ。
クロックが生成されていく。また、セレクト信号ＳＥＬ
１，ＳＥＬ２により遅延時間が調節でき、クロックの周
波数が変化する。図３において矢印で示した位置がクロ
ックの変化点である。カウンタ１４はこうして作られた
クロックを基準にしてリセットから一定の時間τ後にそ
の出力Ｑ１２を“Ｌ”から“Ｈ”にする。しかし、それ
以前にリセットパルスが入れば、つまりタイミング信号
の立ち上がりがあれば、カウンタ１４は再びリセットさ
れ、出力Ｑ１２は“Ｈ”になることはなく、ノーマル状
態を保つ。
【００１９】タイミング信号が断状態になるとリセット
パルスがなくなるので、信号１４−Ｑ１２は“Ｈ”にな
り、ＳＲフリップフロップ１５がセットされてアラーム
状態になる。このように上記τが最も長周期のタイミン
グ信号の周期より若干長めになるようにセレクタ１３か
ら出力されるクロックの周期を設定すればタイミング信
号の断検出を行なうことができる。
パルスがなくなるので、信号１４−Ｑ１２は“Ｈ”にな
り、ＳＲフリップフロップ１５がセットされてアラーム
状態になる。このように上記τが最も長周期のタイミン
グ信号の周期より若干長めになるようにセレクタ１３か
ら出力されるクロックの周期を設定すればタイミング信
号の断検出を行なうことができる。
【００２０】
【発明の効果】以上説明したように本発明は、純粋に論
理回路だけで構成されているため、ＩＣ化が可能であ
り、部品点数を減らして装置の小型化や信頼性の向上を
図ることが可能なタイミング信号断検出装置を提供する
ことができる。
理回路だけで構成されているため、ＩＣ化が可能であ
り、部品点数を減らして装置の小型化や信頼性の向上を
図ることが可能なタイミング信号断検出装置を提供する
ことができる。
【図１】本発明の一実施例にかかるタイミング信号断検
出装置のブロック図である。
出装置のブロック図である。
【図２】動作のタイミングを示すタイミングチャートで
ある。
ある。
【図３】動作のタイミングを示すタイミングチャートで
ある。
ある。
【図４】従来のタイミング信号断検出装置のブロック図
である。
である。
１〜４…フリップフロップ ５…ＮＯＴ回路 ６…遅延素子 ７…ＡＮＤ回路 ８…ＮＯＴ回路 ９〜１２…遅延素子 １３…セレクタ １４…カウンタ １５…ＳＲフリップフロップ
Claims (2)
- 【請求項１】 複数のタイミング信号を入力してタイミ
ング信号が正常状態のときに所定の間隔でリセットパル
スを出力しタイミング信号が断状態の時に同リセットパ
ルスの出力を停止する信号断情報収集手段と、 可変周期のクロックを出力するクロック出力手段と、 このクロック出力手段から出力されるクロックを計数し
て所定数となったときに警報を発生せしめるとともに上
記信号断情報収集手段から出力されるリセットパルスに
てリセットされる警報手段とを具備することを特徴とす
るタイミング信号断検出装置。 - 【請求項２】 上記請求項１に記載のタイミング信号断
検出装置において、上記クロック出力手段を、反転手段
の後段に複数の遅延手段を直列に接続するとともにいず
れかの遅延手段の出力を選択的に上記反転手段の入力と
する選択手段とを備えた構成としたことを特徴とするタ
イミング信号断検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192592A JPH05191235A (ja) | 1992-01-10 | 1992-01-10 | タイミング信号断検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192592A JPH05191235A (ja) | 1992-01-10 | 1992-01-10 | タイミング信号断検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191235A true JPH05191235A (ja) | 1993-07-30 |
Family
ID=12068648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192592A Pending JPH05191235A (ja) | 1992-01-10 | 1992-01-10 | タイミング信号断検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141596A (ja) * | 2007-12-05 | 2009-06-25 | Nec Electronics Corp | 信号生成回路 |
-
1992
- 1992-01-10 JP JP2192592A patent/JPH05191235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141596A (ja) * | 2007-12-05 | 2009-06-25 | Nec Electronics Corp | 信号生成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
| US5438328A (en) | Circuit for measuring pulse width of remote control signal | |
| JPH05191235A (ja) | タイミング信号断検出装置 | |
| US5648797A (en) | Triggering circuit for use with computer game joystick | |
| US4176515A (en) | Electronic clock, particularly a quartz clock | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| JPH03267833A (ja) | クロック断検出回路 | |
| US5790112A (en) | Oscillation and trigger circuit for vertical synchronizing signal | |
| JP2751945B2 (ja) | 誤り率警報装置 | |
| JPS5838750B2 (ja) | 周期比較回路 | |
| US4164712A (en) | Continuous counting system | |
| JP2822680B2 (ja) | 信号検出回路 | |
| SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| SU1175030A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU1635266A1 (ru) | Устройство дл контрол дискретных каналов | |
| KR100237543B1 (ko) | 통신 시스템의 시스템 클럭 감시장치 | |
| KR940002522B1 (ko) | 디지탈 분주 확인 회로 | |
| JPH04321336A (ja) | アラーム収集方式 | |
| JPH05191236A (ja) | クロック断検出回路 | |
| RU1805467C (ru) | Устройство дл обслуживани запросов | |
| SU1142836A1 (ru) | Устройство дл обработки прерываний | |
| JPH05122032A (ja) | 発振停止検出装置 | |
| SU1221732A2 (ru) | Устройство дл контрол последовательности импульсов |