SU1221732A2 - Устройство дл контрол последовательности импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в системах контрол  вычислительных устройств и устройств, выдел юощх периодические импульсные сигналы. Цель изобретени  - увеличение достоверности контрол  путем обнаружени отсутстви  последовательности импульсов после включени  питающего напр жени , а также исключени  фиксатщи ложных сбоев при включении питающего напр жени . Устройство содержит счетные триггеры 1 и 2, триггер 3, логические элементы (ЛЭ) И 4-7, блок начальной установки 8, элемент задержки 9, ЛЭ ИЛИ 10, селектор импульсов 11, входную шину 12. Блок 8 содержит резисторы, конденсаторы, триггер, ЛЭ И,'лэ НЕ и шины 22, 23 и 24. Поставленна  цель достигаетс  тем, что в устройство по авторскому свидетельству № 7А8843 дополнительно введены блок начальной установки 8, два ЛЭ И, селектор импульсов 11 и триггер 3. Ил с 4.(Л

Description

00

Изобретение относитс  к импульсно технике и может быть использовано в системах контрол  вычислительных устройств- и устройств выдел юпшх периодические импульсные сигналы.

Цель изобретени  - увеличение достоверности контрол  за счет обнаружени  отсутстви  последовательности импульсов после включени  питающего напр жени  и исключени  фикса1ДИИ ложных сбоев при включении питающего напр жени  с

На фиг о 1 представлена функциональна  схема устройства дл  контрол  последовательности импульсов; на фиг, 2 - функциональна  схейа блока начальной установки на фиг 3 функциональна  схема селектора импульсов; на фиг о 4 - временные диаграммы , по сн ющие работу блока началной установки, на фиг, 5 и 6 - временны диаграммы, по сн ющие работу устройства .

Устройство дл  контрол  последовательности импульсов содержит два счетных триггера 1 и 2, триггер 3 четыре элемента И 4-7, блок 8 начальной установки, элемент 9 задержки, элемент ИЛИ 10 и селектор 11 импульсов , причем вход установки в нулевое состо ние второго счетного триггера 2 соединен с входом установки в единичное состо ние первого счетного триггера 1, счетньш вход которого подключен через элемент 9 задержки к счетному входу второго счетного триггера 2 и к первым входам перво™ го и второго элементов И 4 и 5, вторые входы которых соединены с единичными выходами соответственно первого и второго счетньк триггеров 1 и 2, нулевые выходы которых подключены к третьим входам соответственно второго и первого элементов И 5 и 4, выходы которых соединены с первым и вторым входами элемента ИЛИ 10, при этом выход триггера 3  вл етс  выходом устройства, а его первый вход соединен с выходом селектора 11 импульсов , вход которого подключен к выходу элемента ИЛИ 10, третий вход которого соединен с выходом первого дополнительного элемента И 6, первый второй и третий входы которого подключены соответственно к единичному выходупервого счетного триггера 1, к нулевому выходу второго счетного триггера 2 и к первому выходу блока 8 начальной установки, второй выход

которого соединен с первым входом второго дополнительного элемента И 7, выход которого подключен к счетному входу первого счетного триггера 1, вход установки в единичное состо ние которого соединен с вторым входом триггера 3 и с третьим выходом блока 8 начальной установки, вход которого подключен к втором

входу второго дополнительного элемента И 7 и к входной шине 12 устройства .

Блок 8 начальной установки содержит три резистора 13, 14 и 15 R1

(2,5 два конденсатора 16 и 17 С С2, триггер 18, два элемента И 19 и 20 и элемент НЕ 21, вход которого  вл етс  входом блока, а выход соединен с первым входом триггера 18, второй

0 входкоторого подключен к первым входам элементов И 19 и 20 и через первый резистор 13 к ишне питани , котора  через второй резистор 14 соединена с вторым входом первого

5 элемента И 19 и через первьм конденсатор 16 с общей шиной, котора  через второй конденсатор 17 соединена с вторым входом второго элемента И 20 и через третий резистор 15 с

Q шиной питани , при этом выходjвторого элемента И 20 подключен к пёрвоify выходу блока 8 второй выход которого соединен с выходом триггера 18, а выход первого элемента И 19 подключен к третьему входу триггера

18 и к третьему выходу блока 8,

Устройство дл  контрол  последовательности импульсов работает следуюUIHM образом.

Устройство перед началом работы должно быть приведено в исходное состо ние, т.е. триггер 1 установлен в единичное состо ние, а триггеры 2 и 3 в нулевое. Только после этого на вход устройства может быть подана контролируема  последовательность импульсов с, При включении устройства оно приводитс  в исходное состо ние блоком 8 начальной установки, который формирует управл ющий сигнал начальной установки на шине 22, устанавливающий все триггеры устройства в исходное состо ние, а на шинах 23 и 24 устанавливаютс  сигналы, блокирующие работу устройства на врем  приведени  его в исходное состо ние На первые выходыэлементов И 19 и 20 и Б -вход триггера 18 блока 8 начальной установки высокий

уровень потенциала через резистор 1 поступает одновременно с включением напр жени  (фиг. 4а, 5а), На вторых входах элементов И 19 и 20 высокий уровень потенциала растет экспоненциально (фиг. 4б, в; 56, в) и достигает порога срабатывани  логических элементов И 19 и 20 (фиг. 4г, д; 5г, д) через врем  t и t соответственно . Таким образом на выходе элементов И 19 и 20 формируютс  управл ющие сигналы соответствующей длительности. Величины t и t , определ ютс  номинальными значени ми R2-C1 и R3-C2 соответственно.

Одновременно с включением питающго напр жени  на вход устройства поступает контролируема  последовательность импульсов (фиг. 4е), котора  блокируетс  на элементе И 7 устройства сигналом с выхода триггера 18 блока 8 начальной установки (фиГо 4з), которьш устанавливаетс  в нулевое состо ние сигналом с выхода элемента И 19. Импульсы контролируемой последовательности, поступа  на вход блока 8 (фиг 4е), инвертируютс  элементом НЕ 21 (фиг с 4ж) и положительным фронтом устанавливают триггер 18 в единичное состо ние. Таким образом, при включении питани  на входы триггера 18 одновременно действуют сигнал обнулени  (на R-входе ) и сигнал установки в единичное состо ние (на С-входе). При этом триггер 18 будет находитьс  в нулевом состо нии Этот триггер установитс  в единичное состо ние после окончани  сигнала обнулени  на его f -входе по первому положительному

фронту сигнала на С-входе. 1.

Положительным сигналом на входе элемента И 7 устройства будет разрешено прохождение последовательности импульсов через элемент И 7, причем , поскольку разрешающий потенциал устанавливаетс  по отрицательному фронту импульса, устран етс  возможность уменьшени  длительности положительного полупериода контролируемых импульсов в момент сн ти  блокировки. Первый импульс с- выхода элемента И 7 устанавливает триггер 1 в нулевое состо ние, и с этого момента триггеры 1 и 2 будут работать синхронно и синфазно. Это обеспечиваетс  тем, что врем  задержки импульсов на элементе 9 задержки сос221732

тавл ет один период входной импульсной последовательности (фиг. 6б).

Элементом И 6 фиксируетс  отсутствие импульсной последовательности 5 при включении питающего напр жени . На его первый и второй входы поступают сигналы соответственно с единичного и нулевого выходов триггеров 1 и 2 (фиг. 6в, е), т.е. если при

10 включении устройства одновременно

поступает импульсна  последователь . ность (фиг. 6а), то на выходе элемента И 6 всегда будет низкий уровень -потенциала. На врем  приведени 

15 устройства в исходное состо ние на третий вход элемента И 6 поступает сигнал блокировки, формируемый в блоке 8 начальной установки. Длительность сигнала блокировки определ етс  номинальными значени ми R3 и С 2 и должна составл ть

,,

где t , - врем  блокировки импульсной 25 последовательности на входе устройства,

период следовани  импульсной последовательности. Таким образом, если после включени  питающего напр жени  на входе

30

устройства не по вл етс  импульсна  последовательность (фиг. 5е), триггеры 1 и 2 остаютс  в разных состо ни х (фиг. 5ж, з) и после сн ти  сигнала блокировки на входе элемента И 6 на его выходе по вл етс  сигнал сбо  (фиг. 5и), который через элемент ИЛИ 10 и селектор 11 импульсов (фиг. 5к) устанавливает в единичное состо ние триггер 3 (фиг. 5л).

0

При пропадании какого-либо импульса из контролируемой последовательности импульсов в процессе работы триггера 1 и 2 устанавливаютс  в различные состо ни  (фиг. 6в, г,

5 д, е), так как в момент исчезновени  импульса триггер 1 сохран ет предыдущее состо ние (фнг. 6в, г), а состо ние триггера 2 последним импульсом , задержанным элементом 9 за держки (фиг. 6б), мен етс  на противоположное (фиг. 6д, е).

Если триггеры наход тс  в различных состо ни х, то разрешаетс  прохождение последнего задержанного

импульса через один из элементов И 4 (фиг. 6и) или И 5 (фиг. 6ж) и далее через элемент ИЛИ 10 (фиг. 6к) и се ектор . 11 импульсов (фиг. 6л) на

вход триггера 3, которым фиксируетс  сбой (фиг, 6м). Селектором (фиг. 3) устран ютс  помехи, возникающие на выходах элементов И 4-6 (фиг, 6 и, ж, з) и далее на выходе элемента ИЛИ 10, св занные с различным временем срабатывани  триггеров 1 и 2,

Аналогично формируетс  сигнал сбо  в случае увеличени  или уменьшени  частоты следовани  импульсов во входной импульсной последовательности „

Элемент 25 задержки в селекторе рассчитываетс  на помеху максимально длитеггьности, котора  определ етс  спользуемой в устройстве элементной базой. На выходе элемента И 26, т,е, на выходе селектора импульсов, формируетс  импульс, длительность которого меньше длительности импульса, поступающего на вход селектора на величину времени задержки элемента 25 задержки.

Claims (1)

1. Устройство дл  контрол  последовательности импульсов по автс св. № 748843, отличающеес  тем, что, с целью повьшени  достоверности контрол , в него введены блок начальной установки, два дополнительных элемента И, селектор импулсов и триггер, выход которого  вл етс  выходом устройства, а его первый вход соединен с выходом селектора импульсов, вход которого подключен к выходу элемента ШШ, третий вход к-оторого соединен с выходом первого дополнительного элемента И,

первьш, второй и третий входы которого подключены соответственно к единичному выходу первого счетного триггера , к нулевому выходу второго счетного триггера и к перво гу выходу блока начальной установки, второй выход которого соединен с первым входом второго дополнительного элемента И, выход которого подключен к счетному входу первого счетного триггера , вход установки в единичное состо ние которого соединен с вторым входом триггера и с третьим выходом блока начальной установки, вход которого подключен к второму входу второго дополнительного элемента И и ь: входной шине устройства,

2, Устройство по п, 1, о т л и ч а ю щ вес  тем, что блок начальной установки содержит три резистора , два конденсатора, триггер два элемента И и элемент НЕ, вход которого  вл етс  входом блока, а выход соединен с первым входом триггера , второй вход которого подключен к первым входам элементов И и через первый резистор к шине питани  котора  через второй резистор соединена с вторым входом первого элемента И и через первый конденсатор с общей шиной, котора  через второй конденсатор соединена с вторым входом второго элемента И и через третий резистор с шиной питани , при этом выход второго элемента И подключен к первому выходу блока, второй выход которого соединен с выходом триггера,, а выход первого элемента И подключен к третьему входу три1гера и к третьему выходу блока