DE19823931C2 - Testmustergeneratorschaltung für ein IC-Testgerät - Google Patents
Testmustergeneratorschaltung für ein IC-TestgerätInfo
- Publication number
- DE19823931C2 DE19823931C2 DE19823931A DE19823931A DE19823931C2 DE 19823931 C2 DE19823931 C2 DE 19823931C2 DE 19823931 A DE19823931 A DE 19823931A DE 19823931 A DE19823931 A DE 19823931A DE 19823931 C2 DE19823931 C2 DE 19823931C2
- Authority
- DE
- Germany
- Prior art keywords
- parallel
- words
- test
- data
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Description
Die vorliegende Erfindung bezieht sich auf eine Testmustergeneratorschaltung für ein zum Testen
von ICs ausgelegtes Testgerät.
Ein Testgerät zum Testen einer integrierten Halbleiterschaltung (im folgenden vereinfacht als IC
bezeichnet) weist einen Testmustergenerator auf, der ein Testmuster und ein
Erwartungswertmuster erzeugt und das Testmuster an das im Test befindliche Bauelement, d. h.
an einen IC, anlegt., wobei das von dem im Test befindlichen Bauelement erhaltene
Antwortsignal mit dem Erwartungswertmuster verglichen wird, um zu erkennen, ob zwischen
diesen Mustern eine Übereinstimmung vorhanden ist oder nicht. Das Ergebnis dieser Ermittlung
wird in einem Speicher gespeichert. In einer herkömmlichen Testmustergeneratorschaltung ist die
Anzahl von Bits, die für das Testmuster je Testerkanal erzeugt werden, auf einen konstanten
Wert festgelegt. Wenn es nun gewünscht sein sollte, eine Vielzahl von Wellenformen und von
entsprechenden Erwartungswertmustern zu erzeugen oder einen Test mit einer hohen Rate bzw.
Frequenz oder Geschwindigkeit durchzuführen, stellt sich folglich die Notwendigkeit, einen
"Anschlußelement-Multiplex-Betrieb" ("Stift-Multiplex" bzw. "Anschlußkontakt-Multiplex-
Verfahren") zu benutzen oder die Anzahl von Bits je Testerkanal zu erhöhen.
Der Ausdruck "Anschlußelement-Multiplex-Betrieb" bezieht sich auf eine Funktion, bei der die
Daten von zwei Testerkanälen an ein Anschlußelement (Stift bzw. Anschlußkontakt) eines im
Test befindlichen Bauelements angelegt werden, um hierdurch eine kompliziertere Testwellenform
zu erzeugen oder einen Test mit einer hohen Frequenz ausführen zu können. In Fig. 3 sind
Testschaltungen CH(2i + 1) und CH(2i + 2) für einen ungeradzahligen Kanal und für einen
geradzahligen Kanal dargestellt, wobei diese Testschaltungen benachbart zueinander angeordnet
sind und zu einer Vielzahl von Kanal-Testschaltungen gehören. Wie in Fig. 3 gezeigt ist, werden
normalerweise eine Testschaltung CH(2i + 1) für einen ungeradzahligen Kanal und eine Testschal
tung CH(2i + 2) für einen geradzahligen Kanal, die benachbart zueinander angeordnet sind, in
Kombination benutzt. Jede Kanal-Testschaltung CH enthält einen Musterspeicher 2, in dem
Testmuster und Erwartungswertmuster gespeichert sind. Der in jedem Kanal enthaltene Muster
speicher 2 speichert Daten für ein Megawort, wobei ein Wort beispielsweise drei Bits umfaßt.
Bei dem normalen Betrieb, bei dem kein "Anschlußelement-Multiplex-Betrieb" durchgeführt wird,
wird ein Betriebsartsignal (Modussignal) PMUX auf "0" gesetzt, so daß ein UND-Glied 13
geschlossen ist und ein Wähler 14 gesteuert ist, das an seinen Anschluß B angelegte
Eingangssignal auszuwählen und an seinem Ausgang abzugeben. Wie in Fig. 4 in der Zeile B
gezeigt ist, stellt der Musterspeicher 2 eines jeweiligen Kanals acht Wortdaten (d. h. die Daten
von acht Wörtern) W1 bis W8, insgesamt 24 Bits, parallel bereit, die dann jeweils durch eine
Parallel/Seriell-Wandlerschaltung 3 in eine Folge umgewandelt werden, die jeweils bitparallel,
jedoch hinsichtlich der Worte W1 bis W8 wortseriell ausgelegt ist, wie dies in Fig. 4 in der Zeile
C dargestellt ist. Diese bitparallele, wortserielle Folge wird an einen Formatierer 4 angelegt.
Durch die Kombination aus dem Musterspeicher 2 und der Parallel/Seriell-Wandlerschaltung 3 ist
eine Testmustergeneratorschaltung 20 gebildet. Durch einen Raten- bzw.
Frequenzsignalgenerator 10 wird ein Raten- bzw. Frequenzsignal RATE, das in Fig. 4 in der Zeile
A dargestellt ist, an einen Anschluß 1 angelegt; eine Zeitsteuerungs- bzw.
Taktgeneratorschaltung 5 erzeugt Zeitsteuerungs- bzw. Taktdaten, die auf die zeitliche Lage des
Frequenzsignals bezogen sind und die in dem Formatierer 4 dazu benutzt werden,
Testwellenformen V1 bis V8 (siehe Zeile D in Fig. 4) und Erwartungswertdaten E1 bis E8 für
acht Zyklen zu erzeugen. Die Testwellenform wird mit einer Verzögerung von einem Testzyklus
an eines der Eingangs/Ausgangs-Anschlußelemente Pm des im Test befindlichen Bauelements 9
über ein ODER-Glied 6, einen Treiber 7 und einen Eingangs/Ausgangs-Anschluß 8 angelegt,
wohingegen die Erwartungswertdaten an eine digitale Vergleicherschaltung 11 angelegt werden.
Eine als Reaktion erhaltene Wellenform, die von dem im Test befindlichen Bauelement 9 zu dem
Eingangs/Ausgangs-Anschlußelement Pm gespeist wird, wird über den Eingangs/Ausgangs-
Anschluß 8 an einen Vergleicher 15 eingangsseitig angelegt, durch den sie mit einem Referenz
pegel zur Ermittlung ihres digitalen Werts verglichen wird. Dieser digitale Wert wird dann an die
digitale Vergleicherschaltung 11 für einen Vergleich mit den von dem Formatierer 4 abgegebenen
Erwartungswertdaten angelegt. Falls ermittelt wird, daß eine fehlerhafte Übereinstimmung
(Fehler) auftritt, wird dies in einem Fehlerdatenspeicher 12 aufgezeichnet.
Während des Anschlußelement-Multiplex-Betriebs wird das Betriebsartsignal PMUX auf "1"
gesetzt, so daß das UND-Glied 13 geöffnet wird und der Wähler 14 nun das an seinen Anschluß
A angelegte Eingangssignal, d. h. ein Ausgangssignal auswählt, das von dem in einem ungerad
zahligen Kanal vorhandenen Vergleicher 15 abgegeben wird.
In dem Anschlußelement-Multiplex-Betrieb gibt die Parallel/Seriell-Wandlerschaltung 3 einer für
einen ungeradzahligen Kanal vorgesehenen Testschaltung CH(2i + 1) die Worte W1 bis W8 seriell
ab, und zwar jeweils eines während der ersten Hälfte eines entsprechenden Testzyklus, wie dies
in Fig. 5 in der Zeile C gezeigt ist. Auf der anderen Seite gibt jedoch die Parallel/Seriell-Wandler
schaltung 3 einer für einen geradzahligen Kanal vorgesehenen Testschaltung CH(2i + 2) die Worte
W1' bis W8' seriell ab, und zwar jeweils eines während der zweiten Hälfte eines entsprechenden
Testzyklus, wie dies in Zeile F in Fig. 5 dargestellt ist. Die von den Parallel/Seriell-
Wandlerschaltungen 3 der jeweiligen Kanäle abgegebenen Ausgangssignale W1 bis W8 und W1'
bis W8' werden an den Formatierer 4 eingangsseitig angelegt, in dem Testwellenformen V1 bis
V8 und V1' bis V8' auf der Grundlage der Zeitsteuerungsdaten erzeugt werden, beispielsweise
mit einer einem Testzyklus entsprechenden Verzögerung, und diese Testwellenformen werden zu
den ODER-Gliedern 6 der ungeradzahligen Kanäle geleitet, so daß sie über die Treiber an die
Eingangs/Ausgangs-Anschlußelemente Pm angelegt werden können.
Hierbei ist festzustellen, daß die Eingangs/Ausgangs-Anschlüsse 8' der geradzahligen Kanäle in
dem Anschlußelement-Multiplex-Betrieb nicht mit irgendeinem der Eingangs/Ausgangs-An
schlußelemente des im Test befindlichen Bauelements 9 verbunden sind.
Durch die Verbindung einer für zwei Kanäle vorgesehenen Hardwareschaltung mit einem einzigen
Anschlußelement des im Test befindlichen Bauelements, die in der vorstehend beschriebenen
Weise realisiert ist, ist es möglich, eine komplizierte Testwellenform zu erzeugen. Weiterhin ist es
durch das Anlegen sowohl einer für einen ungeradzahligen Kanal vorgesehenen Testwellenform
während der ersten Hälfte einer Testperiode als auch einer für einen geradzahligen Kanal
vorgesehenen Testwellenform während der zweiten Hälfte der Testperiode an ein gemeinsames
Anschlußelement Pm möglich, einen Testvorgang mit einer Frequenz durchzuführen, die höher ist
als die Grundfrequenz des Testers, so daß ein mit höherer Geschwindigkeit oder Frequenz
ablaufender Test ausführbar ist.
Eine Alternative zu dem Anschlußelement-Multiplex-Betrieb besteht in der Vergrößerung der
Anzahl von Bits je Wort, das durch die Testmustergeneratorschaltung generiert wird, und zwar
ausgehend von den normalen drei Bits auf vier oder fünf Bits je Wort.
Es ist bekannt, daß die Anschlußelement-Multiplex-Methode, die bislang dazu eingesetzt wurde,
eine Vielzahl von Testwellenformen und Erwartungswerten zu erzielen oder einen mit höherer
Geschwindigkeit ablaufenden Test zu erreichen, insofern nachteilig ist, als die Anzahl von
effektiven Kanälen des Testers (Testgeräts) verringert wird, da jeweils zwei Kanäle der Tester-
Kapazität, d. h. des gesamten Tester-Leistungsvermögens, für ein Anschlußelement des im Test
befindlichen Bauelements benutzt werden. Diese Methode kann daher in manchen Fällen nicht
einsetzbar sein, und zwar abhängig von der Anzahl von Anschlußelementen eines Bauelements
und der Anordnung der Kanäle des Testers.
Die herkömmliche Alternative, die Anzahl von Bits je Wort/Anschlußelement zu erhöhen, die die
Testwellenform für einen Testzyklus definieren und von der Testmustergeneratorschaltung
erzeugt werden, führt zu einer vergrößerten Speicherkapazität, was zu einer Erhöhung der Kosten
des Testgeräts führt. Ferner ist zu beachten, daß die Erhöhung der Anzahl von Bits in Fällen, bei
denen die Erzeugung von einfachen Wellenformen und Erwartungswerten, oder eine niedrige
Betriebsfrequenz für die Zwecke des Tests ausreichend ist, was für die meisten Fälle zutreffend
ist, nichts anderes als eine Redundanz darstellt, was zu einer unnötigen Erhöhung der Belastung
des Benutzers führt.
Aus der Druckschrift EP 0 446 550 A2 ist eine "Per-pin"-Prüfvorrichtung für ein
Halbleiterprüfsystem bekannt, die einen Prüfgenerator besitzt, wobei die Prüfdaten gespeichert
oder generiert sein können. Außerdem sind in einem Testpuffer Daten mit bis zu N Bits pro Pin
für einen Testzyklus gespeichert. Ein Empfangslogikblock beinhaltet einen "Programmable
Receiver Command Decoder", der Erwartungsdaten für den Vergleich mit den tatsächlichen
Ergebnisdaten generiert.
Die Druckschrift DE 32 37 225 C2 beschreibt eine Vorrichtung zum Prüfen elektrischer
Schaltungsanordnungen durch Anlegen von Prüfsignalen an ausgewählte Anschlüsse der zu
prüfenden Schaltungen und Vergleichen der sich daraus ergebenden Ausgangssignale der
Prüflinge mit Normwerten, die eine Speichereinrichtung zum Speichern von Prüfsignalen und
Normwerten beinhaltet Bei der Prüfung einer LSI-Vorrichtung werden Folgen von Testsignalen für
sämtliche Anschlüsse durch ein Formatierungssystem zur Prüfstation über einen
Prüfsignalquellenwähler wechselweise von einem A- oder einem B-Prüfsignalspeicher zugeführt.
Dadurch kann wechselseitig einer der Prüfsignalspeicher nachgeladen werden, während der
andere seine Prüfsignale abgibt.
Aus der Druckschrift US 5,195,097 ist ein Hochgeschwindigkeitstester bekannt, der einen
Prüfkanal für einen Pin der zu prüfenden Schaltung darstellt. Dabei werden Testdaten in einen
Speicher geschrieben, die in zwei Datenregistern zwischengespeichert werden. Schieberegister
sind mit dem Speicher und den Datenregistern verbunden und schieben die Prüfdaten an den
Ausgabemultiplexer.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Testmustergeneratorschaltung zu schaffen,
die imstande ist, das Leistungsvermögen der Kanäle bzw. des Testgeräts effizient auszunutzen,
ohne die Anzahl von effektiven Kanälen des Testgeräts zu verringern.
Diese Aufgabe wird mit den im Patentanspruch 1 genannten Merkmalen gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die
Zeichnungen näher erläutert.
Fig. 1 zeigt ein Blockschaltbild einer in Übereinstimmung mit dem Ausführungsbeispiel der
vorliegenden Erfindung stehenden Testmustergeneratorschaltung, wobei ein für einen
Kanal vorgesehener Schaltungsabschnitt gezeigt ist,
Fig. 2 zeigt eine Folge von Zeitdiagrammen für die in Fig. 1 dargestellte Schaltungsanord
nung,
Fig. 3 zeigt ein Blockschaltbild einer herkömmlichen Testschaltung, die in einen Anschluß
element-Multiplex-Betrieb umgeschaltet werden kann,
Fig. 4 zeigt eine Folge von Zeitdiagrammen für die in Fig. 3 dargestellte Testschaltung
während deren normalem, niedrige Frequenz besitzenden Betrieb ohne einen An
schlußelement-Multiplex-Betrieb, und
Fig. 5 zeigt eine Folge von Zeitdiagrammen für die in Fig. 3 dargestellte Testschaltung, wenn
diese in dem Anschlußelement-Multiplex-Modus arbeitet.
Unter Bezugnahme auf die Fig. 1 und 2 wird nachfolgend ein Ausführungsbeispiel der in
Übereinstimmung mit der vorliegenden Erfindung stehenden Testmustergeneratorschaltung
erläutert. Die grundlegende Ausgestaltung jedes Testerkanals ist gleich der in Fig. 3 dargestellten
Ausgestaltung hinsichtlich des Kanals CH(2i + 1), mit der Ausnahme, daß das ODER-Glied 6
weggelassen ist, so daß die von dem Formatierer 4 erzeugten Ausgangssignale V1 bis V8 stets
an den Treiber 7 angelegt werden. Allerdings unterscheidet sich die Ausgestaltung der
Parallel/Seriell-Wandlerschaltung 3 von der in Fig. 3 gezeigten Anordnung. Darüber hinaus kann
jeder beliebige aller Testerkanäle in Verbindung mit jedem der Eingangs/Ausgangs-
Anschlußelemente des im Test befindlichen Bauelements 9 benutzt werden. Demgemäß ist in Fig.
1 eine Testmustergeneratorschaltung 20 lediglich für einen einzigen Kanal dargestellt, wobei der
übrige Teil in Verbindung mit Fig. 3 näher beschrieben wird.
Die in Übereinstimmung mit der vorliegenden Erfindung stehende Testmustergeneratorschaltung
20 weist für jeden Testerkanal einen Musterspeicher 2 und eine Parallel/Seriell-Wandlerschaltung
3 auf, wie dies in Fig. 1 dargestellt ist. Bei dem vorliegenden Ausführungsbeispiel enthält der
Musterspeicher 2 einen synchronen dynamischen RAM-Speicher (SDRAM), der eine taktsyn
chronisierte Schnittstelle enthält. Bei einem dynamischen RAM (DRAM) sind die Speicherzellen
jeweils durch einen Transistor und eine Kapazität gebildet, wobei jede Speicherzelle einen
Auffrischungsimpuls mit einer bestimmten Periode benötigt, damit der gespeicherte Inhalt
beibehalten werden kann. Im Vergleich mit einem statischen RAM zeichnet sich ein DRAM durch
geringere Leistungsaufnahme aus, läßt sich mit einem höheren Integrationsgrad herstellen und ist
kostengünstig. Allerdings ist die Arbeitsgeschwindigkeit eines DRAMs niedrig. Da acht Worte (3
× 8 = 24 Bits) in paralleler Form aus dem SDRAM ausgelesen werden, stellt diese niedrige
Arbeitsfrequenz (Betriebsgeschwindigkeit) in der Testmustergeneratorschaltung allerdings kein
Problem dar.
Eine in jedem Kanal vorhandene Musterspeichersteuerschaltung 21 gibt ein Lesezeitsteuerungs
signal (Lesetaktsignal) RT, das ein Adreßsignal enthält, an den Musterspeicher 2 unter Synchro
nisation mit einem Signal RATE (dieses weist eine Testperiode T auf) ab, das an einen Anschluß
1 angelegt ist. Als Reaktion hierauf gibt der Musterspeicher 2 parallele Daten für acht Worte (3 ×
8 = 24 Bits), oder Testmusterdaten für acht Zyklen, aus, die in ein Pufferregister 22 parallel
eingeschrieben werden.
Die die acht Wörter darstellenden Daten, die in das Pufferregister 22 eingeschrieben werden,
werden in paralleler Form zu einem Cache-Speicher 23a oder 23b übertragen. Bei einem SDRAM
ist ein Zeitintervall vorhanden, während dessen das Auslesen von Daten zur Durchführung des
Auffrischungsvorgangs gesperrt ist. Aus diesem Grund werden zwei als Paar vorgesehene
Cache-Speicher 23a und 23b abwechselnd benutzt. Wenn sich einer der Cache-Speicher,
beispielsweise der Cache-Speicher 23a, während eines bestimmten Testzyklus in dem
Schreibmodus befindet, werden folglich Daten aus dem anderen Cache-Speicher, beispielsweise
dem Cache-Speicher 23b, ausgelesen. Diese Betriebsvorgänge werden während des nächsten
Testzyklus umgekehrt, und es werden folglich Daten in den Cache-Speicher 23b eingeschrieben,
während die Daten aus dem Cache-Speicher 23a ausgelesen werden können. Auf diese Weise
lassen sich die einmal in den Speicher eingeschriebenen Daten ohne eine Unterbrechung
auslesen.
Ein Synchronisationssignal SYC1 wird dazu benutzt, eine Synchronisation zwischen dem
Auslesevorgang, bei dem aus dem Musterspeicher 2 ausgelesen wird, und einem Schreibvorgang
zu erzielen, bei dem in die Cache-Speicher 23a und 23b eingeschrieben wird. Das Synchronisa
tionssignal SYC1 wird von der Musterspeichersteuerschaltung 21 an einen Zeitsteuerungs- bzw.
Taktgenerator 25 zur Zeitsteuerung des Cache-Schreibvorgangs angelegt, der dann an das
Pufferregister 22 ein Taktsignal CLK anlegt, das dazu dient, parallele Daten für acht Worte (24 Bits)
je Adresse von dem Musterspeicher 2 zu akzeptieren. Der Zeitsteuerungsgenerator 25 gibt
weiterhin an den Cache-Speicher 23a oder 23b alternierend ein Schreibadress-Zeigersignal WAP-
A oder WAP-B ab.
Von der Musterspeichersteuerschaltung 21 wird an eine Synchronisationsschaltung 26 ein
Adresszeigersignal AP abgegeben, das gleich einem Adresszeigersignal ist, das in dem
Lesezeitsteuerungssignal bzw. Lesetaktsignal RT enthalten ist, das an den Musterspeicher 2
angelegt wird. Ein Synchronisationssignal SYC2 wird von der Synchronisationsschaltung 26 an
einen Lesezeitsteuerungs- bzw. Lesetaktgenerator 27 zur Zeitsteuerung des Cache-Lesevorgangs
angelegt, um hierdurch eine Synchronisation zwischen dem Auslesen aus einem beliebigen der
Cache-Speicher 23a oder 23b und dem Adresszeigersignal AP sowie dem Signal RATE zu
erzielen. Als Folge hiervon gibt die Schaltung 27 Leseadresszeigersignale RAP-A und RAP-B
alternierend an die Cache-Speicher 23a und 23b ab, wobei diese Leseadresszeigersignale mit
dem Adresszeigersignal AP und dem Signal RATE synchronisiert sind. Jeder der Cache-Speicher
23a und 23b weist eine Anzahl von Adressen in der Längsrichtung gemäß der Darstellung in Fig.
1, oder in der Richtung der Tiefe des Speichers 2 auf, die zum Beispiel 64 Zeilen entsprechen
können, wobei jede Zeile imstande ist, Daten zu speichern, die acht Wörtern entsprechen (3 × 8
= 24 Bits).
Der für den Cache-Lesevorgang vorgesehene Lesetaktgenerator 27 legt ein Bankwählsignal BS an
einen Wähler 28 an, der auf dieses dadurch reagiert, daß er einen der Ausgänge entweder des
Cache-Speichers 23a oder 23b selektiert. Die parallelen Daten, die acht Wörtern entsprechen, die
aus dem jeweiligen Cache-Speicher 23a oder 23b ausgelesen werden, werden gleichzeitig von
dem Wähler 28 zu zwei, ein Paar bildenden Pufferregistern 29 und 30 geleitet, in die jeweils vier
Worte parallel eingeschrieben werden.
In dem seriellen Ausgabemodus gibt die Parallel/Seriell-Wandlerschaltung 3 jedes Kanals
Testmusterdaten in serieller Form ab, wobei jeweils ein Wort (drei parallele Bits) in jedem
Testzyklus (1 × T) abgegeben wird. Zu diesem Zeitpunkt ist ein Modussteuersignal MC, das von
außen an einen Anschluß 16 angelegt wird, so gewählt, daß es den logischen Wert "0" besitzt.
Die Cache-Ausgangssignale CO, die von dem Cache-Speicher 23a über den Wähler 28 zu dem
ersten und zweiten Pufferregister 29 und 30 gespeist werden, stellen parallele Daten dar, die den
Wörtern W1 bis W8 (d. h. einer Gesamtzahl von 24 Bits) entsprechen, wobei diese Worte in
einem Zeitintervall von 8T auftreten, wobei die Cache-Ausgangssignale CO in dem nachfolgenden
Zeitintervall von 8T (siehe Zeile B in Fig. 2) parallele Daten für die Worte W9 bis W16
repräsentieren. Die Synchronisationsschaltung 26 gibt ein Wählsignal SA an einen Wähler 31 ab,
wobei das Wählsignal SA während der ersten Hälfte des 8T umfassenden Zeitintervalls den
niedrigen Pegel (L) besitzt, und während der zweiten Hälfte des Zeitintervalls 4T den hohen Pegel
(H) besitzt (siehe Zeile C in Fig. 2). Der Wähler 31 wählt parallele Daten, die vier Wörtern
entsprechen, entweder von dem Pufferregister 29 oder dem Pufferregister 30 aus und gibt diese
parallelen Daten parallel an ein Pufferregister 32 ab.
Die vier in dem Pufferregister 32 enthaltenen Worte (3 × 4 = 12 Bits) können zum Beispiel als
die Worte W1 bis W4 bezeichnet werden. In diesem Fall werden jeweils drei Bit umfassende
Daten für jedes Wort W1, W2, W3 und W4 an die Eingangsanschlüsse Nr. 0, Nr. 1, Nr. 2 und
Nr. 3 eines Wählers 33 angelegt, wobei es sich versteht, daß jeder numerierte Eingangsanschluß
tatsächlich drei Anschlüsse aufweist, die den drei Bits entsprechen. Die Daten für die Worte W1
und W3 werden an die Eingangsanschlüsse Nr. 0 und Nr. 1 eines Wählers 34 angelegt (wobei
diese Eingangsanschlüsse jeweils drei Anschlüsse umfassen), und es werden die Daten für die
Worte W2 und W4 an die Eingangsanschlüsse Nr. 0 und Nr. 1 eines Wählers 35 angelegt (wobei
diese Eingangsanschlüsse ebenfalls jeweils drei Anschlüsse umfassen).
Die Synchronisationsschaltung 26 gibt weiterhin ein Wählsignal SB, das einen numerischen Wert
repräsentiert, der jeweils um eins in der Aufeinanderfolge 0, 1, 2, 3 inkrementiert wird, während
eines Zeitintervalls (4T) ab, während dessen das Wählsignal SA den niedrigen Pegel L besitzt.
Der numerische Wert, der durch das Wählsignal SB repräsentiert wird, wird in gleicher Weise in
der Aufeinanderfolge 0, 1, 2, 3 während des Intervalls (4T) inkrementiert, während dessen das
Wählsignal SA den hohen Pegel H besitzt, wobei nachfolgend eine gleichartige Änderung des
numerischen Werts wiederholt wird (siehe Zeile D in Fig. 2). Während sich der numerische Wert
des Wählsignals SB in der Reihenfolge 0, 1, 2 und 3 ändert, werden Datenworte W1, W2, W3
und W4, die an den Eingangsanschlüssen Nr. 0 bis Nr. 3 des Wählers 33 anliegen, nacheinander
ausgewählt und mittels eines Wählers 36 (da MC = "0" ist, wird dessen Eingangsanschluß Nr. 0
(drei Bits) ausgewählt) in ein Pufferregister 38 eingegeben werden. Die Daten in dem
Pufferregister 38 werden an einen Ausgangsanschluß 40 synchron mit der ansteigenden Flanke
des nächsten, nachfolgenden Signals RATE angelegt.
Während des 4T umfassenden Zeitintervalls nach dem Umschalten des Wählsignals SA auf den
hohen Pegel H werden die Datenworte W5 bis W8, die in das Pufferregister 30 eingeschrieben
worden sind, durch den Wähler 31 ausgewählt und zu dem Pufferregister 32 übertragen, so daß
sie sequentiell durch den Wähler 33 selektiert werden, wenn sich der numerische Wert, der durch
das Wählsignal SB angezeigt wird, in der Reihenfolge 0, 1, 2, und 3 ändert, so daß diese Daten
in das Pufferregister 38 über den Wähler 36 eingespeist werden. Die Daten in dem Pufferregister
38 werden bei der nächsten Zeitgabe, d. h. bei dem nächsten Takt, zu dem Ausgangsanschluß 40
ausgegeben. Ein gleichartiger Vorgang, der dem vorstehend beschriebenen entspricht, wird dann
wiederholt.
Während eines Zeitintervalls, während dessen das Modussteuersignal MC den Wert "0" aufweist,
wird das von dem Wähler 34 abgegebene Ausgangssignal nicht durch den Wähler 36 selektiert.
Da ein UND-Glied 37 geschlossen ist, kann auch das von dem Wähler 35 abgegebene
Ausgangssignal nicht durch dieses UND-Glied hindurch gelangen. Demzufolge nimmt ein an
einem Ausgangsanschluß 41 abgegebenes Ausgangssignal den niedrigen Pegel L an (siehe Zeile
F in Fig. 2).
Wenn der Auslesevorgang, bei dem entweder aus dem Cache-Speicher 23a oder aus dem Cache-
Speicher 23b ausgelesen wird, abgeschlossen ist, gibt der für den Cache-Lesevorgang
vorgesehene Zeitsteuerungsgenerator 27 ein Anforderungssignal REQ an die Musterspeicher
steuerschaltung 21 ab, da es notwendig ist, einen nachfolgenden Auslesevorgang, bei dem aus
dem Musterspeicher 2 ausgelesen wird, auszuführen.
In diesem Fall gibt die Parallel/Seriell-Wandlerschaltung 3 jedes Kanals Testmusterdaten in
serieller Form derart ab, daß bei jedem Testzyklus (1 × T) jeweils Daten für zwei Worte parallel
bereitgestellt werden. Das Modussteuersignal MC ist auf logisch "1" gesetzt. Daten, die aus dem
Cache-Speicher 23a über den Wähler 28 in die Pufferregister 29 und 30 während des 4T
entsprechenden Zeitintervalls eingespeist werden, entsprechen hierbei W1 bis W8, W9 bis W16,
W17 bis W24, W25 bis W32 . . . (siehe Zeile G in Fig. 2). Das Wählsignal SA ändert sich in der
Aufeinanderfolge L → H → L bei jedem 2T entsprechenden Zeitintervall (siehe Zeile H in Fig. 2),
wobei als Reaktion auf den Wechsel des Wählsignals SA von dem Wert L auf den Wert H jeweils
die vier Wörtern entsprechenden Daten in den Pufferregistern 29/30 durch den Wähler 31
selektiert werden, so daß sie in das Pufferregister 32 eingespeist werden.
Während des 2T entsprechenden Zeitintervalls nehmen die numerischen Daten, die durch das
Wählsignal SB repräsentiert werden, dann, wenn das Wählsignal SA entweder den niedrigen
Pegel L oder den hohen Pegel H annimmt, während des anfänglichen, 1T entsprechenden
Zeitintervalls den Wert "0" an, ändern sich jedoch auf den Wert "1" während des späteren, 1T
entsprechenden Zeitintervalls (siehe Zeile I in Fig. 2). Während des anfänglichen Intervalls, bei
dem SB = "0" ist, wird das in dem Pufferregister 32 enthaltene Wort W1 durch den Wähler 34
selektiert, so daß es über den Wähler 36 (bei dem der Eingangsanschluß Nr. 1 selektiert ist, da
MC den Wert "1" besitzt) in das Pufferregister 38 eingegeben wird, und es wird das in dem
Pufferregister 32 enthaltene Wort W2 durch den Wähler 35 selektiert, so daß es über das UND-
Glied 37 in das Pufferregister 39 eingegeben wird. Bei der nächsten Zeitsteuerung bzw. dem
nächsten Takt werden die Worte W1 und W2 gleichzeitig an den Ausgangsanschlüssen 40 und
41 bereitgestellt (siehe die in Fig. 2 gezeigten Zeilen J und K).
Während des späteren Zeitintervalls, bei dem SA den Wert "1 " aufweist, werden die in dem
Pufferregister 32 enthaltenen Worte W3 und W4 jeweils durch die Wähler 34 bzw. 35 selektiert,
so daß sie in der gleichen, vorstehend bereits erläuterten Weise in die Pufferregister 38 und 39
eingebbar sind und dann bei dem nächsten Takt an den Ausgangsanschlüssen 40 und 41
bereitgestellt werden (siehe die in Fig. 2 gezeigten Zeilen J und K). Nachfolgend werden die
Worte (W5, W6); (W7, W8); (W9, W10); . . . bei einem jeweiligen 1T entsprechenden Zeitintervall
an den Ausgangsanschlüssen 40 und 41 abgegeben.
Bei der vorstehenden Beschreibung wird davon ausgegangen, daß die Speicherkapazität des
Musterspeichers 2 und der Cache-Speicher 23a und 23b je Adresse gleich N = 8 Wörtern
entspricht, wobei ein Wort durch drei Bits gebildet ist. Es besteht aber keine Notwendigkeit, die
vorliegende Erfindung auf diese Zahlenwerte zu begrenzen, sondern es kann die Speicherkapazi
tät auch in anderer Weise gewählt werden, nämlich beispielsweise N = 16 oder ähnliches.
Darüber hinaus kann die Anzahl von in einem Wort enthaltenen Bits auch vier oder fünf Bits
entsprechen und kann daher allgemein als m Bits bezeichnet werden.
Gemäß der vorstehenden Beschreibung weisen die Musterdaten während des seriellen Ausgabe
modus drei Bits je Anschlußelement auf, wohingegen die Musterdaten während des parallel-
seriellen Ausgabemodus gemäß der vorstehenden Beschreibung aus 3 × 2 = 6 Bits je Anschluß
element bestehen. Es ist jedoch selbstverständlich, daß die vorliegende Erfindung auch hier auf m
Bits je Anschlußelement während des seriellen Ausgabemodus, und auf m × n Bits je An
schlußelement, d. h. auf eine serielle Abgabe von parallelen Daten für n Worte während des
parallel-seriellen Ausgabemodus ausgedehnt werden kann (hierbei bezeichnet n eine ganze Zahl
größer eins).
Mit der vorliegenden Erfindung werden somit unter anderem die nachfolgenden Effekte erzielt.
- 1. Gemäß der vorliegenden Erfindung wird ein Modussteuersignal MC eingesetzt, das an die Parallel/Seriell-Wandlerschaltung 3 der Testmustergeneratorschaltung jedes Kanals angelegt wird, wobei die Wandlerschaltung 3 dann, wenn das Signal MC den Wert "0" besitzt, beispielsweise aufeinanderfolgend ein Wort W1, W2, W3 . . . je Testzyklus (1 × T), das aus den in dem Musterspeicher 2 gespeicherten Daten gebildet ist, bereitstellt, wohingegen die Wandlerschaltung 3 dann, wenn das Signal MC den Wert "1" besitzt, beispielsweise seriell parallele Daten für n Worte für jeden Testzyklus (1 × T) (z. B. zwei Worte in der Reihenfolge (W1, W2); (W3, W4); (W5, W6) . . .) bereitstellt. Demzufolge ist das Problem beseitigt, das bei der herkömmlichen Anschlußelement-Multiplex-Methode auftritt und das darin besteht, daß die Anzahl von effektiven Kanälen des Testers verringert ist, da jeweils zwei Kanäle des Tester-Kanalvorrats in Verbindung mit einem Anschlußelement des im Bauelement befindlichen Test benutzt werden.
- 2. Gemäß der vorliegenden Erfindung kann ein Signal MC mit dem Wert "0" bei einem mit niedriger Geschwindigkeit erfolgenden Test dazu benutzt werden, aufeinanderfolgend ein einziges Wort (das zum Beispiel aus drei Bits bestehen kann) für jeden Testzyklus bereitzustellen. Demgemäß ist auch das Problem beseitigt, das bei dem Stand der Technik auftritt und das darin besteht, daß eine Erhöhung der Anzahl von Bits zu einem Redundanzeffekt führt, durch den nutzlose Anforderungen an den Benutzer gestellt werden, wie dies beispielsweise bei einer herkömmlichen Mustergeneratorschaltung der Fall ist, bei der die Anzahl von Bits in einem Wort erhöht wird, um hierdurch eine Vielfalt von Testwellenformen zu generieren oder einen mit höherer Geschwindigkeit erfolgenden Test zu erreichen.
Claims (8)
1. Testmustergeneratorschaltung eines IC-Testgeräts, bei dem ein Testmuster an einen
im Test befindlichen IC angelegt wird und ein vom IC abgegebenes Antwortsignal mit
Erwartungswertdaten zur Erfassung von Fehlern verglichen wird, mit
einem Musterspeicher (2) zum Bereitstellen von Musterdaten für N Worte mit jeweils m Bits in paralleler Form, wobei N und m ganze Zahlen gleich oder größer als zwei bezeichnen, und
einer Parallel/Seriell-Wandlerschaltung (3), an die von dem Musterspeicher (2) N Worte von Musterdaten in paralleler Form anlegbar sind und die zwischen einem seriellen Ausgabe modus, bei dem die N Worte seriell mit jeweils einem Wort bei jedem Testzyklus ausgegeben werden, die m Bits jedes Worts dagegen jeweils parallel ausgegeben werden, und einem parallel- seriellen Ausgabemodus umschaltbar ist, bei dem Wortgruppen aus jeweils n Wörtern seriell mit jeweils einer Wortgruppe bei jedem Testzyklus ausgegeben werden, die m × n Bits jeder Wortgruppe dagegen parallel ausgegeben werden, wobei n eine ganze Zahlen gleich oder größer als zwei bezeichnet und die Umschaltung in Abhängigkeit von einem Modussteuersignal (MC) erfolgt.
einem Musterspeicher (2) zum Bereitstellen von Musterdaten für N Worte mit jeweils m Bits in paralleler Form, wobei N und m ganze Zahlen gleich oder größer als zwei bezeichnen, und
einer Parallel/Seriell-Wandlerschaltung (3), an die von dem Musterspeicher (2) N Worte von Musterdaten in paralleler Form anlegbar sind und die zwischen einem seriellen Ausgabe modus, bei dem die N Worte seriell mit jeweils einem Wort bei jedem Testzyklus ausgegeben werden, die m Bits jedes Worts dagegen jeweils parallel ausgegeben werden, und einem parallel- seriellen Ausgabemodus umschaltbar ist, bei dem Wortgruppen aus jeweils n Wörtern seriell mit jeweils einer Wortgruppe bei jedem Testzyklus ausgegeben werden, die m × n Bits jeder Wortgruppe dagegen parallel ausgegeben werden, wobei n eine ganze Zahlen gleich oder größer als zwei bezeichnet und die Umschaltung in Abhängigkeit von einem Modussteuersignal (MC) erfolgt.
2. Testmustergeneratorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß N
eine gerade Zahl bezeichnet, daß in dem Musterspeicher (2) je Adresse ein Satz mit N Worten
gespeichert ist, und daß die Parallel/Seriell-Wandlerschaltung (3) umfaßt:
einen Cache-Speicher (23a, 23b) zum aufeinanderfolgenden Speichern der in paralleler Form vorliegenden Daten jeweils eines der nacheinander von dem Musterspeicher (2) zugeführten Sätze in einer Speicherregion für N Worte je Adresse,
eine Aufteilungseinrichtung (28-31) zum Aufteilen der parallelen Daten für N Worte, die von dem Cache-Speicher (23a, 23b) zugeführt werden, in die Form von parallelen Daten für N/2 Worte in jedem von zwei aufeinanderfolgenden Perioden einer Dauer von je NT/2, wobei T die Periode des Testzyklus ist,
eine Parallel/Seriell-Wandlereinrichtung (32, 36, 38), die in dem seriellen Ausgabemodus derart betreibbar ist, daß sie die parallelen Daten für N/2 Worte, die von der Aufteilungseinrichtung für jede NT/2 entsprechende Periode zugeführt werden, empfängt und diese Daten in serieller Form in der Form eines Worts je Testzyklus ausgibt, und
eine Parallel/Parallel-Seriell-Wandlereinrichtung (32, 34, 35, 37, 36, 38, 39), die in dem parallel-seriellen Ausgabemodus derart betreibbar ist, daß sie die parallelen Daten für N/2 Worte, die von der Aufteilungseinrichtung zugeführt werden, für jede NT/4 entsprechende Periode empfängt und diese Daten in serielle Form umwandelt, die N/4 Worte in paralleler Form in jedem von zwei aufeinanderfolgenden Testzyklen enthält.
einen Cache-Speicher (23a, 23b) zum aufeinanderfolgenden Speichern der in paralleler Form vorliegenden Daten jeweils eines der nacheinander von dem Musterspeicher (2) zugeführten Sätze in einer Speicherregion für N Worte je Adresse,
eine Aufteilungseinrichtung (28-31) zum Aufteilen der parallelen Daten für N Worte, die von dem Cache-Speicher (23a, 23b) zugeführt werden, in die Form von parallelen Daten für N/2 Worte in jedem von zwei aufeinanderfolgenden Perioden einer Dauer von je NT/2, wobei T die Periode des Testzyklus ist,
eine Parallel/Seriell-Wandlereinrichtung (32, 36, 38), die in dem seriellen Ausgabemodus derart betreibbar ist, daß sie die parallelen Daten für N/2 Worte, die von der Aufteilungseinrichtung für jede NT/2 entsprechende Periode zugeführt werden, empfängt und diese Daten in serieller Form in der Form eines Worts je Testzyklus ausgibt, und
eine Parallel/Parallel-Seriell-Wandlereinrichtung (32, 34, 35, 37, 36, 38, 39), die in dem parallel-seriellen Ausgabemodus derart betreibbar ist, daß sie die parallelen Daten für N/2 Worte, die von der Aufteilungseinrichtung zugeführt werden, für jede NT/4 entsprechende Periode empfängt und diese Daten in serielle Form umwandelt, die N/4 Worte in paralleler Form in jedem von zwei aufeinanderfolgenden Testzyklen enthält.
3. Testmustergeneratorschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der
Musterspeicher ein synchrones dynamisches RAM (SDRAM) aufweist, und daß der Cache-
Speicher (23a, 23b) zwei wechselweise betreibbare, statische RAMs enthält.
4. Testmustergeneratorschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß die Aufteilungseinrichtung ein erstes und ein zweites Pufferregister (29, 30) enthält, die
jeweils N/2 Worte aus den von dem Cache-Speicher (23a, 23b) stammenden Daten speichern,
die jeweils einen Satz mit N Worten je Adresse enthalten, und daß die Aufteilungseinrichtung
weiterhin einen Wähler (31) zum abwechselnden Auswählen der N/2 Wörtern entsprechenden
Daten enthält, die in paralleler Form von dem ersten und dem zweiten Pufferregister zugeführt
werden.
5. Testmustergeneratorschaltung nach einem der Ansprüche 2 bis 4, dadurch gekenn
zeichnet, daß die Parallel/Seriell-Wandlereinrichtung ein Pufferregister (32) zum Speichern der von
der Aufteilungseinrichtung (28-31) zugeführten, parallelen Daten für N/2 Worte, und einen
Wähler (33-35) zum Auswählen der von dem Pufferregister stammenden Daten jeweils Wort für
Wort zur Weiterleitung enthält.
6. Testmustergeneratorschaltung nach einem der Ansprüche 2 bis 5, dadurch gekenn
zeichnet, daß die Anzahl von Wörtern N je Adresse des Musterspeichers (2) und des Cache-
Speichers (23a, 23b) gleich acht ist.
7. Testmustergeneratorschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die
Parallel/Parallel-Seriell-Wandlereinrichtung ein Pufferregister (32) zum Speichern der von der
Aufteilungseinrichtung (28-31) zugeführten, parallelen Daten für vier Wörter, einen ersten Wähler
(33) zum Auswählen eines ersten und eines dritten Worts (W1, W3) während eines ersten bzw.
eines zweiten Testzyklus, wobei die Auswahl aus einem ersten bis vierten Wort der parallelen
Daten, die in dem Pufferregister (32) enthalten sind, während eines 2T entsprechenden
Zeitintervalls erfolgt, und einen zweiten Wähler (35) zum Auswählen eines zweiten bzw. eines
vierten Worts während des ersten bzw. des zweiten Testzyklus aufweist.
8. Testmustergeneratorschaltung nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß m = 3 ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14063597A JP3833341B2 (ja) | 1997-05-29 | 1997-05-29 | Ic試験装置のテストパターン発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19823931A1 DE19823931A1 (de) | 1998-12-10 |
DE19823931C2 true DE19823931C2 (de) | 2003-01-23 |
Family
ID=15273278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823931A Expired - Fee Related DE19823931C2 (de) | 1997-05-29 | 1998-05-28 | Testmustergeneratorschaltung für ein IC-Testgerät |
Country Status (3)
Country | Link |
---|---|
US (1) | US5970073A (de) |
JP (1) | JP3833341B2 (de) |
DE (1) | DE19823931C2 (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3233068B2 (ja) * | 1997-05-23 | 2001-11-26 | 安藤電気株式会社 | パターン発生装置 |
KR100322525B1 (ko) * | 1998-03-23 | 2002-06-22 | 윤종용 | 출력드라이버를공유하는병렬비트테스트회로및이를이용한병렬비트테스트방법 |
US6321352B1 (en) * | 1998-10-28 | 2001-11-20 | Credence Systems Corporation | Integrated circuit tester having a disk drive per channel |
JP2000292504A (ja) * | 1999-04-02 | 2000-10-20 | Mitsubishi Electric Corp | Lsiテスタ |
DE19930169B4 (de) * | 1999-06-30 | 2004-09-30 | Infineon Technologies Ag | Testeinrichtung und Verfahren zum Prüfen eines Speichers |
AU6964401A (en) * | 2000-06-06 | 2001-12-17 | Igor Anatolievich Abrosimov | Data processing system |
DE10113458C2 (de) * | 2001-03-19 | 2003-03-20 | Infineon Technologies Ag | Testschaltung |
US6934900B1 (en) * | 2001-06-25 | 2005-08-23 | Global Unichip Corporation | Test pattern generator for SRAM and DRAM |
KR100500442B1 (ko) * | 2002-11-07 | 2005-07-12 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 테스트 방법 |
DE10340828A1 (de) * | 2003-09-04 | 2005-04-28 | Infineon Technologies Ag | Testanordnung und Verfahren zur Auswahl eines Testmodus-Ausgabekanals |
US7444558B2 (en) * | 2003-12-31 | 2008-10-28 | Intel Corporation | Programmable measurement mode for a serial point to point link |
JP2006214839A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | メモリ内蔵デバイスへのテストパターン発生装置及びテストパターン発生方法 |
US7243278B2 (en) * | 2005-09-14 | 2007-07-10 | Credence Systems Corporation | Integrated circuit tester with software-scaleable channels |
JP4736673B2 (ja) * | 2005-09-28 | 2011-07-27 | 横河電機株式会社 | 検査信号生成装置及び半導体検査装置 |
JP4873533B2 (ja) * | 2005-12-15 | 2012-02-08 | 富士通株式会社 | 高速シリアル転送デバイス試験方法、プログラム及び装置 |
JP4973527B2 (ja) * | 2008-02-05 | 2012-07-11 | 横河電機株式会社 | パターン発生装置及び半導体試験装置 |
US8059547B2 (en) * | 2008-12-08 | 2011-11-15 | Advantest Corporation | Test apparatus and test method |
US20100100786A1 (en) * | 2008-10-17 | 2010-04-22 | International Business Machines Corporation | Serial test mode of an integrated circuit (ic) |
US8692566B2 (en) | 2008-12-08 | 2014-04-08 | Advantest Corporation | Test apparatus and test method |
US8666691B2 (en) | 2008-12-08 | 2014-03-04 | Advantest Corporation | Test apparatus and test method |
US8743702B2 (en) | 2008-12-08 | 2014-06-03 | Advantest Corporation | Test apparatus and test method |
CN117825937A (zh) * | 2021-10-30 | 2024-04-05 | 长江存储科技有限责任公司 | 测试设备中的测试器通道复用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0446550A2 (de) * | 1990-01-12 | 1991-09-18 | International Business Machines Corporation | Schaltungsprüfsystem mit einer Schnittstelle von N-bit pro Stift |
US5195097A (en) * | 1990-10-19 | 1993-03-16 | International Business Machines Corporation | High speed tester |
DE3237225C2 (de) * | 1981-10-09 | 1996-11-28 | Teradyne Inc | Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4710933A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Parallel/serial scan system for testing logic circuits |
US4989209A (en) * | 1989-03-24 | 1991-01-29 | Motorola, Inc. | Method and apparatus for testing high pin count integrated circuits |
US5497377A (en) * | 1993-03-31 | 1996-03-05 | Mitsubishi Denki Kabushiki Kaisha | Communication system and method of detecting transmission faults therein |
US5606568A (en) * | 1995-11-30 | 1997-02-25 | Megatest Corporation | Method and apparatus for performing serial and parallel scan testing on an integrated circuit |
-
1997
- 1997-05-29 JP JP14063597A patent/JP3833341B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-18 US US09/080,451 patent/US5970073A/en not_active Expired - Fee Related
- 1998-05-28 DE DE19823931A patent/DE19823931C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3237225C2 (de) * | 1981-10-09 | 1996-11-28 | Teradyne Inc | Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen |
EP0446550A2 (de) * | 1990-01-12 | 1991-09-18 | International Business Machines Corporation | Schaltungsprüfsystem mit einer Schnittstelle von N-bit pro Stift |
US5195097A (en) * | 1990-10-19 | 1993-03-16 | International Business Machines Corporation | High speed tester |
Also Published As
Publication number | Publication date |
---|---|
DE19823931A1 (de) | 1998-12-10 |
JP3833341B2 (ja) | 2006-10-11 |
JPH10332795A (ja) | 1998-12-18 |
US5970073A (en) | 1999-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19823931C2 (de) | Testmustergeneratorschaltung für ein IC-Testgerät | |
DE4328605C2 (de) | Halbleiterspeichereinrichtung | |
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE10010440B9 (de) | Synchrones dynamisches Speicherbauelement mit wahlfreiem Zugriff und Verfahren zur CAS-Latenzsteuerung | |
DE3525575C2 (de) | ||
DE60012966T2 (de) | Hochgeschwindigkeitsfehlererfassungsgerät und verfahren für automatische testeinrichtung | |
DE102011053359B4 (de) | Latch-basierte Speichervorrichtung und Verfahren zum Testen derselben | |
DE19807298A1 (de) | Synchrone Halbleiterspeichereinrichtung | |
DE69823753T2 (de) | Synchrone Halbleiter-Speichervorrichtung | |
DE10206249B4 (de) | Verfahren zum Erzeugen von Testsignalen für eine integrierte Schaltung sowie Testlogik | |
DE69724742T2 (de) | Speicherfeldprüfschaltung mit Fehlermeldung | |
DE19812198B4 (de) | Testvorrichtung für Halbleiterspeicher | |
DE4034167C2 (de) | ||
DE60100612T2 (de) | Synchrone Halbleiterspeichervorrichtung | |
DE19807739B4 (de) | Kombinierter Integrierter Speicher- und Logikschaltkreis und Testverfahren hierfür | |
DE10304172A1 (de) | Halbleiterschaltungsbaustein mit Testfunktion | |
DE10132241A1 (de) | Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen | |
DE19950347B4 (de) | Mustergenerator für Halbleiterprüfsysteme | |
DE19908513A1 (de) | Halbleiterspeicherbauelement mit eingebauter Schaltung zur parallelen Bitprüfung | |
DE10135966B4 (de) | Verfahren und Vorrichtung zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung | |
DE4115084C2 (de) | Vorrichtung zum Testen einer Halbleiterspeichereinrichtung | |
DE19781563C2 (de) | Mustergenerator | |
DE4233249A1 (de) | Dualportspeicher | |
DE19726837A1 (de) | Speicherprüfsystem | |
DE19651713C2 (de) | Bauelement-Testgerät zum Testen elektronischer Bauelemente |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20111201 |