DE3627638A1 - Verfahren zum pruefen von traegern mit mehreren digital arbeitenden integrationsschaltungen, mit derartigen schaltungen versehener traeger, geeignete integrationsschaltung zum anbringen auf einem derartigen traeger und pruefanordnung zur pruefung derartiger traeger - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Prüfen auf einem Träger angebrachter Integrationsschaltungen, bei dem einer in einen Eingabezustand gebrachten Integrationsschaltung über ihren ersten Anschluss seriell ein Prüfmuster zum Zwischenspeichern zugeführt wird, wobei anschliessend die Integrationsschaltung zum Ableiten eines Ergebnismusters aus dem genannten Prüfmuster in einem Durchführungszustand gebracht wird, wobei aus der in einen Ausgabezustand gebrachten Integrationsschaltung über ihren zweiten Anschluss seriell das Ergebnismuster abgeleitet wird, um durch Kontrolle seines Informationsinhalts eine Kennung einer richtigen/unrichtigen Wirkung der Integrationsschaltung zu liefern. Ein Beispiel derartiger Träger ist mit Druckverdrahtung versehen, aber die Erfindung beschränkt sich nicht auf diese Verknüpfungstechnologie. Bei fortschreitender Komplizierung von Integrationsschaltungen wird der Bedarf an einem zuverlässigen Prüfverfahren grösser, weil das Ablehnen eines Produkts in einer früheren Phase der Fertigstellung normalerweise viel weniger kostspielig ist als die in einer späteren Produktionsphase. Nunmehr kann eine Integrationsschaltung vor der Montage auf einem derartigen Träger tiefgehend geprüft werden, so dass die Möglichkeit eines undetektierten Fehlers in einer derartigen Integrationsschaltung vernachlässigbar klein ist. Trotzdem zeigt sich das Prüfen des Trägers mit aufmontierten Schaltungen in einem strukturellen Prüfverfahren vorteilhaft, weil eine Integrationsschaltung bei der Montage beschädigt und eine Verknüpfungsfunktion defekt sein kann. Durch ein strukturelles Prüfverfahren wird festgestellt, ob bestimmte Verbindungen vorgesehen und betriebsfähig sind, so dass beispielsweise zwei Verbindungen keinen Kurzschluss bilden. Funktionelle Eigenschaften werden nicht völlig geprüft. Sie können sich z. B. auf das Hochfrequenzverhalten einer Schaltung, auf Eingangs/Ausgangslastfaktor von Bauteilen u. dgl. beziehen.

Bekanntlich werden zusammengebaute Integrationsschaltungen nach dem Abtastprüfgrundsatz ("scan test") geprüft, beispielsweise gemäss der Beschreibung in der US-PS 37 61 695, wobei die verschiedenen Integrationsschaltungen reihenfolgemässig geprüft werden. Der Abtastprüfgrundsatz basiert darauf, dass im Eingabe- und im Ausgabezustand eine Anzahl in der Integrationsschaltung vorhandener bistabiler Elemente in ein Schieberegister eingeschaltet werden, so dass die Prüf- bzw. Ergebnismuster serienweise in diese Schieberegister eingeführt und das diesem Schieberegister herausgeführt werden können. Im Durchführungszustand werden diese bistabilen Elemente derart verwendet, also wäre die Schaltung auf normale Weise im Betrieb. Der in dieser Patentschrift erwähnte Grundsatz lässt sich zur "Schlangenlinie"-Methode erweitern, die nachstehend anhand der Fig. 1 beschrieben wird. Dort sind auch die Nachteile genannt, die die Anwendbarkeit dieser Methode negativ beeinflussen.

DARSTELLUNG DER ERFINDUNG.

Der Erfindung liegt die Aufgabe zugrunde, die Anwendung des Abtastprüfgrundsatzes auf die Verknüpfungsfunktion zwischen den Integrationsschaltungen zu erweitern, wobei keine grosse Anzahl zusätzlicher Anschlussstifte erforderlich sind und zum anderen eine einfache Organisation möglich ist, bei der nur die erforderlichen Prüfungen dadurch durchgeführt zu werden brauchen, dass eine einfache Auswahlorganisation möglich ist.

Obige Aufgabe wird erfindungsgemäss dadurch gelöst, dass, wenn der Träger mit mehreren digital arbeitenden und untereinander mittels Informationsleitungen verbundenen Integrationsschaltungen versehen ist, die mit je derartigen ersten und zweiten Anschlüssen versehen sind, das Gefüge der Integrationsschaltungen dadurch geprüft wird, dass die ersten und zweiten Anschlüsse an eine Datenleitung eines seriellen Busses angeschlossen werden, um über diese Datenleitung die Prüf- bzw. Ergebnismuster zu kommunizieren und dieser serielle Bus weiter eine Taktleitung für Synchronisationssignale zum Synchronisieren von Informationsübertragungen auf der Datenleitung enthält, dass der serielle Bus mit einem dritten Anschluss zum Kommunizieren der Prüf/Ergebnismuster und zugeordneter Synchronisationssignale mit der Aussenwelt versehen wird, dass bei einer Prüfung von mindestens zwei der Integrationsschaltungen mittels Auswahlinformation in einen Prüfzustand gebracht werden, dass anschliessend zur Prüfung einer Verknüpfungsfunktion zwischen diesen mindestens zwei Integrationsschaltungen zumindest einer von ihnen ein Prüfmuster zugeführt wird, und dass nach dem Zwischenaktivieren dieser Integrationsschaltung im Durchführungszustand zumindest einer anderen der mindestens zwei Integrationsschaltungen ein auf Basis des letztgenannten Prüfmusters erzeugtes Ergebnismuster zur Prüfung abgeleitet wird. An sich wurden serielle Busse gute Kommunikationsfahrzeuge befunden. Weiter kann nunmehr der Prüfbus von übrigen Datenleitungen getrennt gehalten werden, wodurch die Flexibilität beim Entwurf vergrössert wird. Unter einem seriellen Bus sei ein Bus verstanden, in dem die Breite des Datenweges wesentlich kleiner als die Basisinformationseinheit ist. Bei einer Länge eines zu kommizierenden Worts beispielsweise von 16 Bits beträgt dabei die Busbreite höchstens 8 Bits. Meist beschränkt man sich auf vier oder weniger Bits, vorzugsweise sogar auf eine Datenbreite von einem oder zwei Bits. Der Vorteil einer geringen Breite ist offensichtlich: die Anzahl der erforderlichen Anschlüsse ist kleiner. Weiter ist die durch Unvollkommenheiten in der Busstruktur eingeführte Fehleranzahl kleiner für eine geringe Breite des Datenweges. Die erfindungsgemässe gewählte Lösung ist namentlich vorteilhaft, weil viele Integrationsschaltungen mit einem seriellen Steuerbusanschluss versehen sind. Ein derartiger Steuerbus enthält oft nur eine Datenleitung. Als besonders vorteilhafte Verwirklichung sei die in der Europatentschrift 51 332 beschrieben ist. Dieser Busaufbau hat grosse Verwendung unter der Bezeichnung I²C-Bus gefunden. Die Erfindung beschränkt sich jedoch nicht auf die Anwendung dieses spezifischen Busaufbaus. So können beispielsweise zwei Synchronisationsleitungen vorgesehen sein.

Die Einstellung von Integrationsschaltungen in den Prüfzustand kann mit Hilfe eines Steuersignals an einem dazu vorgesehenen Prüfsteueranschluss erfolgen. Viele Integrationsschaltungen sind bereits mit diesem Anschluss ausgerüstet. Unter Prüfzustand sei sowohl der Eingabe- als auch der Ausgabezustand verstanden. Der Durchführungszustand ist dabei der Nichtprüf-Zustand. Alle Integrationsschaltungen auf dem Träger können gleichzeitig in den Prüfzustand gebracht werden. Die Zuleitung des Prüfmusters zu einer spezifischen Integrationsschaltung erfolgt dabei mittels Adressierung der bezweckten Schaltung. Für Eingabe und Ausgabe können dann verschiedene Schaltungen adressiert werden. Selbstverständlich kann auch nur eine Auswahl der Integrationsschaltungen gleichzeitig in den Prüfzustand gebracht werden; dies ist beispielsweise vorteilhaft, wenn verschiedene Schaltungen mit der gleichen Adresse versehen sind und diese Adresse (in hardware) in Festverdrahtung verwirklicht ist. Zum anderen können die Adressen auch programmmässig eingestellt werden, beispielsweise in einer Einleitungsphase.

Unter Verknüpfungsfunktion zwischen zwei (oder mehreren) Integrationsschaltungen sei das Operationsverhalten und damit implizit die richtige/unrichtige Struktur der folgenden Elemente oder eines Teiles davon verstanden:
a. des auf dem Träger angebrachten Leitermusters: Prüfung auf Unterbrechung und/oder Kurzschluss;
b. der Verbindung zwischen diesen Leitern und den Anschlussstiften des Integrationsschaltungsmoduls;
c. der Verbindung zwischen diesen Anschlusstiften und den auf dem Substrat der Integrationsschaltung angebrachten Verbindungsflächen beispielsweise mittels eines Verbindungsdrahtes;
d. möglicherweise vorhandener Pufferelemente zwischen der Verbindungsfläche und der Eingabe/Ausgabe für das betreffende Bit von Prüf/Ergebnismuster;
e. möglicherweise zwischen den auf diese Weise verbundenen Integrationsschaltungen angebrachter weiterer Elemente, wenigstens hinsichtlich ihres digitalen Betriebs. Es können passive Elemente sein, beispielsweise ein Abschlusswiderstand, der eine Verknüpfungsverbindung an Erde legt. Dies kann auch eine an sich nicht prüfbare Integrationsschaltung sein, beispielsweise ein in herkömmlicher TTL-Logik ausgefürhter Modul, wie z. B. eine Triggerschaltung oder eine Umkehrstufe.

Durch Anlegen der betreffenden Prüfmuster an mindestens zwei Integrationsschaltungen kann die Wechselwirkung zwischen diesen Prüfmustern als Prüfung für eine betreffende Verknüpfungsfunktion bestimmt werden. Auf analoge Weise kann die Korrelation zwischen Ergebnismustern aus betreffenden Integrationsschaltungen Information über eine Verknüpfungsfunktion geben.

Weiter ist es vorteilhaft, wenn zum Prüfen einer Innenfunktion einer einzigen Integrationsschaltung bei einer Prüfung zunächst ein Auswahlmuster über den Bus angelegt wird, um diese Integrationsschaltung auswählend in einen Prüfzustand zu bringen, dass anschliessend ein sich auf diese Integrationsschaltung beziehendes Prüfmuster kommuniziert und ausserdem ein Steuersignal zum Aktivieren der Prüfung der genannten Innenfunktion zugeführt wird, und dass nach der Ausführung der Prüfung ein sich auf diese Prüfung beziehendes Ergebnismuster wieder über den Bus kommuniziert wird. So ist es auch möglich, unter Verwendung der zur Prüfung der Verknüpfungsfunktion zugeschalteten Bauteile auf einfache Weise eine Prüfung für eine Innenfunktion einer Integrationsschaltung einzuleiten. An sich ist ein zweckmässiges Beispiel einer derartigen Innenprüfung in der US-PS 44 35 806 beschrieben. Damit kann mit Hilfe eines einzigen Prüfmusters eine gründliche Innenprüfung der Integrationsschaltung erfolgen. Eine andere Ausführungsmöglichkeit besteht darin, dass das Prüfwort nicht über den Bus zugeleitet, sondern in der Integrationsschaltung selbst direkt oder mittels digitaler Erweiterung einer von aussen her empfangenen Information erzeugt wird. Auch kann das Ergebniswort in der Integrationsschaltung selbst ausgewertet, bzw. mittels digitaler Kompaktierung zum Übertragen auf die externe Prüfanordnung vorbereitet werden. Durch diese Vorgänge braucht weniger Information über den seriellen Bus kommuniziert zu werden. An der anderen Seite ist letzteres etwas weniger flexibel und erfordert zusätzliche Massnahmen in der Integrationsschaltung.

Die Erfindung bezieht sich weiter auf eine Träger mit derartigen Integrationsschaltungen, der als Objekt für die Anwendung des Verfahrens geeignet ist. Vorzugsweise sind letztgenannte Schaltungen mit geeignet aufgebauten Anschlusszellen versehen, die vom seriellen Bus seriell gefüllt bzw. zum Bus hin ihren Informationsinhalt ableiten können und an ein Verknüpfungsnetzwerk zur Prüfung einer Verknüpfungsfunktion parallel anschliessbar sind. Für derartige Verknüpfungsverbindungen, für die die betreffende Integrationsschaltung ausschliesslich als Informationsquelle zu arbeiten braucht, brauchen für die Prüfung nur Ausgangspuffer mit der Aufgabe seriell-ein-parallel-aus versehen zu sein. Für derartige Verknüpfungsverbindungen, für die die betreffende Integrationsschaltung ausschliesslich als Informationsbestimmung zu arbeiten braucht, brauchen für die Prüfung nur Eingangspufferstufen mit der Aufgabe parallel-ein-seriell-aus vorgesehen zu sein. Die betreffende Verknüpfungsverbindung arbeitet auch bei normaler Verwendung der Integrationsschaltung, so dass auch ein Parallelenanschluss zum Innenteil der Integrationsschaltung vorgesehen ist.

Wenn Anschlüsse einer Integrationsschaltung für Zweirichtungsanschluss an das Verknüpfungsnetzwerk geprüft werden müssen, sind die betreffenden Anschlusspufferstufen sowohl mit einem Serienbetriebseingang als auch mit einem Serienbetriebsausgang sowohl an den betreffenden Anschlussstiften als auch auf dem Inneren der Integrationsschaltung versehen sind. Die Erfindung betrifft auch derartige Integrationsschaltungen. Die Erfindung bezieht sich ebenfalls auf eine Anordnung zur Prüfung der genannten Träger unter Verwendung des Verfahrens.

BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Diese Erläuterung bezieht sich zunächst auf eine mögliche Verwirklichung des Schlangenlinienaufbaus und auf die dabei möglicherweise auftretenden Probleme. Anschliessend wird kurzgefasst der I²C-Bus beschrieben und danach werden das Verfahren, der Träger, die Integrationsschaltung und die Prüfanordnung nach der Erfindung dargelegt. Es zeigen

Fig. 1 ein Schaltbild eines Ausführungsbeispiels des Schlangenlinienaufbaus.

Fig. 2 ein Verdrahtungsschaltbild des I²C-Busses;

Fig. 3a, 3b, 3c Zeitdiagramme der Informationsübertragung dazu,

Fig. 4 ein Schaltbild eines Trägers mit erfindungsgemässen Schaltungen,

Fig. 5a, 5b, 5c, 5d Anschlusszellen zur Verwendung auf einem Träger nach Fig. 4;

Fig. 6 eine Prüfanordnung.

BESCHREIBUNG DES SCHLANGENLINIENAUFBAUS.

In Fig. 1 ist ein Schaltbild des Schlangenlinienaufbaus dargestellt, wie er für einen Träger 20 in Integrationsschaltungen 22 . . . 32 verwirklicht ist. Der Schlangenlinienaufbau beinhaltet, dass Integrationsschaltungen dadurch verkettet sind, dass eine Zuführungsleitung 34 für Prüfmuster mit der Schaltung 22 verbunden ist. Diese Schaltung 22 hat eine Abfuhrleitung für Ergebnismuster, die gleichzeitig als Zuführungsleitung für Prüfmuster für die Integrationsschaltung 24 arbeitet. Eine Abfuhrleitung dieser letztgenannten arbeitet als Zuführungsleitung für die Schaltung 25. Eine Abfuhrleitung dieser letzten Schaltung 26 arbeitet als Zuführungsleitung für die Schaltung 28. Eine Abfuhrleitung dieser Schaltung 26 arbeitet als Zuführungsleitung für die Schaltung 30. Eine Abfuhrleitung dieser Schaltung 30 arbeitet als Zuführungsleitung für die Schaltung 32. Eine Abfuhrleitung dieser Schaltung 32 ist mit der Abfuhrleitung 36 für Ergebnismuster für den Träger 20 verbunden. Die Integrationsschaltungen sind mit weiteren mittels Pfeile angegebenen Verbindungen versehen, die als Verknüpfung zwischen den verschiedenen Integrationsschaltungen und zwischen diesen Integrationsschaltunge und der Aussenwelt arbeiten. Die spezifischen Verknüpfungsmuster werden durch die Funktion des Trägers mit Integrationsschaltungen bestimmt, und wo diese Funktion kein Subjekt ist, sind diese Muster nicht näher erläutert. Die Schaltung ist weiter mit einem Anschluss 40 zur Aussenwelt versehen, der beispielsweise als Vielpolkonnektor ausgeführt ist. Der Einfachheit halber ist er nicht näher beschrieben. Die Prüfmuster können nunmehr seriell zugeleitet und die Ergebnismuster seriell abgeleitet werden, nachdem der zu prüfende Teil der Integrationsschaltung vorübergehend in einen Durchführungszustand gebracht wurde. Die Integrationsschaltungen sind somit prüfbar und gleiches gilt für betreffende Verknüpfungsfunktionen. Die Anzahl der zusätzlichen Anschlussstifte je Integrationsschaltung ist beschränkt und besteht nämlich aus einem seriellen Eingang, einem seriellen Ausgang, ggf. einem Takteingang zum Empfangen von Schiebeimpulsen und einem Steuereingang. Letztgenannter wird beispielsweise aus dem Anschluss 38 gespeist, so dass ein zweiwertiges Signal das Einführen in den Durchführungs- bzw. Eingangs/Ausgabezustand ermöglicht. Durch die Serienverbindung der Integrationsschaltung müssen die Prüf/Ergebnismuster oft mehrere Integrationsschaltungen durchlaufen, bevor sie zur Stelle angelangt sind. Bei der gleichzeitigen Verwendung mehrerer Prüf/Ergebnismuster müssen sie weiter Zwischenräume im richtigen Abstand entlang der auf diese Weise gebildeten Schlangenlinienverbindung enthalten, um richtig eingegeben bzw. richtig ausgewertet zu werden. Die Prüfung nimmt dadurch viel Zeit und erfordert eine ununterbrochene Überwachung von der Prüfanordnung, so dass sie ihre Verarbeitungskapazität nicht abwechselnd auf die Zufuhr eines Prüfmusters und auf die Auswertung eines früher empfangenen Ergebnismusters richten kann. Weiter müssen alle Integrationsschaltungen jetzt drei zusätzliche Anschlussstifte an jenen Stellen haben, an denen nahezu immer die unteroptimale Anzahl verfügbarer Anschlussstifte ein sekulares Problem ist. Nachstehend wird deswegen eine bessere Lösung beschrieben. Ein zusätzlicher Nachteil des dargestellten Aufbaus ist, dass die Schlangenlinienverbindung einen Teil des Raums auf dem Träger einnimmt und also einen vergrösserten Träger bzw. eine Verringerung der Anzahl möglicherweise anzuordnender Integrationsschaltungen mit sich bringt.

Ein weiterer Nachteil des beschriebenen Schlangenlinienaufbaus ist, dass bei Versagen einer der Schaltungen es in vielen Fällen nicht möglich ist, die anderen Integrationsschaltungen zu prüfen, wenn durch die serielle Übertragung Prüf- und/oder Ergebnismuster verstümmelt werden. Weiter müssen alle so vorhandenen Integrationsschaltungen untereinander synchron betrieben werden und sie müssen auch alle die betreffende Prüfanordnung besitzen. Dies verringert stark die Anwendbarkeit dieses Aufbaus.

BESCHREIBUNG DES I²C-BUSAUFBAUS.

Fig. 2 zeigt ein Verdrahtungsschaltbild des I²C- Busses. Der Anschluss von zwei Stationen an einen Taktdraht 120 (SCL) und an einen Datendraht 122 (SDA) ist dargestellt. Die zwei Stationen 132 und 134 enthalten die Signalempfänger 140, 142, 144 und 146, die beispielsweise Verstärker mit einer ausreichend hohen Eingangsimpedanz sind. Weiter enthalten die Stationen die Transistoren 148, 150, 152 und 154, beispielsweise in der Ausführung als MOS- Transistoren. Wenn einer dieser Transistoren leitend gemacht wird, wird die betreffende Leitung (120, 122) auf ein niedriges Potential gebracht. Weiter sind die Widerstände 128 und 130 vorgesehen. Die Klemmen 124 und 126 können mit einer hohen Spannung (VDD) verbunden werden. Wenn die Transistoren 148 und 152 gesperrt sind, gleicht sich das Potential der Leitung 122 nahezu an VDD an. Die Werte der Widerstände 128 und 130 sind in bezug auf die Widerstände der Transistoren im Durchgangszustand gross, und in bezug auf den der parallel verlaufenden, damit verbundenen Signalempfänger klein. Wenn das Potential VDD als "logische 1" gilt, erfüllt jede der Leitungen 120 und 122 die UND-Funktion für die darauf ankommenden logischen Signale. Die Stationen 132 und 134 enthalten weiter die Einheiten 136 und 138, die die weiteren, in den Stationen zu implementierenden Funktionen erfüllen; namentlich bilden sie für die Zweidrahtleitung Datenquelle und Datenbestimmung. Die davon ausgehenden Signale steuern die Leitfähigkeit der Transistoren 148, 150, 152 und 154.

Für die vorliegende Erfindung wirkt eine zu prüfende Integrationsschaltung als eine der in Fig. 2 dargestellten Stationen. Dabei brauchen zum Implementieren der Prüfung die Stationen nur die Sklavenfunktion zu erfüllen, so dass die Prüfanordnung die Eingabe/Ausgabe von Prüf/Ergebnismustern versorgt. In solchem Fall braucht eine derartige Station keinen Taktgeber zu haben. Es ist möglich, dass eine Station aus einem anderen Grund wohl als Meisterstation auftreten muss. Häufig wird der I²C-Bus (oder ein anderer serieller Bus) bereits für andere Zwecke vorteilhaft implementiert. Dann brauchen keine zusätzlichen Anschlüsse vorgesehen zu werden. Zum anderen erfordert der I²C-Bus selbst nur zwei Anschlussstifte.

Fig. 3a, 3b, 3c zeigen Zeitdiagramme der Informationsübertragung zwischen zwei Stationen (eine davon kann die Prüfanordnung sein). Mit der oberen Linie der Fig. 3a (SCL) ist das Taktsignal angegeben. "Niedrig" bedeutet in diesem Fall "logische 0" und "hoch" ist "logische 1". Mit der unteren Linie (SDA) ist eine Reihenfolge von Datenbits angegeben. Zwischen den von den Linien 156 und 158 angegebenen Zeitpunkten darf sich das Datensignal ändern. Zwischen den von den Linien 158 und 159 angegebenen Zeitpunkten (also auch während der Flanken des Taktsignals) muss das Datensignal unveränderlich sein. Bei einem physikalischen Spannungssprung von 0 nach +12 V ist der Pegel "logisch niedrig" beispielsweise mit "physikalisch weniger als +0,5 V" und ist "logisch hoch" beispielsweise als "physikalisch mindestens +10 V" definiert. Im Bereich zwischen +0,5 und +10 V brauchen die Stationen nicht einheitlich zu reagieren. Die schrägen Flanken geben somit das "unentschiedene" Spannungsgebiet an. Die Signale auf der Leitung 120 (SCL) werden vom "Meister" der Datenübertragung gebildet. Die Nicht-Meisterstationen, ungeachtet, ob sie sich an der Datenübertragung beteiligen oder nicht, erzeugen auf der Leitung 120 immer logische "1"- Signale. In Fig. 3a zeigen die Signale auf der Leitung 120 (SCL) einen periodischen Charakter. Die Signale auf der Leitung 122 (SDA) werden von einer sendenden Station erzeugt. Die zwei parallelen Leitungen geben dabei an, dass der Dateninhalt jeweils sowohl "0" als auch "1" sein kann. Die nicht sendenden Stationen, ungeachtet ob sie sich an der Datenübertragung beteiligen oder nicht, erzeugen auf der Leitung 122 stets logische "1"-Signale. Nach dem dargestellten Busaufbau kann eine Meisterstation Daten auf eine oder mehrere Sklavenstationen übertragen und andererseits kann eine Sklavenstation Daten auf eine Meisterstation übertragen.

Fig. 3b zeigt ein Zeitdiagramm vom Anfang bzw. vom Ende der Informationsübertragung zwischen zwei Stationen. Zunächst erzeugen alle Stationen auf dem Taktdraht und dem Datendraht hohe Signale. Die Übertragung wird dadurch gestartet, dass eine der Stationen auf dem Datendraht einen Übergang von hoch nach niedrig erzeugt, während das Signal auf dem Taktdraht sich nicht ändert. Dadurch übernimmt die betreffende Station die Funktion als neuer Meister. Dieses Muster von Signalen ist in der normalen Informationsübertragung nicht zulässig (Fig. 3a). Alle anderen Stationen detektieren hiermit, dass ein neuer Meister des Busses auftritt (Block 160). Anschliessend liefert der Meister einen Übergang auf der Taktleitung, so dass das erste Datenbit auf dem Datendraht erzeugbar ist: es kann (164) sowohl den Wert "0" als auch "1" haben. So wird die Datenübertragen stets mit der sendenden Station als Meisterstation gestartet. Dies kann während des ganzen Kommunikationsvorgangs ungeändert bleiben. Andererseits kann auch im Verlauf des Vorgangs die Meisterstation eine andere Station als Sklave adressieren und dieser Sklavenstation darauf ein Auftragsignal erteilen, um beispielsweise eine Sendeoperation zu starten. Während dieses Sendevorgangs vom Sklaven bleibt die ursprüngliche Station Meisterstation: dies bedeutet, dass der Sklave eine Nachricht von vorgegebener Länge übertragen wird. Zum Beeindigen der Datenübertragung wird zunächst der vom Sklaven durchgeführte Sendevorgang beendigt, wenn er erfolgt ist: die Sklavenstation erzeugt damit auf dem Taktdraht und auf dem Datendraht hohe Signale. Sodann wird die Übertragung vom Meisterstation mit Hilfe eines Stoppsignals beendet: zunächst wird bei niedrigem Potential des Taktdrahtes auch der Datendraht auf ein niedriges Potential gebracht. Anschliessend wird zunächst der Taktdraht auf ein hohes Potential gebracht und schliesslich wird (Block 162) der Datendraht auf ein hohes Potential gebracht. Auch dieses letzte Signalmuster ist in der normalen Informationsübertragung nicht zulässig. Damit gibt der aktuelle Meister die Busleitung wieder frei, so dass eine folgende Station sich danach als folgender Meister geben kann. Der periodische Charakter des Taktsignals (Fig. 3a) wird jeweils nur zwischen der Startbedingung (Block 160) und der Stoppbedingung (Block 162) aufrechterhalten. Die Start und Stoppbedingungen sind an sich einfach detektierbar unter der Bedingung, dass die Stationen entweder mit einem Unterbrecher oder zumindest zweimal je Taktimpulsperiode das Potential des Datendrahtes zum Detektieren der Übergänge in den Blöcken 160 und/oder 162 abfragen oder ständig bereitstehen, einen Signalübergang direkt zu detektieren und zu verwerten.

Zur Veranschaulichung zeigt die Fig. 3c ein Diagramm einer Zweirichtungsinformationsübertragung. Zunächst erzeugt die Meisterstation die Startbedingung STA. Anschliessend bildet sich eine Siebenbit-Sklavenstationadresse. In diesem Beispiel ist es ein Lesezugriff. Das achte Bit gibt die LESE/-Operation an und hat hier den Nullwert. Das neunte Bit ist ein Betätigungsbit. Mit den folgenden acht Bits kann eine Zeigerinformation oder ein Datenbyte übertragen werden (DAT/POINT); dies kann beispielsweise auch eine Speicheradresse, ein Steuerbyte oder eine vollständige oder teilweises Prüfmuster sein. Letztgenannte Information wird von einem Bestätigungsbit (A) gefolgt. Danach und möglicherweise nach einer vorgegebenen Wartezeit erfolgt ein Übergang von Schreiben nach Lesen, wenn von der Meisterstation aus gesehen. Dies wird durch die Bildung einer neuen Startbedingung erreicht: Sklavenadresse plus ein LESE/-Bit mit dem Wert 1. Sodann folgen ein Bestätigungsbit, eines oder mehrere (n) Datenbytes (DAT), die von je ihrem betreffenden Bestätigungsbit (hier ist n = 1) begleitet werden, und schliesslich die Stoppbedingung (STO). Auf höherem Pegel kann die Organisation derart sein, dass der Meister (= Prüfanordnung) nach zwei oder mehreren verschiedenen Sklavenstationen Information (Prüfmuster) schreibt und anschliessend aus zwei oder mehreren (den gleichen oder anderen) Sklavenstationen Information (= Ergebniswert) liest.

Der I²C-Busaufbau, kann wie unten beschrieben vorteilhaft zum Prüfen der daran angeschlossenen Integrationsschaltungen hinsichtlich der Verknüpfung und/oder der Randfunktionen verwendet werden. Ein derartiger I²C- Bus ist für viele Integrationsschaltungen bereits zum selektiven Zuführen von Steuerinformation bzw. zum selektiven Ableiten von Steuerinformation vorgesehen. Weiter kann der betreffende Anschluss an eine Integrationsschaltung auch vor der Montage auf einem Träger zum Kommunizieren von Prüf/Ergebnismustern verwendet werden.

NICHT EINSCHRÄNKENDE LISTE VON VORTEILEN DER VERWENDUNG EINES DERARTIGEN SERIENBUSSES.

Es zeigt, sich dass der beschriebene Busaufbau und gleichfalls zumindest teilweise andere serielle Busaufbau- Möglichkeiten Prüfgrundsätze auf montierten Integrationsschaltungen gut implementierbar machen. Um die Verknüpfungsfunktionen prüfen zu können, ist es dabei häufig nicht erforderlich, den internen logischen Aufbau der Integrationsschaltungen zu kennen. Weiter ist es nicht notwendig, extern mit derartigen Verknüpfungen direkt physikalisch auszuführen, weder durch ihre feste Verbindung mit einem Peripheriekonnektor des Trägers noch durch eine Probe die für jede Verknüpfungsfiguration eine andere physikalische Form haben können müssen. Weiter sind die zur Prüfung spezifisch vorhandenen Anschlussstifte von den anderen Daten- und/oder Steueranschlussstiften trennbar. Auch werden keine komplizierten Multiplexerstrukturen benötigt, um Prüfmuster/Ergebnismuster mit den verschiedenen Integrationsschaltungen kommunizieren zu lassen.

BESCHREIBUNG EINES BEISPIELS EINES TRÄGERS MIT INTEGRATIONSSCHALTUNGEN.

In Fig. 4 ist ein Träger mit erfindungsgemässen Integrationsschaltungen dargestellt. Der Träger (50) besitzt Anschlüsse mit der Aussenwelt, nämlich Eingänge, von denen nur einer (94), und Ausgänge, von denen ebenfalls nur einer (92) als Beispiel angegeben ist. Diese Anschlüsse können Datensignale, Steuersignale und andere Digitalsignale übertragen. Weiter gibt es zwei Anschlüsse eines I²C-Busses, nämlich für Informationssignale (98) und für Taktsignale (96). Der Datenanschluss arbeitet in zwei Richtungen, der Taktanschluss braucht dies nur dann nicht zu machen, wenn der betreffende Träger nur Integrationsschaltungen enthält, die ausschliesslich als Sklavenstation arbeiten, so dass die Synchronisation aus einer anderen Quelle ankommt. Ein Beispiel der Leitungsprozedur des dargestellten Zweidrahtbusses ist oben beschrieben.

Der Träger 50 enthält in diesem einfachen Ausführungsbeispiel zwei Integrationsschaltungen 52 und 54, zwischen denen die Verknüpfungsfunktion zu prüfen ist. Diese Integrationsschaltungen enthalten Blöcke 56 und 58, wodurch die eigentlichen logischen Funktionen verwirklicht werden. Wenn es sich beim Ausführungsbeispiel um einen Mikrocomputer handelt, beziehen sich diese Funktionen auf verschiedene Schaltungen beispielsweise auf den Mikroprozessor, den Schreib/Lesespeicher, die Adapter für Peripheriegeräte und auf externe Databusse, usw. In anderen Fällen sind wieder andere Funktionen verwirklicht, aber der Einfachheit halber ist dies hier nicht näher erläutert. Ausser für die Prüfung kann der Zweidraht-I²C-Bus dazu verwendet werden, bei einer nicht zu hohen Geschwindigkeit Information zwischen den Integrationsschaltungen zu kommunizieren, beispielsweise Steuerinformation, Koeffizienteninformation, wenn eine betreffende Integrationsschaltung als einstellbares Filter zum Filtern von Dateninformationen u. dgl. arbeitet. Die Integrationsschaltungen enthalten Taktanpassungselemente 66 und 70. Diese Taktelemente empfangen Taktimpulse auf der Taktleitung 60, wodurch der Empfang der Information auf der Leitung 62 synchronisiert wird. Falls vorgesehen können diese Elemente auch von der betreffenden Integrationsschaltung selbst erzeugte Taktimpulse der Taktleitung 60 zuführen, aber dies ist der Einfachheit halber nicht näher erläutert.

Die Elemente 64 und 68 sind die Sende/Empfangselemente für die Information auf der Leitung 62. Diese ankommenden synchronisierenden Taktimpulse der jeweiligen Elemente 66 und 70, möglicherweise aus auf der Leitung 60 erhaltenen Taktimpulsen abgeleitet, rekonstruieren Datenbytes für die Kommunikation mit den Elementen 56 und 58, erkennen die Adressen der eigenen Integrationsschaltung und decodieren Betriebssteuersignale, wie sie auf dem Zweidrahtbus empfangen werden. In umgekehrter Richtung können sie Adressdaten und Steuersignale abgeben, wie bereits erwähnt wurde. Die Integrationsschaltungen enthalten weiter sog. Randzellen für die Schaltung 52, die Eingangzellen 75, 76, 77, 78 und die Ausgangszellen 71, 72, 73, 74. Für die Schaltung 54 sind es die Eingangszellen 85, 86, 87 und 88 und die Ausgangszellen 81, 82, 83, 84. Die Ausgangszellen 81 . . . 84 sind mit den Eingangszellen 75 . . . 78 verbunden. Die Ausgangszellen 71 . . . 74 sind mit den Eingangszellen 85 . . . 88 jeweils über eine Stufe 53 . . . 59 einer vierfachen Triggerschaltung 51 verbunden, die aus Triggerstufen 53, 55, 57, 59 besteht und mit einem Steueranschluss 61 versehen ist.

Weiter ist es möglich, dass bestimmte Zellen bidirektionell miteinander verbunden sind, so dass beispielsweise die Zelle 78 auch als Ausgangszelle und die Zelle 81 als Eingangszelle arbeiten kann. Die beschriebenen Verbindungen sowie die letztgenannten Triggerstufen sind Teile der Verknüpfungsfunktion. Die Verknüpfungsfunktion kann komplizierter sein. So kann eine einzige Ausgangszelle mit mehreren Eingangszellen genau so viel anderer Integrationsschaltungen verbunden sein. Weiter können mehr als eine Ausgangszelle der gleichen oder mehrerer Integrationsschaltungen zusammen an eine Eingangszelle einer anderen Integrationsschaltung angeschlossen sein. Eine derartige Organisation kann sich auf einen Bus oder auf eine im Multiplexbetrieb benutzte Verbindung beziehen. Auf logischer Ebene kann die betreffende Leitung beispielsweise eine verdrahtete UND-Funktion implementieren. Zwischen den Ausgangszellen und den Eingangszellen können andere Elemente eingeschaltet sein, wie z. B. Abschlusswiderstände Verzögerungsleitungen, Pufferstufen, Umkehrstufen u. dgl. sie sind in der Verknüpfungsfunktion insofern prüfbar, dass sie im Verknüpfungsweg keine Sperre ergeben.

Im Ausführungsbeispiel enthält die Integrationsschaltung 52 vier Ausgangszellen 71 bis 74, die über Triggerzellen 53, 55, 57, 59 mit den Eingabezellen 85, 86, 87, 88 der Schaltung 54 verbunden sind. So kann die gesamte Verknüpfungsfunktion durch Prüfung der Übertragung in jeder der zwei Richtungen getrennt geprüft werden. Im dargestellten Aufbau sind in jede Integrationsschaltung die Eingabe- und Ausgabezellen in getrennten Reihen aufgenommen. Unter Umständen können in eine Kette von Ausgabezellen eine oder mehrere andere Zellen aufgenommen sein, beispielsweise Eingabezellen oder Innenzellen. Am diesen Stellen enthält ein Prüfmuster dabei blinde Bits, die die Prüfmusterquelle beispielsweise mit einem beliebigen Wert versehen kann. Auch können in eine Kette von Eingabezellen eine oder mehrere andere Zellen aufgenommen sein, beispielsweise Ausgabezellen oder Innenzellen. An diesen Stellen enthält ein Ergebnismuster blinde Bits, die bei der Auswertung des Ergebnismusters in ihrer Funktion mit einem beliebigen Wert ausser Betracht gelassen werden können.

BESCHREIBUNG EINES PRÜFVORGANGS ALS BEISPIEL.

Die Verknüpfungsfunktion zwischen den zwei Integrationsschaltungen in Fig. 4 kann nunmehr, auch im montierten Zustand auf dem Träger 50 wie folgt geprüft werden. Über die serielle Busleitung 62 kommt ein Vierbitprüfmuster an. In der Praxis enthält es normalerweise eine grössere Anzahl von Bits. Das Prüfmuster wird im Ausgabezustand seriell in die Stufen 84 bis 81 geladen. Dieser Ladevorgang kann dadurch erfolgen, dass zunächst alle Integrationsschaltungen mittels eines Prüfsteuersignals auf einem nicht dargestellten Prüfstift dieser Schaltungen in einen Prüfzustand gebracht werden. Anschliessend wird die betreffende Integrationsschaltung 54 adressiert und von einem Steuerbyte in den Eingabezustand gebracht, wie bereits bei der betreffenden Busleitungsprozedur erläutert wurde. Das Steuerbyte gibt auch die Länge des Prüfmusters an. Schliesslich erfolgt der eigentliche Ladevorgang, möglicherweise auf eine Anzahl aufeinanderfolgender Datenbytes verteilt, wenn die Länge des Prüfmusters grösser als die vereinbarte Länge eines Buswortes ist. Bei der Eingabe wird die Länge des Prüfmusters abwärts gezählt. Wenn das Prüfmuster in den Ausgabezellen vorhanden ist, werden die Integrationsschaltungen in den Ausgabezustand gebracht, beispielsweise mittels eines betreffenden Signals am bereits erläuterten Prüfsteueranschlusse. Der Ausgabezustand ist dabei der "Nichtprüfzustand". Nach einer bestimmten Zeit, die beispielsweise durch Zählen einer Anzahl von Taktimpulsen des inneren Taktgebers oder der nach wie vor am I²C-Bus erscheinenden Taktimpulse bemessen wird, wird angenommen, dass in den Eingabezellen 75, 76, 77, 78 (auch hier der Einfachheit nur vier Bits) vorhanden ist. Unter Umständen braucht die Länge der so bemessenen Zeit nur eine Taktimpulsperiode zu betragen. Anschliessend wird der Prüfzustand wieder angenommen und die Eingabezellen 75 bis 78 werden als eine Serienkette geschaltet und das Ergebnismuster über das Element 64 auf dem Datendraht 62 einer der Einfachheit halber nicht dargestellten Prüfanordnung zugeführt. Diese Prüfanordnung liefert beispielsweise durch einen Vergleich des Prüfmusters mit dem Ergebnismuster eine Beurteilung richtig/falsch, und wenn falsch, unter bestimmten Umständen eine Angabe des Fehlers.

Anschliessend kann ein folgends Prüfmuster über den seriellen Bus der gleichen oder einer anderen Integrationsschaltung kommuniziert werden, bis eine ausreichende Anzahl von Prüfungen mit positivem Ergebnis durchlaufen ist, bzw. bis einen Fehler detektiert und/oder diagnostiziert wurde. In Fig. 4 sind die Zellen 71 bis 78, 81 bis 88 derart wiedergegeben als lägen sie am Aussenrand (logisch) der Integrationsschaltungen. Grundsätzlich kann ein Teil dieser Zellen auch logisch wieder innerhalb der Integrationsschaltungen liegen. Selbstverständlich können sie geopgraphisch an beliebigen Stellen in den Integrationsschaltungen liegen. Für die weiter unten zu beschreibende Prüfung von Verknüpfung und/oder Randfunktion arbeiten nur diejenigen Zellen, die logisch sich direkt oder nahezu am Rand der Schaltung befinden.

Wenn ein Prüfmuster nach mehreren Integrationsschaltungen abgeht, wird in jeder dieser empfangenen Schaltungen ein Ergebnismuster gebildet. Diese Ergebnismuster können getrennt ausgewertet werden. Weiter ist es möglich, nur eines explizit auszuwerten, und von möglichen anderen, die genau damit übereinstimmen müssten, nur die Identität mit dem ersten Ergebnismuster auszuwerten. Auch andere Korrelationsformen können in bestimmten Fällen vorteilhaft sein. Wenn in einer bestimmten Integrationsschaltung Ergebnismuster auf Basis von in mehreren anderen Integrationsschaltungen gebildeten Prüfmustern gebildet werden können, werden vorzugsweise alle diese letzten Integrationsschaltungen nacheinander oder zusammen mit Prüfmustern versehen. Gegebenenfalls kann auch die Wechselwirkung zwischen von verschiedenen Integrationsschaltungen gleichzeitig ausgestrahlten Prüfmustern anhand eines auf ihrer Basis gebildeten Ergebnismusters bestimmt werden.

Oben ist der Prüfvorgang der Verknüpfungsfunktion beschrieben. Ausserdem kann auf gleiche Weise die innere Funktionsweise einer einzigen Integrationsschaltung durch Kommunikation eines Prüf/Ergebnismusters am seriellen Bus erfolgen, wenn innerhalb der Integrationsschaltung kommunizierende Zellen mit einem Prüfmuster gefüllt werden, bzw. ein Ergebnismuster daraus abgeleitet wird. An sich kann die ausschliesslich innere Prüfung leichter an einer nicht-montierten Integrationsschaltung durchgeführt werden. Jedoch kann die Schaltung nach der Montage auch intern angefangen haben, unrichtig zu arbeiten, beispielsweise durch einen Alterungsvorgang oder dadurch, dass die verschiedenen Integrationsschaltungen zusammen durch elektrische Verlustleistung stellenweise die Temperatur ansteigen lassen.

Die Prüfung eines Verknüpfungsmusters kann häufig bitweise erfolgen. Über einen vier Bits breiten Verknüpfungsweg müssen alle Bitleitungen sowohl eine "1" als auch eine "0" richtig übertragen. Weiter dürfen keine Kurzschlüsse zwischen den verschiedenen Bitleitungen auftreten. Bei einer Bitbreite von n ist die Anzahl erforderlicher Muster dabei nicht viel grösser als 2n: bei vier Bits z. B. folgende Muster 0000, 0001, 0010, 0100, 1000, 1111, 1110, 1101, 1011, 0111. Zur Prüfung der inneren Logik einer Integrationsschaltung ist die Anzahl der Prüfmuster normalerweise viel grösser. Eine vollständige Prüfung mit allen möglichen Prüfmustern enthält 2 ⁿ Exemplare, aber eine derartige Prüfung ist oft nicht praktisch durchführbar. Ein anderes, an sich bekanntes Prüfverfahren ist das Selbstprüfprinzip nach der Beschreibung in der DE-OS 4 31 24 902 der Anmelderin. Hierbei wird in der Integrationsschaltung ein Generator für eine Pseudozufallsbitreihe vorgesehen, die als Prüfmuster arbeitet. Durch Rückkopplung eines primären Ergebnismusters bildet sich ein sekundäres Prüfmusters. Durch logische Kombination verschiedener Ergebnismuster in einer digitalen Kompaktionsanordnung bildet sich ein Kompaktiererergebnismuster. Diese logische Kombination erfolgt mit EXKLUSIV-ODER-Elementen; auf diese Weise wird die sog. "Prägungsanalyse" durchgeführt. Das primäre Prüfmuster kann auch über den seriellen Bus zugeführt werden. Das endgültige kompaktierte Ergebnismuster kann über den seriellen Bus abgeleitet werden. Dies bietet den vorteil einer verhältnismässig geringen Busbelegung.

Auf gleiche Weise kann beispielsweise mit einem Höchstlängenschieberegister ein ursprünglich eingeführtes primäres Prüfmuster zu einer Reihe von Prüfmustern erweitert werden, wonach die Ergebnismuster wieder kompaktiert werden. Kompaktierung und Erweiterung können, wie bei der letztgenannten Patentschrift, implizit in einer einzigen Anordnung verknüpft sein.

Wenn in Gegensatz zur obigen Beschreibung die innere Logik einer Integrationsschaltung nicht die Vorkehrungen oder die "Selbstprüfung" besitzt, können der beschriebene Generator für das primäre Prüfmuster und der Kompaktierer als Teil der externen Logik um diese Schaltung herum aufgebaut werden.

Hierzu kann die Integrationsschaltung (mit Vorkehrung für "Selbstprüfung") infolgende Funktionsmoduln aufgeteilt gedacht werden:

a. Der Kern, der die eigentlichen Funktionen der Integrationsschaltung, als vom Benutzerstandpunkt aus betrachtet, erfüllt und die mittels des "Selbstprüfungs"-Prinzips prüfbar ist.

b. Die Vorkehrung für die Selbstprüfung, insbesondere die Mustererweiterungsanordnung und die Musterkompaktierungsanordnung.

c. Die Kette von Eingabe- und Ausgabezellen, die für das beschreibungsgemässe Prüfen der Verknüpfungsfunktion vorgesehen ist.

d. Die Steuer- und Anpassungs(Schnittstellen)Struktur für die Prüfung.

Die Anforderungen der Ein/Ausgabezellen sind wie folgt:
in der transparenten Betriebsart darf keine wesentliche Geschwindigkeitsverringerung des funktionellen Verhaltens auftreten. Weiter müssen die Zellen mit einer Ausgangsbetriebsart für ein Prüfmusterbit bzw. mit einer Eingangsbetriebsart für ein Ergebnisbit versehen sein.

Die Vorkehrungen für die Selbstprüfung können an einem zusätzlichen Modul auf der Integrationsschaltung angebracht und an den I²C-Bus angeschlossen werden. Zwar liefert dies keine geringere Belastung für den I²C-Bus auf, der sich auf dem Träger befindet, aber der Zeitanspruch an eine Prüfanordnung verringert sich. Letztgenannte Prüfanordnung kann in einer Zeitmultiplexorganisation mit mehreren zu prüfenden Trägern kommunizieren.

BESCHREIBUNG EINIGER VORTEILHAFTEN AUSFÜHRUNGSBEISPIELE VON ANSCHLUSSZELLEN.

Fig. 5a bis 5d zeigen Anschlussstellen zur Verwendung auf einem Träger nach Fig. 4. In Fig. 5a ist ein Beispiel einer Eingabezelle dargestellt. Die Leitung 200 ist ein Eingabestift, der mit der Aussenwelt verbindbar ist. Das Element 202 ist eine Pufferstufe, Abtastverstärker usw. die bzw. der immer aktiv ist. Das Element 204 ist ein von einem Signal C 2 gesteuerter Schalter. Das Element 206 ist eine von einem Signal C 1 gesteuerte und mit zwei Informationseingängen und zwei Informationsausgängen versehene Triggerschaltung. Die Elemente 208 und 210 entsprechen funktionell dem Element 202, jedoch sind sie mit dem Signal C 3 selektiv aktivierbar. Von diesen zwei Elementen ist nur eines vorhanden. Wenn es mehrere Eingabezellen gibt, besitzen sie alle die gleiche Konfiguration hinsichtlich dieser Eingabezellen. In Fig. 5b ist das Element 216 ein Steuerdecoder, der folgende Steuersignale empfängt:
T/TN wählt zwischen der Schiebefunktion für die Ein/Ausgabezustände und jeweiliger Ausgabezustände;
ST steuert den Durchführungszustand der inneren Logik der Integrationsschaltung;
RT steuert den Durchführungszustand für die Verknüpfungsfunktion.

Das Element 216 decodiert diese drei Steuersignale in drei innere Steuersignale C 1, C 2, C 3.

Im Eingabezustand/Ausgabezustand wird die Schiebefunktion vom Signal C 1 gleichsam wie ein Taktsignal gesteuert. In diesem Fall steht der Schalter 204 in der rechten Stellung und die Puffer 208/210 sind nicht erregt. Durch die Anschlüsse 212/214 ist aus mehreren Triggerschaltungen ein Schieberegister formbar.

Im Durchführungszustand für die innere Prüfung der Integrationsschaltung wird die Triggerschaltung 206 in die Haltestellung gebracht, so dass die gespeicherte Information ununterbrochen an ihrem Ausgang zur Verfügung steht. Der Schalter 204 befindet sich in der rechten Stellung, so dass beliebig eines der beiden Elemente 208, 210 diese Information empfängt. Diese Elemente werden weiter vom Signal C 3 aktiviert.

Im Durchführungszustand für die Prüfung der Verknüpfungsfunktion der Integrationsschaltung wird die Triggerschaltung 206 in den transparenten Zustand, und am Ende des Durchführungszustandes in den Haltezustand gebracht, so dass danach die Information unveränderlich ist, mit Ausnahme der Aktivierung des Ausgabezustandes. Der Schalter 204 befindet sich in der linken Stellung. Die Elemente 208/210 sind nicht erregt.

In Fig. 5c ist auf analoge Weise wie in Fig. 5a eine Ausgabezelle dargestellt. Der Anschluss 218 ist mit den inneren Bauteilen der Integrationsschaltung verbunden. Das Element 220 ist ein Schalter. Das Element 222 ist eine Triggerschaltung. Die Elemente 224, 226 sind Pufferstufen zum Anschliessen an ein Verknüpfungsnetzwerk. Von diesen zwei Elementen ist stets nur eines vorhanden. Die Anschlüsse 228/230 sind die Verknüpfungsleitungen mit möglichen weiteren Triggerschaltungen. Die Steuerung der Zelle ist nahezu gleich der der Fig. 5a, sei es, dass der Eingang 218 nicht mit einem Puffer versehen ist. Weiter arbeitet die Zelle als Informationsquelle für eine Prüfung der Verknüpfungsfunktion, jedoch als Bestimmungsanordnung bei einer Prüfung an den inneren Bauteilen der Integrationsschaltung.

Fig. 5d zeigt auf analoge Weise wie in Fig. 5a und 5c eine Eingabe/Ausgabezelle, die sowohl als Informationsquelle wie auch als Informationsbestimmung arbeiten kann. Der Anschluss 232 ist mit dem Verknüpfungsnetzwerk und der Anschluss 250 mit inneren Bauteilen der Integrationsschaltung verbindbar. Das Element 234 ist eine immer aktive Pufferstufe. Die Elemente 240 und 246 sind Pufferstufen, die von Signalen C 14 bzw. C 15 erregt werden. Die Elemente 236, 238 und 244 sind Schalter, die von den Signalen C 13, C 12 bzw. C 11 erregt werden. Die Elemente 242 und 248 sind Triggerschaltungen, die gemäss der Darstellung vom Signal C 16 zur Bildung eines Eingabe/Ausgabeschieberegisters gesteuert sind. Die Logik 258 entspricht der bereits beschriebenen Logik 216, jedoch empfängt sie das das Ausgangssignal der Triggerschaltung 248. Weiter empfängt sie ein Eingabe/Ausgabesteuersignal OE.

Im Eingabe/Ausgabesignal steuert das Signal C 16 die Bildung des Schieberegisters. Die Puffer 240 und 246 sind nicht erregt. Der Schalter 236 steht in der oberen Stellung. Der Schalter 238 befindet sich in der unteren Stellung und der Schalter 244 nimmt eine beliebige Stellung ein.

Im Zustand zum Zuführen eines Prüfbits zu einem externen Verknüpfungsnetzwerk wird die Triggerschaltung 242 in den Haltezustand gebracht. Das Puffer 240 ist erregt. Das Puffer 246 ist nicht erregt. Der Schalter 236 befindet sich in der oberen Stellung. Der Schalter 244 steht in der unteren Stellung. Der Schalter 238 nimmt eine beliebige Stellung ein.

Im Zustand zum Zuführen eines Bits zu inneren Bauteilen der Integrationsschaltung befindet sich die Steuerung der Triggerschaltung 246 gleichfalls in diesem Zustand. Die Pufferstufe 246 ist erregt. Die Pufferstufe 240 ist nicht erregt. Der Schalter 236 befindet sich in der oberen Stellung. Der Schalter 247 steht in der unteren Stellung. Der Schalter 238 nimmt eine beliebige Stellung ein.

Im Zustand zum Empfangen eines Ergebnisbits aus einem externen Verknüpfungsnetzwerk wird die Triggerschaltung 242 vorübergehend in den transparenten Zustand geschaltet. Die Pufferstufen 240 und 246 sind nicht erregt. Der Schalter 236 befindet sich in der unteren Stellung. Der Schalter 238 steht in der unteren Stellung. Der Schalter 244 nimmt eine beliebige Stellung ein.

Im Zustand zum Empfangen eines Bits aus inneren Bauteilen der Integrationsschaltung wird die Triggerschaltung 242 auf gleiche Weise gesteuert. Die Pufferstufen 240 und 246 sind nicht erregt. Der Schalter 236 nimmt eine beliebige Stellung ein. Der Schalter 238 steht in der oberen Stellung. Der Schalter 244 befindet sich in der oberen Stellung.

Die beschriebenen Anschlusszellen können zur Verwendung in einem Selbstprüfungssystem auf entsprechende Weise zum Kommunizieren von Prüf/Ergebnisbits mit dem Inneren der Integrationsschaltung verwendet werden. Wenn ein Schieberegister aus durcheinander geordneten Eingabe- und Ausgabezellen besteht, werden sie zusammen für diese Eingabe/Ausgabefunktion nach obiger Beschreibung aktiviert. Zum anderen werden sie dann in einer Serienorganisation gesteuert.

BESCHREIBUNG EINER PRÜFANORDNUNG.

Fig. 6 zeigt eine Prüfanordnung 300 mit angeschlossenem Träger 302. In diesem Beispiel ist die Prüfanordnung mit einem festprogrammierten Prüfspeicher 304 mit zugeordneter Adressierung 306 versehen. Dieser Speicher speichert Adressen (ADD) für die betreffenden Integrationsschaltungen, Betriebsartsteuersignale (MOD), die die Länge des Prüfmusters spezifizieren und möglicherweise andere Einstellungen durchführen, Prüfmuster (PATIN) und zugeordnete Ergebnismuster (PATOUT). Der Einfachheit halber ist hiervon nur eine geringe Anzahl angegeben. Weiter kann der Speicher noch ein Steuerprogramm für die Datenverarbeitung in der Prüfanordnung enthalten, aber dies ist der Kürze halber nicht angegeben. An sich sind Prüfanordnungen, die Prüfmuster erzeugen und Ergebnismuster erkennen/auswerten, bekannt. Der Speicher 304 ist mit einem Ausgangsregister REG 1 versehen. Dieses Register hat einen Parallelanschluss an den Komparator COMP und einen Serienanschluss an die Schnittstelleneinheit 308. Letztgenannte Einheit versorgt die Zweirichtungsanpassung an den Zweidrahtserienbus 310. Ankommende Ergebnismuster werden vom Bus 310 einem zweiten Register REG 2 zugeleitet. Der Komparator COMP vergleicht damit Ergebnismuster im Register REG 2 mit erwarteten Ergebnismustern im Register REG 1. Die Steueranordnung CTR/SEQ aktiviert aufeinanderfolgende Speicheradressen, aktiviert die Register REG 1 und REG 2 in ihren verschiedenen Betriebsarten (parallel-ein, parallel-aus, seriell-ein, seriell-aus) und empfängt die Vergleichsergebenisse zur Auswertung.

An den angeschlossenen Träger DUT (302) sind nur kurzgefasst einige Elemente einer Integrationsschaltung dargestellt. Diese Integrationsschaltung wird wie bereits erwähnt durch Adressierung aktiviert. Die Adressierung anderer Integrationsschaltungen am Träger erfolgt dadurch, dass sie auf die gleiche Weise an den seriellen Bus 310 angeschlossen sind. Die Integrationsschaltung enthält eine Anpassungseinheit für den seriellen Bus 312, eine Steuereinheit CRT (314) einen Zähler 316, einen Dreistellungenschalter 318 und eine Anzahl als Blöcke dargestellte Zweistellungenzellen. Die Steuereinheit empfängt die zu empfangende Prüfmusterlänge und lädt damit den Zähler 316. Anschliessend wird der Schalter 318 in die Stellung SDI gestellt, wobei die Durchgangswege SDO und SDH blockiert sind. So kann das Prüfmuster in die Zweistellungenzellen aufgenommen werden. Dies sind, wie bereits beschrieben, möglicherweise Zellen verschiedener Prägung, Ausgabezellen, Eingabezellen und Innenzellen. Sie sind hier ringschleifbar, wenn nach dem Empfang des vollständigen Prüfmusters der Schalter 318 in die Stellung SDH gebracht wird (von einem Signal aus der Steuereinheit 314), wobei dann die Durchgangswege SDI und SDO abgeblockt sind. Unter der Steuerung nicht angegebener Taktsignale, beispielsweise von der Steuereinheit 314, kann dann die Information in den Zweistellungenzellen ununterbrochen umlaufen. Dies ist vorteilhaft, wenn diese Zellen in dynamischer Logik ausgeführt sind, die ununterbrochen Vorlade- (precharge) und Abtast-(sampled)-Taktimpulse zur Aufrechterhaltung der Information benötigt. Zum anderen kann in dieser Ringschleifenorganisation auch die Prüfmustererweiterungsanordnung, die an sich in der herangezogenen US-Patentschrift 44 35 806 beschrieben ist, und/oder die Ergebnismusterkompaktierungsanordnung vorgesehen sein, die ebenfalls aus dieser Patentschrift, aber auch aus der Literatur auf dem Gebiet der Prägungsanalyse bekannt ist.

Die Prüfung wird auf die bereits beschriebene Weise durchgeführt. Dies kann insbesondere die Prüfung der Verknüpfungsfunktion sein. Sie kann auch die Prüfung der Innenlogik der Integrationsschaltung sein. Am Ende der Prüfung ist in einer der Integrationsschaltungen auf dem Träger ein Ergebnismuster vorhanden. So kann eine andere oder die gleiche Integrationsschaltung sein. Der Einfachheit halber sei angenommen, dass die Blöcke 320 wieder die zwei Stellungenzellen der letztgenannten Integrationsschaltung darstellen. Die Steuereinheit 314 bringt den Dreistellungenschalter 318 dabei in die Stellung SDO. Damit sind die mit SDI und SDH bezeichneten Durchgangswege abgeblockt. Über die Elemente 312, den Bus 310, 308 wird das Ergebnismuster im Register REG 2 zur Auswertung gespeichert. Nach Bedarf kann dann ein folgendes Prüfmuster abgerufen werden.

Claims (14)

1. Verfahren zum Prüfen auf einem Träger angebrachter Integrationsschaltungen, bei dem einer in einen Eingabezustand gebrachten Integrationsschaltung über ihren ersten Anschluss seriell ein Prüfmuster zur Zwischenspeicherung zugeführt wird, wobei anschliessend die Integrationsschaltung zur Bildung eines Ergebnismusters aus dem genannten Prüfmuster in einem Durchführungszustand gebracht wird, wobei aus der in einen Ausgabezustand gebrachten Integrationsschaltung über ihren zweiten Anschluss seriell das Ergebnismuster abgeleitet wird, um durch Kontrolle seines Informationsinhalts eine Kennung einer richtigen/unrichtigen Wirkung der Integrationsschaltung zu liefern, dadurch gekennzeichnet, dass, wenn der Träger mit mehreren, digital arbeitenden und gegenseitig durch Informationsleitungen verbundenen Integrationsschaltungen versehen ist, die mit je derartigen ersten und zweiten Anschlüssen versehen sind, das Gefüge der Integrationsschaltungen dadurch geprüft wird, dass die erwähnten ersten und zweiten Anschlüsse parallel an eine Datenleitung eines seriellen Busses angeschlossen werden, um über diesen Bus die genannten Prüf- bzw. Ergebnismuster zu kommunizieren, und dieser serielle Bus weiter eine Taktleitung für Synchronisationssignale zum Synchronisieren von Informationsübertragungen auf der Datenleitung enthält, dass der serielle Bus mit einem dritten Anschluss zum Kommunizieren der Prüf/Ergebnismuster und der zugeordneten Synchronisationssignale mit der Aussenwelt versehen wird, dass bei einer Prüfung mindestens zwei der Integrationsschaltungen mittels Auswahlinformation in einen Prüfzustand gebracht werden, dass anschließend zur Prüfung einer Verknüpfungsfunktion zwischen diesen mindestens zwei Integrationsschaltungen zumindest einer von ihnen ein Prüfmuster zugeführt wird, und dass nach dem vorübergehenden Aktivieren dieser Integrationsschaltungen aus zumindest einer anderen der mindestens zwei Integrationsschaltungen ein auf Basis des letztgenannten Prüfmusters erzeugtes Ergebnismuster zur Kontrolle abgeleitet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mehr als einer der letztgenannten mindestens zwei Integrationsschaltungen jeweilige Prüfmuster zugeführt werden, um eine Wechselwirkung mittels der genannten Verknüpfungsfunktion zwischen letztgenannten Prüfmustern als Prüfung der genannten Verknüpfungsfunktion zu bestimmen.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass von mehr als einer der letztgenannten mindestens zwei Integrationsschaltung jeweilige Ergebnismuster abgeleitet werden, um eine Korrelation zwischen letztgenannten Ergebnismustern auf Basis in diese Integrationsschaltungen zusammen eingeführter Prüfinformation als Prüfung der genannten Verknüpfungsfunktion zu bestimmen.

4. Verfahren nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass weiter zur Prüfung einer Innenfunktion einer einzigen Integrationsschaltung bei einer Prüfung zunächst ein Auswahlmuster über den Bus zugeleitet wird, um diese Integrationsschaltung für einen Prüfzustand auszuwählen, dass anschliessend über den Bus ein für diese Integrationsschaltung bestimmtes Prüfmuster kommuniziert wird, und dass nach der Durchführung der Prüfung, dieser Integrationsschaltung das mit dieser Prüfung gebildetes Ergebnismuster wiederum über den Bus zur Auswertung kommuniziert wird.

5. Träger mit mehreren digital arbeitenden und gegenseitig mittels Informationsleitungen verbundenen Integrationsschaltungen zur Prüfung mit dem Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass von den Integrationsschaltungen mindestens eine mit Ausgangspufferstufen versehen ist, die mit einem Serienbetriebseingang zum seriellen Empfangen eines Prüfmusters und mit einem Parallelbetriebsausgang zum anschliessenden Zuleiten in den Ausgangspufferstufen vorhandener Information an ein Verknüpfungsmuster innerhalb der zu prüfenden Verknüpfungsfunktion versehen sind und mindestens eine Integrationsschaltung mit Eingangspufferstufen versehen ist, die mit einem Parallelbetriebseingang zum Empfangen von Information aus dem Verknüpfungsnetzwerk und mit einen Serienbetriebsausgang zum Abgeben eines Ergebnismusters versehen sind, und dass der Serienbetriebseingang und der Serienbetriebsausgang beide an einen dazu bestimmten Datenleiter des auf dem Träger angebrachten seriellen Busses angeschlossen sind.

6. Träger nach Anspruch 5, dadurch gekennzeichnet, dass der serielle Bus ein I²C-Bus ist, und dass der erste und der zweite Anschluss zusammenfallen.

7. Integrationsschaltung, geeignet zum Prüfen nach dem Verfahren nach einem der Ansprüche 1 bis 4 nach dem Anbringen auf einem Träger, dadurch gekennzeichnet, dass, wenn sie mit einer Reihe zum Abgeben von Information an ein Verknüpfungsnetzwerk anzuschliessender Anschlussstifte versehen ist, für diese Anschlussstifte eine Reihe genau so vieler Ausgangspufferstufen vorgesehen ist, und diese Reihe mit einem Serienbetriebseingang zum Empfangen eines Prüfmusters, einem Parallelbetriebsausgang zum Zuführen in den Pufferstufen vorhandener Information an die Anschlussstifte, und einem Parallelbetriebseingang zum Empfangen von Information aus weiteren Bauteilen der Integrationsschaltung versehen ist, und dass der Serienbetriebseingang an einen dazu bestimmten Anschlussstift zum Anschliessen an eine Datenleitung eines seriellen Busses angeschlossen ist.

8. Integrationsschaltung, geeignet zum Prüfen gemäss dem Verfahren nach einem der Ansprüche 1 bis 4 nach dem Anbringen auf einem Träger, dadurch gekennzeichnet, dass, wenn sie mit einer Reihe zum Empfang von Information an ein Verknüpfungsnetzwerk anzuschliessender Anschlussstifte versehen ist, für diese Anschlussstifte eine Reihe genau so vieler Eingangspufferstufen vorgesehen ist, und diese Reihe ist mit einem Parallelbetriebseingang zum Empfangen von Information aus den Anschlussstiften, mit einem Serienbetriebsausgang zum Abgeben in den Pufferstufen vorhandener Information aus Ergebnismuster bei einer Prüfung, und einem Parallelbetriebsausgang zum Zuleiten von Information an weitere Bauteile der Integrationsschaltung versehen, und dass der Serienbetriebsausgang an einen dazu bestimmten Anschlussstift zum Anschliessen an eine Datenleitung eines seriellen Busses angeschlossen ist.

9. Integrationsschaltung, geeignet zum Prüfen gemäss dem Verfahren nach einem der Ansprüche 1 bis 4, nach dem Anbringen auf einem Träger, dadurch gekennzeichnet, dass, wenn sie mit einer Reihe in zwei Richtungen arbeitender, an ein Verknüpfungsnetzwerk anzuschliessender Anschlussstifte versehen ist, für diese Stifte eine Reihe genau so vieler Anschlusspufferstufen vorgesehen ist, und diese Reihe ist mit einem Serienbetriebseingang zum Empfangen eines Prüfmusters mit einem Parallelbetriebsausgang zum Zuleiten in den Pufferstufen vorhandener Information an die Anschlussstifte, einem Parallelbetriebseingang zum Empfangen von Information aus den Anschlussstiften und mit einem Serienbetriebsausgang zum Abgeben eines Ergebnismusters versehen, und dass der Serienbetriebseingang und der Serienbetriebsausgang beide an einen dazu bestimmten Anschlussstift zum Anschliessen an eine Datenleitung eines seriellen Busses angeschlossen sind.

10. Integrationsschaltung nach Anspruch 9, dadurch gekennzeichnet, dass die Reihe mit einem weiteren Parallelbetriebseingang und einem weiteren Parallelbetriebsausgang zum Kommunizieren von Information mit weiteren Bauteilen der Integrationsschaltung versehen ist.

11. Integrationsschaltung nach einem der Ansprüche 7, 8, 9, dadurch gekennzeichnet, dass in die genannte Reihe weitere Pufferstufen eingeschaltet sind, die ausschliesslich mit inneren Bauteilen der Schaltung zum Kommunizieren von Prüfinformation verbunden sind.

12. Integrationsschaltung nach einem der Ansprüche 7, bis 11, dadurch gekennzeichnet, dass, wenn der Serienbetriebseingang vorgesehen ist, er mit einer Mustererweiterungsanordnung versehen ist.

13. Integrationsschaltung nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass wenn, der Serienbetriebsausgang vorgesehen ist, dieser mit einer Musterkompaktierungsanordnung versehen ist.

14. Prüfanordnung zur Prüfung von Trägern mit mehreren Integrationsschaltung gemäss dem Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Prüfanordnung mit Anschlussmitteln zum Anschliessen an den seriellen Bus mit Auswahlmitteln zum Auswählen von mindestens zwei gegenseitig durch Informationsverbindungen ausserhalb des seriellen Busses verbundenen Integrationsschaltungen für einen Prüfzustand, mit Generatormitteln zum seriellen Zuführen eines Prüfmusters an zumindest einer der mindestens zwei Integrationsschaltungen in einem Eingabezustand der Integrationsschaltung über den seriellen Bus, und mit Empfangsmitteln versehen ist, um nach vorübergehender Aktivierung der mindestens zwei Integrationsschaltungen in einem Durchführungszustand zur Prüfung einer dazwischen implementierten Verknüpfungsfunktion in einem wiederhergestellte Prüfzustand ein auf Basis des letztgenannten Prüfmusters in zumindest eine weitere Integrationsschaltung aufgenommenes Ergebnismuster in einem Ausgabezustand der letztgenannten Schaltung nach der Kommunikation über den seriellen Bus zu empfangen und auszuwerten.