JPS5811875A - 集積回路素子の自動測定装置 - Google Patents
集積回路素子の自動測定装置Info
- Publication number
- JPS5811875A JPS5811875A JP56110270A JP11027081A JPS5811875A JP S5811875 A JPS5811875 A JP S5811875A JP 56110270 A JP56110270 A JP 56110270A JP 11027081 A JP11027081 A JP 11027081A JP S5811875 A JPS5811875 A JP S5811875A
- Authority
- JP
- Japan
- Prior art keywords
- time
- integrated circuit
- signals
- measurement
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
２ページ
本発明は乗積回路素子、特にリニア半導体集積回路の電
気的機能測定の自動化をはかることのできる集積回路素
子検査装置に関するものである。
気的機能測定の自動化をはかることのできる集積回路素
子検査装置に関するものである。
半導体生産設備は年々自動化され合理化されているが、
一方集積回路素子の機能は益々複雑化し、その機能測定
の内容も複雑高度イヒし、合せて測定項目が増加する方
向にあシ、従って、測定時間も長くなっている。一方、
この測定装置に使用するファンクションジェネレーター
も益々高度化し、複雑化して高額化している。又測定時
間が長くなるという事は、測定集積回路素子（以下ＤＵ
Ｔと呼ぶ）の投入、取出し時に他の品種の測定を行うい
わゆるマルチステーション化が出来ない不都合を招く。
一方集積回路素子の機能は益々複雑化し、その機能測定
の内容も複雑高度イヒし、合せて測定項目が増加する方
向にあシ、従って、測定時間も長くなっている。一方、
この測定装置に使用するファンクションジェネレーター
も益々高度化し、複雑化して高額化している。又測定時
間が長くなるという事は、測定集積回路素子（以下ＤＵ
Ｔと呼ぶ）の投入、取出し時に他の品種の測定を行うい
わゆるマルチステーション化が出来ない不都合を招く。
このため、異なる性能をもつ集積回路素子の特性を検査
するに際しては、各品種毎に１＝１の関係でファンクシ
ョンジェネレーター等の信号源を必要とし、測定装置の
コストアップにつながる。
するに際しては、各品種毎に１＝１の関係でファンクシ
ョンジェネレーター等の信号源を必要とし、測定装置の
コストアップにつながる。
ところで、上記のように集積回路素子は近年非常に複雑
化し、かつ又精密化している。特にリニ３ベ−ジ ア素子については集積回路素子そのもので、最終セット
の性能を決定するまでになって来ている。
化し、かつ又精密化している。特にリニ３ベ−ジ ア素子については集積回路素子そのもので、最終セット
の性能を決定するまでになって来ている。
従って、測定そのものについても非常に高精度。
高確度が要求され、測定用信号源についてもこれと同様
、高精度、高確度の性能が要求され、信号源が高価格化
している。
、高精度、高確度の性能が要求され、信号源が高価格化
している。
本発明は、あらかじめ測定プログラムに基いて次の測定
に必要な信号を時間的に圧縮してファンクションジェネ
レーターから発生させ、遅延素子等のアナログメモリに
記憶させ、必要に応じてその信号を時間的に正常な信号
として復元出来る様にし、測定プログラムに従ってその
記憶していた信号を順次取出してゆき、複数個のＤＵＴ
素子の入力信号を並列に作り出す様コンピュータ等で制
御する。即ち、１台の信号源を利用してあたかも複数の
信号源がある様に、アナログメモリを活用−する事にな
る。この装置を構成する事で、前記のマルチステーショ
ン化が可能となシ、被測定素子を複数個並列に測定する
事が出来る様になり、測定装置のコストダウン及びマル
チステーション化する事で測定装置の床面績の削減が可
能となる。
に必要な信号を時間的に圧縮してファンクションジェネ
レーターから発生させ、遅延素子等のアナログメモリに
記憶させ、必要に応じてその信号を時間的に正常な信号
として復元出来る様にし、測定プログラムに従ってその
記憶していた信号を順次取出してゆき、複数個のＤＵＴ
素子の入力信号を並列に作り出す様コンピュータ等で制
御する。即ち、１台の信号源を利用してあたかも複数の
信号源がある様に、アナログメモリを活用−する事にな
る。この装置を構成する事で、前記のマルチステーショ
ン化が可能となシ、被測定素子を複数個並列に測定する
事が出来る様になり、測定装置のコストダウン及びマル
チステーション化する事で測定装置の床面績の削減が可
能となる。
従来の集積回路素子の自動測定装置例を第１図に示す。
第１図Ｆａ） 、 （ｂｌ 、 ＦＣ）では３種類の集
積回路素子についての測定例が示しであるが、動作はい
ずれも同じであり、ＤＵＴ（Ｘ）品種の場合を示す第１
図ｆ＆）について説明する。被測定素子Ｉ）ＵＴ（Ｘ）
の入力ｖｉｎ（１）として、制御用コンピコターＣＰＵ
内にあらかじめ入力されているＤＵＴ（Ｘ１品種用測定
プログラムに従って信号源ＦＣから正弦波、パルス。
積回路素子についての測定例が示しであるが、動作はい
ずれも同じであり、ＤＵＴ（Ｘ）品種の場合を示す第１
図ｆ＆）について説明する。被測定素子Ｉ）ＵＴ（Ｘ）
の入力ｖｉｎ（１）として、制御用コンピコターＣＰＵ
内にあらかじめ入力されているＤＵＴ（Ｘ１品種用測定
プログラムに従って信号源ＦＣから正弦波、パルス。
バースト信号等々各種の信号を発生する。この信号Ｚ７
ｉ ｎ （１１によって、ＤＵＴ（Ｘ）は内部信号処理
を行って出力を発生し、その出力側に接続されたアナロ
グデジタル変換器（ＡＤＣ）でＤＩＴＴ（Ｘｉのアナロ
グ信号をデジタル信号に変換してＣＰＵ入力と１測定プ
ログラムで与えられた規格値と比較して良否判定等の処
理を行う。コントロールＢＯＸ（ＣＢ）は、測定の開始
、停止等のスイッチ或いは良否判定のランプ等測定者と
のインタフェース用である。
ｉ ｎ （１１によって、ＤＵＴ（Ｘ）は内部信号処理
を行って出力を発生し、その出力側に接続されたアナロ
グデジタル変換器（ＡＤＣ）でＤＩＴＴ（Ｘｉのアナロ
グ信号をデジタル信号に変換してＣＰＵ入力と１測定プ
ログラムで与えられた規格値と比較して良否判定等の処
理を行う。コントロールＢＯＸ（ＣＢ）は、測定の開始
、停止等のスイッチ或いは良否判定のランプ等測定者と
のインタフェース用である。
この様にして第１図では他に信号Ｚ７ｉｎ（２１、ｖｉ
ｎ（ｓ）によりｎ Ｕ Ｔ （Ｙｌ 、 （Ｚ）の測定
を行い、あわせて３品５ 、。
ｎ（ｓ）によりｎ Ｕ Ｔ （Ｙｌ 、 （Ｚ）の測定
を行い、あわせて３品５ 、。
ベーン
種の集積回路素子について並列に測定を実行する。
この場合、測定プログラムの実行と測定の実行が第２図
に示す様に同期している。第２図は第１図のシステムで
の信号発生命令と信号発生の状況を示したものである。
に示す様に同期している。第２図は第１図のシステムで
の信号発生命令と信号発生の状況を示したものである。
即ち、信号発生時間人によって信号λ人が発生し、信号
発生命令Ｂによって信号λＢが発生する。従って、３種
類の異った集積回路素子を並列に測定しようとすると、
信号源ｙ、ｅは３台必要となる。
発生命令Ｂによって信号λＢが発生する。従って、３種
類の異った集積回路素子を並列に測定しようとすると、
信号源ｙ、ｅは３台必要となる。
また、集積回路素子の自動測定装置を第３図の様に改善
した場合、第１図と同様３種類の集積回路素子の測定が
出来る。即ち、制御用コンピュータにはあらかじめ、３
種類の測定プログラムが入力されているとすると、測定
開始信号で３種類の測定プログラムが走シ始める。（ｊ
ＰＵはプログラムの内容を解読し、信号の内容１発生順
序等を記憶し、その順序に従ってＦ、Ｇを制御して各々
の品種に必要な信号を発生する。この様子を第４図に示
す。この第４図で判る様に、この方式では測定品種ＤＵ
Ｔ（Ｘ）〜（Ｚ）の測定プログラムの中のム〜Ｆ６ペー
ジ で示される信号発生命令に対し、実際の信号発生とは同
期せず、例えば信号“Ｅ゛については、信号発生命令に
対しＴｄ待時間くれる事になり、信号源Ｆ、Ｇ及びＣＰ
、Ｕは１台でよいが、３種類の信号をシリーズに順次発
生してゆくため、他の品種の信号発生時間の影響を直接
受け、全体の測定時間が長く々シ、測定の効率が悪いと
いう欠点が生じる。なお、第３図において、５Ｗ（１）
〜（３）はＣＰＵによってＦ、Ｈの出力信号を、ＤＩＴ
Ｔ（Ｘ）・〜（Ｚ）の測定に必要な信号を与えるだめの
スイッチ、ＭＰＸはムｎｃ（１）・〜（３）の出力をＣ
ＰＨによって選択し、そのデータをＣＰＨに送るマルチ
プレクサ−である。
した場合、第１図と同様３種類の集積回路素子の測定が
出来る。即ち、制御用コンピュータにはあらかじめ、３
種類の測定プログラムが入力されているとすると、測定
開始信号で３種類の測定プログラムが走シ始める。（ｊ
ＰＵはプログラムの内容を解読し、信号の内容１発生順
序等を記憶し、その順序に従ってＦ、Ｇを制御して各々
の品種に必要な信号を発生する。この様子を第４図に示
す。この第４図で判る様に、この方式では測定品種ＤＵ
Ｔ（Ｘ）〜（Ｚ）の測定プログラムの中のム〜Ｆ６ペー
ジ で示される信号発生命令に対し、実際の信号発生とは同
期せず、例えば信号“Ｅ゛については、信号発生命令に
対しＴｄ待時間くれる事になり、信号源Ｆ、Ｇ及びＣＰ
、Ｕは１台でよいが、３種類の信号をシリーズに順次発
生してゆくため、他の品種の信号発生時間の影響を直接
受け、全体の測定時間が長く々シ、測定の効率が悪いと
いう欠点が生じる。なお、第３図において、５Ｗ（１）
〜（３）はＣＰＵによってＦ、Ｈの出力信号を、ＤＩＴ
Ｔ（Ｘ）・〜（Ｚ）の測定に必要な信号を与えるだめの
スイッチ、ＭＰＸはムｎｃ（１）・〜（３）の出力をＣ
ＰＨによって選択し、そのデータをＣＰＨに送るマルチ
プレクサ−である。
本発明は上記従来の欠点を改善するため、Ｆ、Ｇでの信
号発生を実際に必要な周波数よシも早い信号、即ち、時
間的に圧縮して発生させ、上記のアナログメモリを使用
して測定プログラムで指定された時間と波形に復元する
という新規なシステム構成を特徴とする。
号発生を実際に必要な周波数よシも早い信号、即ち、時
間的に圧縮して発生させ、上記のアナログメモリを使用
して測定プログラムで指定された時間と波形に復元する
という新規なシステム構成を特徴とする。
以下本発明の実施例について説明する。第６図に本発明
のシステム構成例を示す。ＣＰＨによつ７ページ て、Ｄ Ｕ Ｔ （Ｘ） 、 （Ｙ） 、 （Ｚ）の測
定プログラムをシュミレートし、信号発生順序を記憶し
、各々の信号の時間に対する圧縮比を演算して順次Ｆ、
Ｇから時間的に圧縮した信号を発生させる。一方アナロ
グメモＩＪＡＭ（１）〜（３）にはその圧縮された信号
をスイッチ５Ｗ（１）〜（３）を通して受取シ、その圧
縮状況に応じて時間伸長のだめのデータをＣＰＵから与
える。
のシステム構成例を示す。ＣＰＨによつ７ページ て、Ｄ Ｕ Ｔ （Ｘ） 、 （Ｙ） 、 （Ｚ）の測
定プログラムをシュミレートし、信号発生順序を記憶し
、各々の信号の時間に対する圧縮比を演算して順次Ｆ、
Ｇから時間的に圧縮した信号を発生させる。一方アナロ
グメモＩＪＡＭ（１）〜（３）にはその圧縮された信号
をスイッチ５Ｗ（１）〜（３）を通して受取シ、その圧
縮状況に応じて時間伸長のだめのデータをＣＰＵから与
える。
これは例えばアナログメモリとしてＣＯＤ素子を使う場
合であれば、クロック周波数に関するデータである。こ
のデータによってアナログメモリは、与えられた信号を
必要な時間迄伸長させ、各ＤＵＴの入力信号とする。こ
の様子を第６図に示す。
合であれば、クロック周波数に関するデータである。こ
のデータによってアナログメモリは、与えられた信号を
必要な時間迄伸長させ、各ＤＵＴの入力信号とする。こ
の様子を第６図に示す。
測定品種プログラム（Ｘ）〜（Ｚ）は第２図、第４図で
示したものと同一である。この場合、信号発生順序記憶
が時間的に第４図と異っている。これは測定プログラム
（Ｘｌ−（Ｚｌの内容をＣＰＵでシュミレートし、どの
時間にどの様な波形がいつ必要かを演算して記憶してい
る。この図から判る様に第４図に比べ大巾に時間が短縮
されている。即ち、これによって、信号源Ｆ、Ｈの発生
時間を短縮し、測定、プログラムの進行と略同じスピー
ドで信号ｖｉｎ（１）〜（３）が発生出来る様になる。
示したものと同一である。この場合、信号発生順序記憶
が時間的に第４図と異っている。これは測定プログラム
（Ｘｌ−（Ｚｌの内容をＣＰＵでシュミレートし、どの
時間にどの様な波形がいつ必要かを演算して記憶してい
る。この図から判る様に第４図に比べ大巾に時間が短縮
されている。即ち、これによって、信号源Ｆ、Ｈの発生
時間を短縮し、測定、プログラムの進行と略同じスピー
ドで信号ｖｉｎ（１）〜（３）が発生出来る様になる。
Ｚ７ｉ ｎ ［１）〜（３）は、時間圧縮され九Ｆ、Ｇ
出力信号を第５図のアナログメモＩＪＡＭ（１）〜（３
）に入れて時間伸長を図り、測定に必要な信号を復元し
た様子を示す。Ｔｄ１〜３は測定プログラムの信号発生
命令に対する信号出力λ人、λＣ１λＥの発生のおくれ
時間である。第４図の波形λＥに対するおくれＴｄに対
し第６図のＴｄ３が対応し、大巾に時間短縮されている
事が判る。
出力信号を第５図のアナログメモＩＪＡＭ（１）〜（３
）に入れて時間伸長を図り、測定に必要な信号を復元し
た様子を示す。Ｔｄ１〜３は測定プログラムの信号発生
命令に対する信号出力λ人、λＣ１λＥの発生のおくれ
時間である。第４図の波形λＥに対するおくれＴｄに対
し第６図のＴｄ３が対応し、大巾に時間短縮されている
事が判る。
この様に信号を時間的に圧縮して高速で発生させ、一方
、その圧縮した信号を伸長する事の出来るアナログメモ
リを導入する事で、必要な信号を復元する事が出来、測
定システムのコストダウンを図る事が出来る。アナログ
メモリとしてはＢＢＤがｃａｎと同じ様に使用できるが
、他の種類のアナログメモリも使用できることは勿論で
ある。
、その圧縮した信号を伸長する事の出来るアナログメモ
リを導入する事で、必要な信号を復元する事が出来、測
定システムのコストダウンを図る事が出来る。アナログ
メモリとしてはＢＢＤがｃａｎと同じ様に使用できるが
、他の種類のアナログメモリも使用できることは勿論で
ある。
従来の例えば第１図の測定装置ではＣＰＵ 。
ｙｃが各品種毎に必要であった。また、第３図の方式で
はＣＰＵ 、ＦＧは共用出来るが、測定時間９ページ が伸び測定効率が悪かったのに対し、本発明の測定装置
では、ＣＯＤ 、ＢＢＤで代表される時間伸長の出来る
アナログメモリを導入する事で上記２方式の欠点を克服
し、ＣＰＵ、ＦＧを共用して複数個の異種の集積回路素
子の効率のよい自動測定のできる装置が実現でき測定の
コストダウンに寄与する効果が太きい。
はＣＰＵ 、ＦＧは共用出来るが、測定時間９ページ が伸び測定効率が悪かったのに対し、本発明の測定装置
では、ＣＯＤ 、ＢＢＤで代表される時間伸長の出来る
アナログメモリを導入する事で上記２方式の欠点を克服
し、ＣＰＵ、ＦＧを共用して複数個の異種の集積回路素
子の効率のよい自動測定のできる装置が実現でき測定の
コストダウンに寄与する効果が太きい。
以上のように、本発明は集積回路の機能測定の自動作に
大きく寄与するものである。
大きく寄与するものである。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は従来の集積回
路素子（この場合３品種）の自動測定装置の概略構成図
、第２図は第１図の測定システムでの信号発生命令と信
号発生の状況を示す図、第３図は第１図を改善した集積
回路素子の自動測定システム構成の概略図、第４図は第
３図の、測定時に必要な信号の発生状況を示す図、第５
図は本発明の一実施例による集積回路素子測定システム
の構成図、第６図は本発明の一例による信号発生の説明
図である。 ｎ Ｕ Ｔ （Ｘ）〜Ｄ Ｕ Ｔ （ｚ）−−−−−−
被測定素−ｊ、ＣＰ Ｕ −、。 ジタル変換器、ＣＢ・・・・・・コントロールボックス
、ＦＣ，・・・・・・信号源、ＡＭ・・・・・・アナロ
グメモリ。
路素子（この場合３品種）の自動測定装置の概略構成図
、第２図は第１図の測定システムでの信号発生命令と信
号発生の状況を示す図、第３図は第１図を改善した集積
回路素子の自動測定システム構成の概略図、第４図は第
３図の、測定時に必要な信号の発生状況を示す図、第５
図は本発明の一実施例による集積回路素子測定システム
の構成図、第６図は本発明の一例による信号発生の説明
図である。 ｎ Ｕ Ｔ （Ｘ）〜Ｄ Ｕ Ｔ （ｚ）−−−−−−
被測定素−ｊ、ＣＰ Ｕ −、。 ジタル変換器、ＣＢ・・・・・・コントロールボックス
、ＦＣ，・・・・・・信号源、ＡＭ・・・・・・アナロ
グメモリ。
Claims (2)
- （１）測定プログラムに従って入力信号、測定条件を設
定し、その出力信号によって良否判定を行う集積回路素
子の自動測定装置において、前記プログラムに従って複
数の機能信号を時間圧縮して発生する信号源と、前記信
号源から命令に従って圧縮発生した信号を、命令に従っ
て切換える複数個のスイッチと、順次入力される圧縮機
能信号を記憶、まだは時間伸長して復元せしめるアナロ
グメモリ一部とを備え、複数個の異種集積回路素子に、
異種の機能信号を並列に入力して、並列に測定を行うこ
とを特徴とする集積回路素子の自動測定装置。 - （２）アナログメ’％ ＩＪが、ＢＢＤ又はＣＣＤ等の
遅延素子であることを特徴とする特許請求範囲第１項に
記載の集積回路素子の自動測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56110270A JPS5811875A (ja) | 1981-07-14 | 1981-07-14 | 集積回路素子の自動測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56110270A JPS5811875A (ja) | 1981-07-14 | 1981-07-14 | 集積回路素子の自動測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5811875A true JPS5811875A (ja) | 1983-01-22 |
Family
ID=14531422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56110270A Pending JPS5811875A (ja) | 1981-07-14 | 1981-07-14 | 集積回路素子の自動測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2587124A1 (fr) * | 1985-09-11 | 1987-03-13 | Philips Nv | Procede pour tester des supports portant plusieurs circuits integres a fonctionnement numerique, support pourvu de tels circuits, circuit integre propre a etre monte sur un tel support et dispositif de test pour tester de tels supports |
-
1981
- 1981-07-14 JP JP56110270A patent/JPS5811875A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2587124A1 (fr) * | 1985-09-11 | 1987-03-13 | Philips Nv | Procede pour tester des supports portant plusieurs circuits integres a fonctionnement numerique, support pourvu de tels circuits, circuit integre propre a etre monte sur un tel support et dispositif de test pour tester de tels supports |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
| JPS60247942A (ja) | 半導体メモリ試験装置 | |
| JPS6188170A (ja) | 電子デバイス又は回路テスト方法及び装置 | |
| CN112649719A (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
| JPH11328995A (ja) | メモリ試験装置 | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| JPH0552907A (ja) | 電子部品等試験装置 | |
| JPS5811875A (ja) | 集積回路素子の自動測定装置 | |
| JPH0434107B2 (ja) | ||
| US6223318B1 (en) | IC tester having region in which various test conditions are stored | |
| JP3134409B2 (ja) | Ｌｓｉテスタ | |
| JPS6199876A (ja) | Ｉｃテスタ− | |
| US20040177303A1 (en) | Analog-hybrid ic test system | |
| Zhang et al. | Cost-driven optimization of coverage of combined built-in self-test/automated test equipment testing | |
| JP4208127B2 (ja) | 半導体集積回路装置 | |
| JP3074988B2 (ja) | Ｉｃテスタ | |
| JP2959174B2 (ja) | 集積回路 | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| JPH07248356A (ja) | 半導体装置及びその試験方法 | |
| JPH082629Y2 (ja) | Ｌｓｉテスタ | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JP2882413B2 (ja) | 平均値の高速良否判定装置 | |
| JPH0875825A (ja) | 試験回路及びその試験方法並びに試験回路を用いた試験方法 | |
| US7188044B1 (en) | World-wide distributed testing for integrated circuits | |
| JPH0438483A (ja) | 回路基板検査方法 |