SE469995B - Förfarande för testning av integrerade kretsar som är monterade på en bärare - Google Patents
Förfarande för testning av integrerade kretsar som är monterade på en bärareInfo
- Publication number
- SE469995B SE469995B SE8603749A SE8603749A SE469995B SE 469995 B SE469995 B SE 469995B SE 8603749 A SE8603749 A SE 8603749A SE 8603749 A SE8603749 A SE 8603749A SE 469995 B SE469995 B SE 469995B
- Authority
- SE
- Sweden
- Prior art keywords
- test
- pattern
- integrated circuits
- integrated circuit
- connection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
10
15
20
25
30
b)
'J1
2
som kommer att beskrivas i det efterföljande med hänvisning till fig 1.
De nackdelar som begränsar användbarheten av detta koncept beskrives
också.
Uppfinningens ändamål.
Det är ett ändamål med uppfinningen att utöka användbarheten av
"scan test"-principen till förbindningsfunktionen mellan de integrerade
kretsarna utan att behöva använda stora antal extra förbindningsstift och
att möjliggöra en enkel organisation där bara de erforderliga testen be-
höver utföras emedan en enkel valorganisation är möjlig.
Ej begränsande sammanfattning av uppfinningen.
Ändamålet uppnås enligt uppfinningen därigenom att, då bäraren är
försedd med ett flertal digitala integrerade kretsar som är sammankoppla-
de medelst dataledningar och var och en och vilka har sådana första och
andra anslutningar, enheten av integrerade kretsar testas därigenom att
nämnda första och andra anslutningar förbindes parallellt med en dataled-
ning i en seriebussledning för att kommunicera nämnda test- och resultat-
mönster därpå, vilken seriebussledning också innehåller en klockledning
för synkroniseringssignaler för synkronisering av datatransporter via da-
taledningen, vilken nämnda seriebussledning innehåller en tredje anslut-
ning för att leda nämnda test/resultatmönster och tillhörande synkronise-
ringssignaler till omgivningen, varvid minst två av de integrerade krets-
arna är inställda i ett testtillstànd genom väljinformation under ett
test, varefter ett testmönster matas till åtminstone en av dessa integre-
rade kretsar för att testa en förbindningsfunktion mellan nämnda minst
två integrerade kretsar, efter temporär aktivering av den aktuella inte-
grerade kretsen i exekveringstillstàndet av minst en annan av nämnda
minst tvâ integrerade kretsar, varvid ett resultatmönster som alstrats på
basis av det senare testmönstret matas ut för testning. Det har visat sig
att seriebussledningar är lämpliga kommunikationsmedel. Testbussledningen
kan nu separeras från andra dataledningar; detta ökar konstruktionens
flexibilitet. Med seriebussledning avses en bussledning i vilken databa-
nans bredd är avsevärt mindre än databasenheten. För en ordlängd av t ex
16 bitar som skall kommuniceras uppgår bussbredden till högst åtta bitar.
En begränsning finns vanligen till fyra eller mindre antal bitar, före-
trädesvis till en databredd av en eller två bitar. Fördelen med en liten
bredd är uppenbar: antalet anslutningar som krävs blir mindre. Vidare
10
15
20
30
La.)
LH
469 995
3
blir antalet fel som införes genom ofullkomligheter i busstrukturen mind-
re för en liten databanbredd. Lösningen i enlighet med uppfinningen är i
synnerhet attraktiv därigenom att många integrerade kretsar har en seri-
ell styrbussanslutning. En sådan styrbussledning innehåller vanligen bara
en dataledning. En attraktiv realisering är beskriven i EP 51332
(PHN 9873). Detta busskoncept har blivit allmänt känt såsom en
I2C-bussledning. Uppfinningen är emellertid inte begränsad till använd-
ning av detta speciella busskoncept. T ex kan två synkroniseringsled-
ningar vara anordnade.
Integrerade kretsar kan ställas in i testtillstándet medelst en
styrsignal pà en teststyranslutning. Många integrerade kretsar har redan
en sådan anslutning. Med testtillstàndet avses inmatningstillstàndet lika
väl som utmatningstillstàndet. Exekveringstillstàndet är “ej test“-till-
ståndet. Alla integrerade kretsar pá bäraren kan ställas om till test-
tillståndet gemensamt. Testmönstret matas därvid till specifika integre-
rade kretsar genom adressering av den aktuella kretsen. För inmatning och
utmatning kan därvid olika kretsar adresseras. Det är uppenbart att det
alternativt är möjligt att bara ställa in ett urval av de integrerade
kretsarna samtidigt till testtillståndet; detta är t ex fördelaktigt när
det finns flera kretsar med samma adress som är realiserad genom trád-
dragning (i hårdvara). A andra sidan kan adresserna också ställas in en-
ligt ett program, t ex under en initieringsfas.
Beskrivning av förbindninqsfunktionen.
Med förbindningsfunktionen mellan två (eller flera) integrerade
kretsar förstås driftsfunktionen och således implicit korrekt/felaktig
struktur hos följande element eller del därav:
a. ledarmönstret som är anbringat på bäraren: test med avseende pà brott
och/eller kortslutning; U'
b. anslutningen mellan ledarna och den integrerade modulens anslutnings-
Stift;
c. anslutningen mellan dessa anslutningsstift och förbindningsplattor
anordnade på den integrerade kretsens substrat, t ex genom tràddrag-
ning;
d. alla buffertelement som finns mellan förbindningsplattan och ingången/
utgången för den aktuella biten i test/resultatmönstret;
e. alla ytterligare element som eventuellt är anordnade mellan de så an-
slutna integrerade kretsarna, àtminstone vad gäller deras digitala
10
15
20
25
469 995
4
drift. Dessa element kan vara passiva element, t ex ett avslutande
motstånd som kopplar en förbindning till jord. Det kan också vara en
integrerad krets som inte kan testas i sig, t ex en konventionell
TTL-modul, såsom en làskrets eller en inverterare.
Genom att mata respektive testmönster till minst två integrerade
kretsar, kan interaktionen mellan dessa testmönster bestämmas såsom en
test av en aktuell förbindningsfunktion. Pâ analogt sätt kan korrelation-
en mellan resultatmönstren från respektive integrerade kretsar ge infor-
mation vad gäller en förbindningsfunktion.
Några vtterligare aspekter på uppfinningen.
För testning av en intern funktion hos en enkel integrerad krets
tillföres företrädesvis först ett väljmönster via bussledningen för att
selektivt ställa in den aktuella integrerade kretsen i ett testtillstánd,
varefter ett testmönster avseende den aktuella integrerade kretsen till-
föres och även en styrsignal för att initiera testningen av nämnda inter-
na funktion, varvid ett resultatmönster avseende det utförda testet áter
kommuniceras via bussledningen. Med användning av de element som lagts
till för testningen av förbindningsfunktionen kan således ett test avse-
ende en intern funktion hos en integrerad krets initieras på enkelt sätt.
Ett intressant exempel pà ett sådant internt test är beskrivet i
US 4.435.806. Med användning av_ett enkelt testmönster kan således en
ingående intern testning av den integrerade kretsen utföras. En annan
möjlighet består i att testordet inte tillföres via bussledningen utan
bildas i den integrerade kretsen själv, antingen direkt eller genom
digital expansion av extern mottagen information. Resultatordet kan också
utvärderas i den integrerade kretsen själv eller prepareras genom digital
komprimering för att tillföras den externa testanordningen. Såsom resul-
tat av dessa procedurer behöver mindre information matas via seriebuss-
ledningen. A andra sidan är den sistnämnda lösningen mindre flexibel och
nödvändiggör extra faciliteter i den integrerade kretsen.
Sammanfattning av figurerna.
Uppfinningen beskrivs detaljerat i det efterföljande med hänvisning
till nâgra figurer. Först kommer en realisering av “serpentin"-konceptet
och de problem man kan möta att beskrivas. Därefter kommer I2C-buss-
ledningen att beskrivas kortfattat. Därefter kommer förfarandet, bäraren,
den integrerade kretsen och testanordningen i enlighet med uppfinningen
10
15
20
25
30
35
469 995
att beskrivas.
Figur 1 visar ett diagram som illustrerar exekveringen av “serpen-
tin“-konceptet;
Figur 2 visar ett kopplingsschema för IZC-bussledningen;
Figurerna 3a,3b,3c visar tillhörande tidsdiagram för dataöverfö-
ringen;
Figur 4 visar ett schema för en bärare som är försedd med kretsar
enligt uppfinningen;
Figurerna 5a,5b,5c,5d visar anslutningsceller för användning på en
bärare enligt figur 4;
Figur 6 visar en testanordning.
Beskrivning av "serpentine“-konceptet.
Figur 1 visar ett schema för “serpentin"-konceptet som är realise-
rat för en bärare 20 som är försedd med integrerade kretsar 22...32.
Serpentin-konceptet innebär att integrerade kretsar kopplas i en kedja
därigenom att en ingångsledning 34 för testmönster förbindes med kretsen
22. Den senare kretsen har en utgángsledning för resultatmönster som ock-
så tjänar såsom en ingàngsledning för testmönster för den integrerade
kretsen 24. En utgångsledning från den senare kretsen verkar såsom en in-
gàpngsledning för kretsen 26. En utgàngsledning från den senare kretsen
verkar såsom en ingángsledning för kretsen 28k En utgàngsledning från den
senare kretsen verkar sàsom en ingángsledning för kretsen 30. En utgångs-
ledning från den senare kretsen verkar såsom en ingàngsledning för kret-
sen 32. En utgângsledning från den senare kretsen är ansluten till ut-
gângsledningen 36 för resultatmönster för bäraren 20. De integrerade
kretsarna har ytterligare anslutningar (angivna genom pilar) vilka verkar
såsom förbindningar mellan de olika integrerade kretsarna och mellan des-
sa integrerade kretsar och omgivningen. De speciella förbindningsmönstren
är bestämda genom den integrerade kretsbärarens funktion och, emedan des-
sa mönster är irrelevanta i detta avseende, kommer de inte att beskrivas
i detalj. Kretsen har också en anslutning 40 till omgivningen, vilken t
ex är utförd såsom ett multipol~anslutningsdon. För enkelhets skull kom-
mer detta anslutningsdon inte att beskrivas. Testmönstren kan matas in i
serie och resultatmönstren kan matas ut i serie sedan den del av den in-
tegrerade kretsen som skall testas temporärt har ställts in i ett exekve-
ringstillstånd. De integrerade kretsarna kan således testas; detsamma
gäller för respektive förbindningsfunktioner. Antalet extra anslutnings-
10
15
20
25
30
35
469 995
s
stift för varje integrerad krets är begränsat, d v s en serieingång, en
serieutgàng, eventuellt en klockingáng för mottagning av skiftpulser, och
en styringàng. Den senare ingången matas t ex genom anslutningen 38, så
att en bivalent signal möjliggör inställning till exekveringstillstàndet
respektive ingångs/utgångstillstândet_ Till följd av den integrerade
kretsens serieanslutning mäste test/resultatmönstren vanligen passera ge-
nom flera integrerade kretsar innan de anländer till sin destination. När
ett flertal test/resultatmönster användes samtidigt mäste de vara korrekt
åtskilda utefter den så bildade serpentinförbindningen för att säkerstäl-
la korrekt inmatning och korrekt utvärdering. Följaktligen blir testpro-
ceduren lång och kräver konstant övervakning av testanordningen så att
den senare anordningen inte kan använda sin processkapacitet för att om-
växlande presentera ett testmönster och utvärdera ett tidigare mottaget
resultatmönster. Vidare skall alla integrerade kretsar ha tre extra an-
slutningsstift, varvid det faktum att det alltid finns ett sub-optimalt
antal av tillgängliga anslutningsstift är ett speciellt problem. Därför
kommer en bättre lösning att beskrivas i det efterföljande. Det är en
ytterligare nackdel för det visade konceptet att serpentinförbindningen
upptar en del av utrymmet på bäraren, vilket således innebär en större
bärare eller en minskning av antalet integrerade kretsar som kan tas upp.
Det är en ytterligare nackdel för det beskrivna sepentin-konceptet
att det, när en av kretsarna inte fungerar, ofta blir omöjligt att testa
de andra integrerade kretsarna då test- och/eller resultatmönstren för-
vanskas genom serietransporten. Vidare måste alla integrerade kretsar
drivas i inbördes synkronism och alla ha den aktuella testmöjligheten.
Användbarheten av detta koncept är således väsentligt reducerad.
Beskrivning av IÄC-busskonceptet.
Figur 2 visar ett kopplingsschema för I2C-bussen. Figuren visar
anslutningen av två stationer till en klocktrád 120 (SCL) och en datatråd
122 (SDA). De båda stationerna 132,134 innehåller signalmottagarna 140,
142,144,146 vilka t ex är förstärkare med en tillräckligt hög ingángsim~
pedans. Stationerna innehåller också transistorer 148,15Ö,152,154 som t
ex är konstruerade såsom MOS-transistorer. När en av dessa transistorer
tänder antar den aktuella ledningen (120,122) en låg potential. Det finns
också motstånd 128,130. Klämmorna 124,126 anslutes till en hög spänning
(VDD). När transistorerna 148 och 152 båda är släckta blir potentialen på
ledningen 122 i huvudsak lika med VDD. Motståndens 128,13O värden är sto-
10
15
20
25
30
35
469 995
7
ra jämfört med transistorernas motstånd i tänt tillstånd och små jämfört
med motstånden hos de parallellkopplade signalmottagarna som är anslutna
därtill. Om potentialen VDD antages vara "logisk 1" utför var och en av
ledningarna 120,122 en "OCH"-funktion för de logiska signaler som motta-
ges därpå. Stationerna 132 ,134 innehåller också enheterna 136,138 som
utför ytterligare funktioner som realiseras i stationerna; de bildar i
synnerhet en datakälla och datamottagare för tvåtrádsledningen; de utgå-
ende signalerna styr transistorernas 148,150,152,154 ledningstillstånd.
Vid föreliggande uppfinning kommer en integrerad krets som skall
testas att verka som en av stationerna som är visade i figur 2. För att
utföra testet behöver stationerna bara utföra slavfunktionen, så att
testanordningen förser ingången/utgången med test/resultatmönstren. I
detta fall behöver en sådan station inte ha någon klockgenerator. Det kan
dock hända att en station måste tjäna såsom en masterstation av andra
skäl. Vanligen har I2C-bussen (eller en annan seriebuss) redan imple-
menterats av andra skäl. I detta fall är det inte nödvändigt att ha extra
anslutningar. A andra sidan kräver I2C-bussen själv bara två anslut-
ningsstift.
Figurerna 3a,3b,3c visar tidsdiagram för dataöverföringen mellan
två stationer (av vilka en kan vara testanordningen). Den översta raden i
figur 3a (SCL) visar klocksignalen. "Låg" betyder i detta fall "logisk 0"
och "hög" betyder “logisk 1". På nedre raden (SDA) visas en sekvens av
databitar. Datasignalen kan ändra sig mellan de tidpunkter som är angivna
genom linjerna 156 och 158. Mellan tidpunkterna som är angivna genom lin-
jerna 158 och 159 (och således under klocksignalens flanker) måste data-
signalen vara konstant. För ett fysikaliskt spänningssteg från 0 volt
till +12 volt definieras nivån "logisk låg" t ex såsom "fysikaliskt mind-
re än + 0,5 volt" medan “logisk hög" t ex definieras såsom "fysikaliskt
minst +10 volt". I området mellan + 0,5 volt och 10 volt reagerar sta-
tionerna inte enhetligt. Lutningarna indikerar således det "obestämda“
spänningsområdet. Signalerna på ledningen 120 (SCL) bildas av "mastern"
för datatransporten. Stationerna som inte är master alstrar alltid logis-
ka "1"-signaler på ledningen 120 oberoende av om de deltar i datatran-
sporten eller inte. Signalerna på ledningen 120 (SCL) i figur 3a har en
periodisk natur. Signalerna på ledningen 122 (SDA) bildas av en sändande
station. De båda parallella linjerna anger att datainnehållet varje gång
stationerna alstrar all-
kan vara "O" likaväl som "1". De icke sändande
tid logiska "1"-signaler på ledningen 122 oberoende av om de deltar i da-
10
15
20
25
30
469 995
s
tatransporten eller inte. Enligt det visade buss-konceptet kan en master-
station sända data till en eller flera slavstationer och en slavstation
kan sända data till en masterstation.
Figur 3b visar ett tidsdiagram för startandet och stoppandet av da-
taöverföringen mellan två stationer. Från början genererar alla stationer
höga signaler på klocktråden och datatråden. överföringen startas därige-
nom att en av stationerna genererar en övergång från_"hög" till ”låg” på _
datatråden, medan signalen på klocktråden förblir densamma; den aktuella
stationen presenterar sig således själv såsom den nya mastern. Detta
mönster av signaler är inte tillåtet under den normala dataöverföringen
(fig 3a). Alla andra stationer detekterar således att det är en ny master
på bussen (blocket 160). Därefter alstrar mastern en övergång på klock-
ledningen, så att den första databiten kan genereras på datatråden; denna
bit kan ha värdet "O" likaväl som "1“ (164). Således påbörjas dataöver-
föringen alltid med den sändande stationen såsom masterstation. Denna
station kan förbli densamma under hela kommunikationen. Å andra sidan
kan masterstationen också adressera en annan station såsom slavstation
under proceduren och därefter förse den med en instruktionssignal, t ex
för att starta en transmission. Under sändning av slavstationen förblir
den ursprungliga stationen "master“-station; detta innebär att slavsta-
tionen sänder ett meddelande av förutbestämd längd. För att avsluta data-
överföringen avslutas först sändningen av slaven om sådan förekommit:
slavstationen matar sedan ut höga signaler på klocktråden och datatråden.-
Därefter avslutas transmissionen av masterstationen genom en stoppsignal;
klocktråden ligger på låg potential och först göres potentialen på
datatråden också låg. Därefter göres först klocktrådspotentialen hög.
Slutligen (blocket 162) göres potentialen på datatråden hög. Det senare
signalmönstret är återigen inte tillåtet under den normala dataöverfö-
ringen. Den aktuella mastern frigör således återigen bussledningen, så
att en efterföljande station kan presentera sig själv såsom nästa
"master". Den periodiska naturen av klocksignalen (fig 3a) upprätthålles
alltid bara mellan starttillståndet (blocket 160) och stopptillståndet
(blocket 162). Start- och stopptillstånden kan i sig detekteras enkelt
förutsatt att stationen antingen har en avbrottsmekanism eller efterfrå-
gar potentialen på datatráden åtminstone två gånger per klockpulsperiod
för att detektera Övergångarna i blocken 160 och/eller 162 eller är kon-
stant beredda att detektera och utvärdera en signalövergång omedelbart.
Figur 3c visar ett diagram som illustrerar en dubbelriktad data-
10
15
20
25
30
35
469 995
9
överföring. Först genereras starttillstándet STA av masterstationen. Där-
efter bildas en sjubits slavstationsadress. Det föreliggande exemplet av-
ser en läs-access. Den åttonde biten anger LÄS/SKRIV-operationen och har
värdet noll i föreliggande fall. Den nionde biten är en bekräftelsebit.
Pekar-information eller en data-byte kan överföras medelst nästföljande
åtta bitar (DAT/POINT); detta kan t ex också vara en minnesadress, en
styr-byte eller ett komplett eller partiellt testmönster. De senare data
efterföljes återigen av en bekräftelsebit (A). Därefter, eventuellt efter
en given vänteperiod, äger en övergång rum från inskrívning till läsning,
sett frän masterstationen. Detta àstadkommes genom att bilda ett nytt
starttillstàndz slavadress plus en LÄS/SKRIV-bit med värdet 1. Detta
efterföljes av en bekräftelsebit, en eller flera (n) data-bytes (DAT),
av vilka var och en àtföljes av sin respektive bekräftelsebit (i förelig-
och slutligen stopptillstàndet (STO). Vid en högre ni-
(= testanordningen) skriver
gande fall är n=1)
và kan organisationen vara sådan att mastern
information (testmönster) i tvâ eller flera olika slavstationer och där-
efter läser information (= resultatmönster) från två eller flera (samma
eller andra) slavstationer.
Såsom kommer att beskrivas i det efterföljande kan I2C-busskoncep-
tet med fördel användas för att testa integrerade kretsar som är anslutna
därtill vad gäller förbindnings- och/eller perifera funktioner. För många
integrerade kretsar är en sådan I2C-buss redan lämpad för selektiv inmat-
ning och utmatning av styrdata. Vidare kan den aktuella anslutningen till
en integrerad krets också användas före monteringen pâ en bärare för att
kommunicera test/resultatmönster.
Ei begränsande lista av fördelar med användning av en sådan serie-buss
Det har visat sig att det beskrivna buss-konceptet och, åtminstone
i viss utsträckning andra seriella buss-koncept, möjliggör lämplig reali-
sering av testprinciper på monterade integrerade kretsar. För att möjlig-
göra testning av förbindningsfunktionerna är det vanligen inte nödvändigt
att känna till de integrerade kretsarnas interna logiska uppbyggnad. Vi-
dare är det inte nödvändigt att behandla sådana förbindningar externt på
direkt fysikaliskt sätt, varken genom en fast förbindelse till ett kant-
anslutningsdon pà bäraren eller genom ett testhuvud som skulle ha en
annan fysikalisk form för varje förbindningskonfiguration. Vidare kan an-
slutningsstiften som är speciellt anordnade för testning separeras frán
andra data- och/eller styranslutningsstift. Dessutom krävs inga komplexa
multiplex-strukturer för att lrda testmönster/resultatmönster till och
10
15
20
25
30
35
469 995
10
från de olika integrerade kretsarna.
Beskrivning av ett exempel på en bärare försedd med integrerade kretsar
Fig 4 visar en bärare försedd med integrerade kretsar enligt upp-
finningen. Bäraren (50) har anslutningar till omgivningen, d v s ingång-
ar, av vilka bara en (94) är visad såsom exempel, och utgångar av vilka
åter bara en (92) är visad såsom exempel. Dessa anslutningar kan trans-
portera datasignaler, styrsignaler och andra digitala signaler. Också vi-
sade är tvâ anslutningar för en I2C-buss, d v s för datasignaler (98) och
klocksignaler (96). Dataanslutningen är dubbelriktad; klockanslutningen
behöver inte vara dubbelriktad om den aktuella bäraren bara har integre-
rade kretsar som uteslutande tjänar såsom slavstationer, så att synkroni-
sering erhålles någon annanstans ifrån. Ett exempel på den visade två-
trådsbussen har redan beskrivits.
I föreliggande enkla exempel har bäraren 50 bara två integrerade
kretsar 52, 54 mellan vilka förbindningsfunktionen skall testas. Dessa
integrerade kretsar innehåller block 56, 58 genom vilka de aktuella lo-
giska funktionerna realiseras. Om exemplet avser en mikrodator är de oli-
ka kretsarnas funktioner t ex mikroprocessor, läs/skrivminne, adaptrar
för perifer utrustning och externa data-bussar osv. I andra fall realise-
ras andra funktioner men de kommer för enkelhets skull inte att beskri-
vas. Förutom förtestning kan tvåtråds-I2C-bussen också användas för att
kommunicera data mellan de integrerade kretsarna med en hastighet som
inte är allför hög, t ex styrdata, koefficientdata när en aktuell inte-
grerad krets tjänar såsom ett inställbart filter för filtrering av data,
och liknande. De integrerade kretsarna innehåller klockanpassningselement
66, 70. Dessa element mottar klockpulser på klockledningen 60 och synkro-
nisera: mottagningen av data på ledningen 62.När de är utförda på motsva-
rande sätt kan dessa element också mata klockpulser till klockpulsled-
ningen 60 vilka har genererats av den aktuella integrerade kretsen själv;
denna aspekt har dock för enkelhets skull utelämnats.
Element 64, 68 bildar sändar/mottagarelement för data på ledningen
62. Dessa element mottar synkroniseringsklockpulser från de respektive
elementen 66, 70, eventuellt avledda från klockpulser som mottagits genom
ledningen 60, rekonstruerar data-bytes för kommunikation med elementen
56, 58, känner igen adressen för den egna integrerade kretsen, och avko-
dar modstyrsignaler som mottagits pà tvåtrådsbussledningen. Såsom redan
har beskrivits kan de i motsatta riktningen avge adress~ data- och styr-
signaler. De integrerade kretsarna innehåller också så kallade perífera
Q\
10
15
20
25
30
35
469 995
11
celler, d v s för kretsen 52 ingångscellerna 75, 76, 77, 78 och utgångs-
cellerna 71, 72, 73, 74. För kretsen 54 är dessa celler ingångscellerna
85, 86, 87, 88 och utgångscellerna 81, 82, 83, 84. Utgångscellerna 81....
84 är anslutna till ingångscellerna 75...78. Utgångscellerna 71...74 är
anslutna till ingångscellerna 85 ..88, varje gång via ett respektive steg
53...59 av en kvadrupel-låskrets 51 som består av låssteg 53, 55, 57, 59
och som är försedd med en styranslutning 61.
Vidare kan vissa celler vara dubbelriktat förbundna så att t ex
cellen 78 ockå kan tjäna såsom en utgångscell och cellen 81 kan tjäna så-
som ingångscell. De beskrivna anslutningarna och låsstegen bildar en del
av förbindningsfunktionen. Förbindningsfunktionen kan också vara mera
komplex. T ex kan en utgångscell vara ansluten till ett flertal ingångs-
celler i ett motsvarande antal av andra integrerade kretsar. Vidare kan
mer än en utgângscell i samma eller flera integrerade kretsar vara gemen-
samt anslutna till en ingångscell i en annan integrerad krets. En sådan
organisation kan avse en buss eller en multiplex anslutning. vid den lo-
giska nivån kan den aktuella ledningen t ex realisera en trådad OCH-funk-
tion. Mellan utgångscellerna och ingângscellerna kan andra element, såsom
avslutande motstånd, fördröjningsledningar, buffertsteg, inverterare och
liknande, vara anslutna; dessa element kan testas vad gäller förbind-
ningsfunktionen så vida de inte bildar ett hinder i förbindningsbanan.
Den integrerade kretsen 52 i föreliggande utföringsform innehåller
fyra utgàngsceller 71...74 som är anslutna, via låsceller 53, 55, 57, 59)
till kretsens 54 ingângsceller 85, 86, 87, 88. Den totala förbindnings-
funktionen kan således testas genom att testa överföringen separat i var
och en av de två riktningarna. I den visade konstruktionen är ingângs-
och utgångscellerna anordnade i separata serier i varje integrerad krets-
Under vissa omständigheter kan en kedja av utgångsceller innehålla en
eller flera andra celler, t ex ingângsceller eller interna celler. Vid
dessa ställen innehåller ett testmönster därvid blindbitar vilka t ex kan
ges ett godtyckligt värde av testmönsterkällan. På samma sätt kan en ked-
ja av ingângsceller innehålla en eller flera andra celler, t ex utgångs-
celler eller interna celler. Vid dessa ställen innehåller därvid ett re-
sultatmönster blindbitar, vilka har ett godtyckligt värde och kan ignore-
ras under utvärderingen av resultatmönstret.
10
15
20
25
30
35
469 995
12
Beskrivning av ett egempel av en testprocedur
Förbindningsfunktionen mellan de tvâ integrerade kretarna i fig 4
vilka är monterade på bäraren 50 kan testas på följande sätt. Via serie-
bussledningen 62 tillföres ett fyrabits testmönster. I praktiken innehål-
ler ett sådant mönster vanligen många flera bitar. I inmatningstillstàn-
det laddas testmönstret serievis in i stegen 84...81. Laddning kan utfö-
ras genom att först ställa in alla integrerade kretsarna i ett testtill-
stånd medelst en teststyfsignal på ett ej visat teststift i dessa kret-
sar. Därefter adresseras den aktuella integrerade kretsen 54 och ställes
in i inmatningstillstándet medelst en styr-byte, vilken procedur är den-
samma som beskrivits för det aktuella buss-protokollet. Styr-byten anger
också testmönstrets längd. Slutligen utföres den aktuella laddningsopera-
tionen, eventuellt fördelat över ett antal successiva data-bytes om test-
mönstrets längd överstiger protokoll-längden för ett buss-ord. Under in-
matningsoperationen nedräknas testmönstrets längd När testmönstret finns
i utgàngscellerna ställas de integrerade kretsarna in i exekveringstill-
stándet, t ex genom en lämplig signal på den redan beskrivna test-styran-
slutningen. Exekveringstillstándet är tillståndet "ej test". Efter en gi-
ven tidsperiod som t ex mätes genom att räkna ett antal klockpulser från
den interna klockan eller klockpulserna som fortsätter att uppträda pà
I2C-bussen, antas att ett resultatmönster finns i ingângscellerna 75, 76,
77, 78 (återigen bara fyra bitar för enkelhets skull). Under vissa om-
ständigheter behöver varaktigheten av en_sâ uppmätt period bara uppgå
till en klockperiod. Därefter antas äter testtillstándet, varvid ingångs-
cellerna 75...78 är anslutna som en seriekedja och resultatmönstret ma-
tas, via elementet 64 och datatráden 62, till en testanordning som för
enkelhets skull har utelämnats. Genom en jämförelse mellan testmönstret
och resultatmönstret kan testanordningen t ex avge ett beslut korrekt/
felaktigt, och om beslutet är ”felaktigt", under vissa omständigheter en
felindikation.
Därefter kan ett nästföljande testmönster, via den seriella bussen,
ledas till samma eller en annan integrerad krets tills ett tillräckligt
antal av tester som ger ett positivt resultat har genomförts, eller tills
ett fel har detekterats och/eller analyserats. Pig 4 visar att cellerna
71...78, 81...88 är belägna vid yttre kanten (logiskt) av de integrerade
kretsarna. I princip kan en del därav logiskt också vara belägna inuti de
integrerade kretsarna. De kan uppenbarligen geografiskt vara belägna vid
'x
10
15
20
25
30
469 995
1st
godtyckliga ställen av de integrerade kretsarna. För förbindnings- och/
eller kantfunktionstestet som kommer att beskrivas i det efterföljande är
bara de celler relevanta, vilka logiskt är belägna direkt eller huvudsak-
ligen vid kanten av kretsen.
När ett testmönster matas till ett flertal integrerade kretsar bil-
das ett resultatmönster i var och en av de mottagande kretsarna. Dessa
resultatmönster kan utvärderas separat. Alternativt är det möjligt att
bara utvärdera ett mönster explicit och att för andra mönster som exakt
skall motsvara detta bara verifiera om de är identiska med det första re-
sultatmönstret eller inte. Andra former av korrelation kan också användas
i vissa fall. När i en given integrerad krets resultatmönster kan alstras
på basis av testmönster som bildats i flera andra integrerade kretsar,
förses alla de senare integrerade kretsarna företrädesvis successivt
eller samtidigt med restmönster. Interaktionen mellan testmönster som
transmitterats samtidigt av olika integrerade kretsar kan också bestämmas
på basis av ett resultatmönster som bildats därav.
Den föregående beskrivningen avser testning av förbindningsfunktio-
nen. Dessutom kan den interna driften av en enda integrerad krets testas
pâ samma sätt genom att leda ett test/resultatmönster via den seriella
bussen då internt kommunicerande celler i den integrerade kretsen fylles
med ett testmönster eller då ett resultatmönster tas ut därifrån. Det ex-
klusiva interna testet kan i sig utföras lättare på en ej monterad inte-
grerad krets. Kretsens interna drift kan emellertid ha blivit felaktig
efter monteringen, t ex till följd av åldring eller emedan de olika inte-
grerade kretsarna tillsammans förorsakar en lokal ökning av temperaturen
till följd av elektrisk effektförbrukning.
Ett förbindningsmönster kan vanligen testas bitvis. Via en förbind-
ningsbana med en bredd av fyra bitar måste alla bitledningar korrekt
transportera en "1“:a likaväl som en “O":a. Vidare får inga kortslutning-
ar uppträda mellan de olika bitledningarna. För en bitbredd av n blir an-
talet mönster som krävs inte vara mycket större än 2n. I fallet med fyra
bitar finns exempelvis följande mönster: 0000, 0001, 0010, 0100, 1000,
1111, 1110, 1101, 1011, 0111. För testning av den interna logiken i en
integrerad krets blir antalet testmönster vanligen mycket större. Ett
komplett test innefattande alla möjliga testmönster innehåller 2” de-
lar, men utförandet av ett sådant test är vanligen opraktiskt. En annan
känd testmetod är själv-testprincipen som är beskriven i US 4 435 806 i
sökandens namn. Enligt denna metod är den integrerade kretsen försedd med
10
15
20
25
30
35
469 9953
14
en generator för en pseudo-kantbitserie som tjänar såsom ett testmönster.
Genom återkoppling av ett primärt resultatmönster bildas ett sekundärt
testmönster. Genom logisk kombination av olika resultatmönster i en digi-
tal kompressionsanordning bildas ett kompakt resultatmönster. Denna lo-
giska kombination utföres medelst exklusiv-ELLER-element, varvid den be-
skrivna “signatur-analysen" således utföres. Det primära testmönstret kan
också tillföras via den seriella bussen. Det slutliga, kompakta resultat-
mönstret kan matas ut via den seriella bussen. Detta ger fördelen att _
bussen bara upptages under en jämförelsevis kort tidsperiod. I
Exempelvis med användning av ett maximalängdsskiftregister kan på
samma sätt ett primärt originaltestmönster expanderas så att det bildar
en serie av testmönster, varefter resultatmönstren återigen komprimeras.
Komprimering och expandering kan implicit vara kombinerade i en enda an-
ordning, såsom i den anförda patentskriften.
Om i motsats till det föregående den interna logiken av en integre-
rad krets inte innehåller "själv-test“-faciliteter kan den beskrivna ge-
neratorn för det primära testmönstret och komprimeringsanordningen vara
utföra omkring denna krets såsom en del av den externa logiken.
För detta ändamål kan den integrerade kretsen (inklusive en facili-
tet för “själv-test“) antas vara uppdelad i följande funktionella modu-
ler:
a. kärnan som utför den integrerade kretsens aktuella funktioner sett
från en användare, och som kan testas enligt själv-testprincipen;
b. själv-test-faciliteterna, i synnerhet mönsterexpanderingsanordningen
och mönsterkomprimeringsanordningen;
c. kedjan av ingångs- och utgångsceller som är utförd såsom för den be-
skrivna testningen av förbindningsfunktionen;
d. styr- och gränssnitt-strukturen för testning.
De krav som ställes på ingàngs-/utgångscellerna är följande: i den
transparenta moden får ingen signifikant hastighetsreduktion uppträda vad
gäller funktionen. Vidare måste cellerna ha en utgångsmod för en test-
mönsterbit och en ingàngsmod för en resultatbit.
Själv-testfaciliteterna kan vara anordnade på en extra modul i den
integrerade kretsen och vara anslutna till IZC-bussen. Även om detta inte_
reducerar belastningen av I2C-bussen på bäraren så reduceras den tidspe-
riod under vilken testanordningen är upptagen avsevärt. Den sistnämnda
anordningen kan därvid kommunicera med flera bärare som skall testas i en
tidsdelningsmultiplexorganisation.
10
15
20
25
30
35
469 995
15
Beskrivning av några fördelaktiga utföringsformer av anslutningsceller
Figurerna 5a...5d visar anslutningsceller avsedda att användas på
en bärare enligt fig 4. Pig Sa visar ett exempel pà en ingàngscell. Lin-
jen 200 är ett íngàngsstift som kan anslutas till omgivningen. Elementet
202 är ett buffertsteg, scanning-förstärkare o s v som alltid är aktivt.
Elementet 204 är en strömställare som styres av en signal C2. Elementet
206 är en láskrets som styres av en signal C1 och som innehåller två da-
taingângar och tvâ datautgángar. Elementens 208, 210 funktion motsvarar
elementets 202 funktion; de kan emellertid aktiveras selektivt med signa-
len C3. Bara ett av dessa två element förefinnes. När det finns ett fler-
tal ingàngsceller så har alla celler samma konfiguration. Fig Sh visar
ett element 216 som är en styravkodare. Denna avkodare tar emot styrsig-
nalerna:
T/TN som väljer mellan skiftfunktionen för inmatningslutmatníngstillstán-
den och respektive exekveringstillstånd;
ST som styr exikveringstillstándet för den integrerade kretsens interna
logik;
RT som styr exekveringstillstàndet för förbindningsfunktionen.
Elementet 216 avkodar dessa tre styrsignaler och omvandlar dem till tre
interna styrsignaler C1, C2, C3.
I inmatningstil1ståndet/utmatningstillstàndet styres skiftfunktio-
nen av signalen C1 sem om denna signal vore en klocksignal. I detta fall
intar strömställaren 204 det högra läget och buffertarna 208/210 är inte
aktiverade. Med användning av anslutningarna 212/214 kan ett skiftregis-
ter bildas av ett flertal av lâskretsarna.
för den interna testen av den integrerade
in i "håll"-tillståndet så att lagrade da-
I exekveringstillstàndet
kretsen ställes làskretsen 206
ta är kontinuerligt tillgängliga på dess utgång. Strömställaren 204 intar
det högra läget så att ett av de tvâ elementen 208, 210 tar emot dessa
data efter önskan. Dessa element är vidare aktiverade av signalen C3.
I exekveringstillstàndet för testet avseende den integrerade kret-
sens förbindningsfunktion ställes låskretsen 206 in i det transparenta
tillståndet; vid slutet därav ställes den in i "håll"-tillståndet så att
data därefter blir konstanta, utom för den efterföljande aktiveringen av
utmatningstillstàndet. Strömställaren 204 intar det vänstra läget. Ele-
menten 208/210 är ej aktiverade.
Pig Sc visar en utgàngscell på samma sätt som figur Sa. Anslutning-
en 218 är ansluten till de interna delarna av den integrerade kretsen.
10
15
20
25
30
35
469 995
16
Elementet 220 är en strömställare. Elementet 222 är en láskrets. Elemen-
ten 224/226 är buffertsteg för anslutning till ett förbindningsnät. En-
dast ett av dessa tvâ element finns. Anslutningarna 228/230 är förbind-
ningsledningar till andra láskretsar. Cellen styres pà i huvudsak samma
sätt som den som är visad i fig Sa, även om ingången 218 inte är försedd
med någon buffert. Cellen tjänar som en datakälla för ett test avseende
förbindningsfunktionen, men som en mottagningsanordning för ett test av-
seende de interna delarna av den integrerade kretsen.
På samma sätt som_figurerna Sa-och 5c visar figur Sd en ingângslut-
gångscell som kan tjäna som en datakälla likaväl som en datamottagare.
Anslutningen 232 kan anslutas till förbindningsnätet och anslutningen 250
kan anslutas till interna delar av den integrerade kretsen. Elementet 234
är ett buffertsteg som alltid är aktivt. Elementen 240, 246 är buffert-
Elementen 236, 238,
244 är strömställare som aktiveras av signalerna C13, C12 respektive C11.
steg som aktiveras av signalerna C14 respektive C15.
Elementen 242, 248 är respektive lâskretsar som på visat sätt styres av
signalen C16 för att bilda ett ingångs/utgàngsskiftregister. Den logiska
kretsen 258 motsvarar den tidigare beskrivna logiska kretsen 216 men mot-
tar också utgàngssignalen från láskretsen 248. Den mottar också en in-
gàngs/utgângsstyrsignal OE.
I inmatnings/utmatningstillstándet styr signalen C16 bildandet av
skiftregistret. Buffertarna 240, 246 är inte aktiverade. Strömställaren
236 intar sitt övre läge. Strömställaren 238 intar sitt nedre läge.
Strömställaren 244 intar ett godtyckligt läge.
I det tillstànd i vilket en testbit matas till ett externt förbind-
ningsnät ställes làskretsen 242 in i håll-tillståndet. Bufferten 240 är
aktiverad. Bufferten 246 är inte aktiverad. Strömställaren 236 intar sitt
övre läge. Strömställaren 244 intar sitt nedre läge. Strömställaren 238
intar ett godtyckligt läge.
I det tillstànd i vilket en bit matas till interna delar av den in-
tegrerade kretsen är làskretsen 242 aktiverad pá samma sätt. Buffertste-
get 246 är aktiverat. Buffertsteget 240 är inte aktiverat. Strömställaren
236 intar sitt övre läge. Strömställaren 244 intar sitt nedre läge.
Strömställaren 238 intar ett godtyckligt läge.
I det tillstànd i vilket en resultatbit tas emot från ett externt
förbindningsnät är láskretsen 242 temporärt inställd i det transparenta
tillståndet. Buffertstegen 240, 246 är inte aktiverade. Strömställaren
236 intar sitt nedre läge. Strömställaren 238 intar också sitt nedre
10
15
20
25
30
469 995
17
läge. Strömställaren 244 intar ett godtyckligt läge.
I det tillstànd i vilket en bit tas emot från interna delar av den
integrerade kretsen är låskretsen 242 styrd på samma sätt. Buffertstegen
240, 246 är inte aktiverade. Strömställaren 236 intar ett godtyckligt lä-
ge. Strömställaren 238 intar sitt övre läge. Strömställaren 244 intar
också sitt övre läge.
För användning i ett "själv-test"-system kan de beskrivna anslut-
ningscellerna användas pà ett liknandexsätt för att kommunicera testlre-
sultatbitar till det inre av den integrerade kretsen. Då ett skiftregis-
ter bildas av en blandning av ingångs- och utgángsceller är dessa celler
gemensamt aktiverade för denna inmatnings/utmatningsfunktion på samma
sätt som beskrivits ovan. Annars är de styrda i en serie-organisation.
Beskrivning av en testanordning
Figur 6 visar en testanordning 300 till vilken en bärare 302 är
kopplad. I det föreliggande exemplet innehåller testanordningen ett ROM-
testminne 304 med tillhörande adresseringskrets 306. Minnet lagrar adres-
ser (ADD) för de aktuella integrerade kretsarna, modstyrsignaler (MOD)
som specificerar testmönstrets längd och som eventuellt åstadkommer andra
inställningar, testmönster (PATIN) och tillhörande resultatmönster
(PATOUT). För enkelhets skull är endast ett litet antal av dessa signaler
angivna. Minnet kan också innehålla ett styrprogram för databehandling i
testanordningen, men detta har för enkelhets skull utelämnats. Testanord-
ningar för att generera testmönster och att verifiera/utvärdera resultat-
mönster är i och för sig väl kända. Minnet 304 har ett utgángsregister
REG1. Detta är anslutet parallellt till jämföraren COMP och i serie till
gränssnittenheten 308. Den senare ger dubbelriktad anpassning till den
seriella tvàtrâdsbussen 310. Inkommande resultatmönster matas från bussen
310 till ett andra register REG2. Jämföraren COMP jämför således resul-
tatmönster i registret REG2 med förväntade resultatmönster i registret
REG1. Styranordningen CTR/SEQ aktiverar successiva minnesadresser, akti-
verar registren REG1, 2 i deras olika moder (parallell-in, parallell-ut,
serie-in, serie-ut) och tar emot jämförelseresultat för utvärdering.
Av den kopplade bäraren DUT (302) är ett antal element av en inte-
grerad krets bara visade schematiskt. Såsom redan har sagts aktiveras den
integrerade kretsen genom adressering. De andra integrerade kretsarna pà
bäraren_adresseras därigenom att de ansluts på samma sätt till seriebus-
sen 310. Den integrerade kretsen har en gränssnittsenhet för seriebussen
312, en styrenhet CRT (314), en räknare 316, en treläges-strömställare
10
15
20
25
30
35
469 995
18
318 och ett antal tvâ-tillstàndsceller som är angivna genom block. Styr-
enheten tar emot testmönsterlängden som laddas in i räknaren 316. Däref-
ter ställes strömställaren 318 in i läget SDI i vilket banorna SDO, SDH
är blockerade. Testmönstret kan således laddas in i de tvâ cellerna. Sä-
som redan har beskrivits kan dessa celler vara av olika natur: t ex ut-
gàngsceller, ingàngsceller och interna celler. Dessa celler kan rundkopp-
las om strömställaren 318 ställes in i läget SDH (av en signal från styr-
enheten 314) efter det att hela testmönstret har tagits emot, varvid ba-
norna SDI, SDO blockeras. Under styrning med ej visade klocksignaler,
t ex från styrenheten 314, kan data fortsätta att cirkulera i tvá-till-
stándscellerna. Detta är fördelaktigt när dessa celler är av dynamisk lo-
gisk typ som kontinuerligt kräver föruppladdning och sampelklockpulser
för att bibehålla data. A andra sidan kan rundkopplingsorganisationen
också innehålla en testmönsterexpansionsanordning, såsom är beskrivet i
den anförda amerikanska patentskriften 4 435 806 och/eller en resultat-
mönsterkompressionsanordning som också är känd genom denna skrift men
även genom signaturanalyslitteratur.
Testet utföres på redan beskrivet sätt. Det kan i synnerhet vara
ett test avseende förbindningsfunktionen. Det kan också vara ett test av-
seende den interna logiken i den integrerade kretsen. Vid slutet av tes-
tet uppträder ett resultatmönster i en av de integrerade kretsarna på
bäraren. Detta kan vara en annan integrerad krets eller samma integrerade
krets. För enkelhets skull antas att blocket 320 äter representerar
tvâ-tillstándsceller i den senare integrerade kretsen. Styrenheten 314
ställer därvid in tre-lägesströmställaren 318 i läget SDO. Banorna som är
betecknade med SDI och SDH är därvid blockerade. Via elementen 312,
bussen 310, 308 lagras resultatmönstret i registret REG2 för
utvärdering. Om så önskas kan ett efterföljande testmönster sedan
adresseras.
Claims (4)
1. Pörfarande för testning av integrerade kretsar (52,54) som är mon- terade pà en bärare (50), varvid ett testmönster matas i serie för tempo- rär lagring till en integrerad krets, som är inställd i ett inmatnings- tillstànd, genom en första anslutning därpå, vilken integrerade krets därefter ställes in i ett exekveringstillstánd för att bilda ett resul- tatmönster av nämnda testmönster, vilket resultatmönster utmatas i serie av den integrerade kretsen, som är inställd i ett utmatningstillständ, genom en andra anslutning därpå för att bilda en karakteristisk indika- tion pâ korrekt/felaktig drift hos den integrerade kretsen genom under- sökning av dess informationsinnehäll, k ä n n e t e c k n a t av att, dä bäraren är försedd med ett flertal digitala integrerade kretsar som är sammankopplade genom dataledningar och var och en av vilka är försedd med sådana första och andra anslutningar, enheten av integrerade kretsar tes- tas därigenom att nämnda första och andra anslutningar ansluts parallellt till en dataledning (98) i en seriell bussledning för att leda nämnda test- och resultatmönster därpå, vilken seriella bussledning också inne- håller en klockledning (96) för synkroniseringssignaler för synkronise- ring av datatransporter via dataledningen, vilken seriella bussledning har en tredje anslutning för att kommunicera nämnda test/resultatmönster och tillhörande synkroniseringssignaler med omgivningen, varvid minst tvâ av de integrerade kretsarna ställes in i ett testtillstànd genom väljin- formation under ett test, varefter ett testmönster matas till minst en av dessa integrerade kretsar för att testa en förbindningsfunktion mellan nämnda minst tvâ integrerade kretsar, och att efter temporär aktivering av den aktuella integrerade kretsen i exekveringstillstándet av minst en annan av nämnda minst tvâ integrerade kretsar ett resultatmönster som genererats pâ basis av det senare testmönstret utmatas för testning.
2. förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att respektive testmönster matas till mer än en av nämnda minst två integre- rade kretsar för att bestämma en interaktion genom nämnda förbindnings- funktion mellan de senare testmönstren såsom ett test av nämnda förbind- ningsfunktion. 10 15 20 25 469 995 20
3. Förfarande enligt patentkravet 1 eller 2, k ä n n e t e c k n a t av att respektive resultatmönster matas ut av mer än en av nämnda minst tvâ integrerade kretsar för att bestämma en korrelation mellan nämnda re- sultatmönster på basis av testinformationen som tillförts gemensamt till nämnda integrerade kretsar för att testa nämnda förbindningsfunktion.
4. Förfarande enligt något av patentkraven 1, 2, eller 3, k ä n n e - t e c k n a t av att för testning av en intern funktion i en integrerad krets, ett väljmönster först tillföres via bussen för att utvälja den in- tegrerade kretsen för ett testtillstànd, varefter ett testmönster avseen- de den aktuella integrerade kretsen ledes via bussen, och att efter exe- kvering av testet av nämnda integrerade krets resultatmönstret som bil- dats genom testet áter ledes via bussen för utvärdering.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8502476A NL8502476A (nl) | 1985-09-11 | 1985-09-11 | Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers. |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8603749D0 SE8603749D0 (sv) | 1986-09-08 |
SE8603749L SE8603749L (sv) | 1987-03-12 |
SE469995B true SE469995B (sv) | 1993-10-18 |
Family
ID=19846534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8603749A SE469995B (sv) | 1985-09-11 | 1986-09-08 | Förfarande för testning av integrerade kretsar som är monterade på en bärare |
Country Status (8)
Country | Link |
---|---|
US (2) | US4791358A (sv) |
JP (1) | JP2873297B2 (sv) |
CA (1) | CA1257012A (sv) |
DE (1) | DE3627638C2 (sv) |
FR (1) | FR2587124B1 (sv) |
GB (1) | GB2180355B (sv) |
NL (1) | NL8502476A (sv) |
SE (1) | SE469995B (sv) |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL192801C (nl) * | 1986-09-10 | 1998-02-03 | Philips Electronics Nv | Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. |
NL8801362A (nl) * | 1988-05-27 | 1989-12-18 | Philips Nv | Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules. |
NL8801835A (nl) * | 1988-07-20 | 1990-02-16 | Philips Nv | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
US6304987B1 (en) | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
US4862072A (en) * | 1988-09-08 | 1989-08-29 | General Electric Company | Distributed access serial port test arrangement for integrated circuits |
US4996691A (en) * | 1988-09-21 | 1991-02-26 | Northern Telecom Limited | Integrated circuit testing method and apparatus and integrated circuit devices for use therewith |
US5077738A (en) * | 1988-12-30 | 1991-12-31 | Intel Corporation | Test mode enable scheme for memory |
US4875003A (en) * | 1989-02-21 | 1989-10-17 | Silicon Connections Corporation | Non-contact I/O signal pad scan testing of VLSI circuits |
JPH02260200A (ja) * | 1989-03-30 | 1990-10-22 | Sharp Corp | 複数ビット並列テスト機能を有する半導体記憶装置における複数ビット並列機能テスト方法 |
JP3005250B2 (ja) | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
US5115435A (en) * | 1989-10-19 | 1992-05-19 | Ncr Corporation | Method and apparatus for bus executed boundary scanning |
US5168501A (en) * | 1990-02-06 | 1992-12-01 | Unisys Corporation | Method for checking hardware errors |
US6675333B1 (en) * | 1990-03-30 | 2004-01-06 | Texas Instruments Incorporated | Integrated circuit with serial I/O controller |
KR0169736B1 (ko) * | 1990-03-30 | 1999-01-15 | 엔. 라이스 머레트 | 데이타 통신 인터페이스 및 이의 통신 방법 |
US5498972A (en) * | 1990-08-15 | 1996-03-12 | Telefonaktiebolaget Lm Ericsson | Device for monitoring the supply voltage on integrated circuits |
SE466875B (sv) * | 1990-08-15 | 1992-04-13 | Ellemtel Utvecklings Ab | Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets |
US5293123A (en) * | 1990-10-19 | 1994-03-08 | Tandem Computers Incorporated | Pseudo-Random scan test apparatus |
US5122753A (en) * | 1990-12-20 | 1992-06-16 | Microelectronics And Computer Technology Corporation | Method of testing electrical components for defects |
US5369645A (en) * | 1991-07-02 | 1994-11-29 | Hewlett-Packard Company | Testing integrated circuit pad input and output structures |
DE4132072A1 (de) * | 1991-09-26 | 1993-04-08 | Grundig Emv | Pruefeinrichtung fuer integrierte schaltkreise |
US5377198A (en) * | 1991-11-27 | 1994-12-27 | Ncr Corporation (Nka At&T Global Information Solutions Company | JTAG instruction error detection |
US5423050A (en) * | 1991-11-27 | 1995-06-06 | Ncr Corporation | Intermodule test across system bus utilizing serial test bus |
US5343478A (en) * | 1991-11-27 | 1994-08-30 | Ncr Corporation | Computer system configuration via test bus |
US5325368A (en) * | 1991-11-27 | 1994-06-28 | Ncr Corporation | JTAG component description via nonvolatile memory |
US5410551A (en) * | 1992-01-02 | 1995-04-25 | Andahl Corporation | Net verification method and apparatus |
US5260649A (en) * | 1992-01-03 | 1993-11-09 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
US5448166A (en) * | 1992-01-03 | 1995-09-05 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
US5390191A (en) * | 1992-01-31 | 1995-02-14 | Sony Corporation | Apparatus and method for testing the interconnection between integrated circuits |
TW253097B (sv) * | 1992-03-02 | 1995-08-01 | At & T Corp | |
US5341380A (en) * | 1992-03-19 | 1994-08-23 | Nec Corporation | Large-scale integrated circuit device |
US5270642A (en) * | 1992-05-15 | 1993-12-14 | Hewlett-Packard Company | Partitioned boundary-scan testing for the reduction of testing-induced damage |
GB9217728D0 (en) * | 1992-08-20 | 1992-09-30 | Texas Instruments Ltd | Method of testing interconnections between integrated circuits in a circuit |
DE4322249A1 (de) * | 1992-10-23 | 1994-04-28 | Marquardt Gmbh | Bus-Schalter |
EP0642083A1 (en) * | 1993-09-04 | 1995-03-08 | International Business Machines Corporation | Test circuit and method for interconnect testing of chips |
US5581176A (en) * | 1993-05-24 | 1996-12-03 | North American Philips Corporation | Analog autonomous test bus framework for testing integrated circuits on a printed circuit board |
GB2278689B (en) * | 1993-06-02 | 1997-03-19 | Ford Motor Co | Method and apparatus for testing integrated circuits |
US5864565A (en) | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
US5951703A (en) * | 1993-06-28 | 1999-09-14 | Tandem Computers Incorporated | System and method for performing improved pseudo-random testing of systems having multi driver buses |
WO1995016924A1 (en) * | 1993-12-16 | 1995-06-22 | Philips Electronics N.V. | Device for testing the connection between an output of a means which outputs a fixed logic value and the input of a circuit |
JP3555953B2 (ja) * | 1993-12-21 | 2004-08-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ | プリング抵抗を備える接続部をテストする装置 |
KR970011651B1 (ko) * | 1994-02-02 | 1997-07-12 | 삼성전자 주식회사 | 반도체 소자의 버스라인 블록화에 의한 단선 검사장치 및 검사방법 |
JPH07306883A (ja) * | 1994-05-12 | 1995-11-21 | Fujitsu Ltd | パターン評価支援装置 |
US5544107A (en) * | 1994-08-22 | 1996-08-06 | Adaptec, Inc. | Diagnostic data port for a LSI or VLSI integrated circuit |
JP2581018B2 (ja) * | 1994-09-12 | 1997-02-12 | 日本電気株式会社 | データ処理装置 |
US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
US5745493A (en) * | 1995-11-20 | 1998-04-28 | International Business Machines Corporation | Method and system for addressing multiple components on a communication bus |
US6011387A (en) * | 1996-08-12 | 2000-01-04 | Philips Electronics North America Corporation | Analog autonomous test bus framework for testing integrated circuits on a printed circuit board |
US5857085A (en) * | 1996-11-13 | 1999-01-05 | Cypress Semiconductor Corporation | Interface device for XT/AT system devices on high speed local bus |
DE69836625D1 (de) * | 1997-03-21 | 2007-01-25 | Matsushita Electric Ind Co Ltd | Prüfen der funktionellen blöcke in einer integrierten halbleiterschaltung |
US6242269B1 (en) * | 1997-11-03 | 2001-06-05 | Texas Instruments Incorporated | Parallel scan distributors and collectors and process of testing integrated circuits |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US6323694B1 (en) | 1998-04-01 | 2001-11-27 | Ltx Corporation | Differential comparator with a programmable voltage offset for use in an automatic tester |
US6052810A (en) * | 1998-07-07 | 2000-04-18 | Ltx Corporation | Differential driver circuit for use in automatic test equipment |
GB2344184A (en) * | 1998-11-26 | 2000-05-31 | Ericsson Telefon Ab L M | Testing integrated circuits |
US6654913B1 (en) * | 1999-02-17 | 2003-11-25 | International Business Machines Corporation | Alternate port apparatus for manufacturing test of integrated serial bus and method therefor |
FR2793328B1 (fr) * | 1999-05-07 | 2001-06-29 | Thomson Multimedia Sa | Procede d'aide a la detection de defauts de fonctionnement dans un appareil numerique et appareil numerique associe |
DE19940902C1 (de) * | 1999-08-27 | 2001-06-21 | Wolfgang Runge | Prüfeinrichtung |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US7487419B2 (en) * | 2005-06-15 | 2009-02-03 | Nilanjan Mukherjee | Reduced-pin-count-testing architectures for applying test patterns |
US7386086B1 (en) * | 2005-10-03 | 2008-06-10 | Westinghouse Electric Co. Llc | Printed circuit card |
JP5365381B2 (ja) * | 2009-07-09 | 2013-12-11 | 大日本印刷株式会社 | 回路板の検査方法、回路板の検査装置 |
JP5855616B2 (ja) * | 2013-09-12 | 2016-02-09 | 大日本印刷株式会社 | 回路板の検査方法、回路板の検査装置 |
CN107861019B (zh) * | 2017-11-23 | 2023-09-05 | 深圳市巴丁微电子有限公司 | 一种h桥的检测系统及检测方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761695A (en) * | 1972-10-16 | 1973-09-25 | Ibm | Method of level sensitive testing a functional logic system |
US4241307A (en) * | 1978-08-18 | 1980-12-23 | International Business Machines Corporation | Module interconnection testing scheme |
US4225957A (en) * | 1978-10-16 | 1980-09-30 | International Business Machines Corporation | Testing macros embedded in LSI chips |
US4244048A (en) * | 1978-12-29 | 1981-01-06 | International Business Machines Corporation | Chip and wafer configuration and testing method for large-scale-integrated circuits |
JPS5672367A (en) * | 1979-11-17 | 1981-06-16 | Fujitsu Ltd | Circuit for test |
NL8004176A (nl) * | 1980-07-21 | 1982-02-16 | Philips Nv | Inrichting voor het testen van een schakeling met digitaal werkende en kombinatorisch werkende onderdelen. |
US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
NL8005976A (nl) * | 1980-10-31 | 1982-05-17 | Philips Nv | Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations. |
US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
US4494066A (en) * | 1981-07-02 | 1985-01-15 | International Business Machines Corporation | Method of electrically testing a packaging structure having n interconnected integrated circuit chips |
JPS5811875A (ja) * | 1981-07-14 | 1983-01-22 | Matsushita Electronics Corp | 集積回路素子の自動測定装置 |
JPS58137060A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | Lsi搭載パツケ−ジの診断方式 |
US4509008A (en) * | 1982-04-20 | 1985-04-02 | International Business Machines Corporation | Method of concurrently testing each of a plurality of interconnected integrated circuit chips |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
EP0104293B1 (fr) * | 1982-09-28 | 1986-12-30 | International Business Machines Corporation | Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données |
DE3368770D1 (en) * | 1982-11-20 | 1987-02-05 | Int Computers Ltd | Testing digital electronic circuits |
US4580137A (en) * | 1983-08-29 | 1986-04-01 | International Business Machines Corporation | LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control |
JPS6082871A (ja) * | 1983-10-13 | 1985-05-11 | Nec Corp | 論理集積回路 |
US4534028A (en) * | 1983-12-01 | 1985-08-06 | Siemens Corporate Research & Support, Inc. | Random testing using scan path technique |
JPH0772744B2 (ja) * | 1984-09-04 | 1995-08-02 | 株式会社日立製作所 | 半導体集積回路装置 |
JPS61204744A (ja) * | 1985-02-05 | 1986-09-10 | Hitachi Ltd | 診断機能を有するram内蔵lsiおよびその診断方法 |
US4728883A (en) * | 1985-03-15 | 1988-03-01 | Tektronix, Inc. | Method of testing electronic circuits |
US4710931A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Partitioned scan-testing system |
US4710933A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Parallel/serial scan system for testing logic circuits |
-
1985
- 1985-09-11 NL NL8502476A patent/NL8502476A/nl not_active Application Discontinuation
-
1986
- 1986-08-14 DE DE3627638A patent/DE3627638C2/de not_active Expired - Lifetime
- 1986-09-02 US US06/902,910 patent/US4791358A/en not_active Expired - Lifetime
- 1986-09-08 SE SE8603749A patent/SE469995B/sv not_active IP Right Cessation
- 1986-09-08 GB GB8621538A patent/GB2180355B/en not_active Expired - Lifetime
- 1986-09-08 CA CA000517650A patent/CA1257012A/en not_active Expired
- 1986-09-08 JP JP61209756A patent/JP2873297B2/ja not_active Expired - Lifetime
- 1986-09-09 FR FR8612607A patent/FR2587124B1/fr not_active Expired
-
1988
- 1988-09-02 US US07/239,714 patent/US4879717A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CA1257012A (en) | 1989-07-04 |
GB8621538D0 (en) | 1986-10-15 |
SE8603749L (sv) | 1987-03-12 |
US4791358A (en) | 1988-12-13 |
SE8603749D0 (sv) | 1986-09-08 |
US4879717A (en) | 1989-11-07 |
JPS6262275A (ja) | 1987-03-18 |
GB2180355A (en) | 1987-03-25 |
NL8502476A (nl) | 1987-04-01 |
GB2180355B (en) | 1990-01-24 |
DE3627638A1 (de) | 1987-03-19 |
FR2587124A1 (fr) | 1987-03-13 |
FR2587124B1 (fr) | 1987-12-18 |
DE3627638C2 (de) | 2000-04-06 |
JP2873297B2 (ja) | 1999-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE469995B (sv) | Förfarande för testning av integrerade kretsar som är monterade på en bärare | |
KR920007480B1 (ko) | 데이터전송시스템 | |
KR100224965B1 (ko) | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 | |
US5896418A (en) | Data transmission system having a communication control computer for controlling communication between a communication interface module and terminal devices | |
WO1995019596A1 (en) | Addressable communication port expander | |
KR900009195B1 (ko) | 광 파이버 데이터 링크 시스템 | |
EP0388001A2 (en) | Testing method and apparatus for an integrated circuit | |
IE922101A1 (en) | Multiplexing scheme for modem control signals | |
EP0224877A2 (en) | Universal module interface | |
US5894213A (en) | Semiconductor integrated circuit having a plurality of flip-flops | |
US3739349A (en) | Digital equipment interface unit | |
EP1262783B1 (en) | An apparatus, a method for testing an electrical wiring system, a computer program for testing an electrical wiring system | |
EP0366468B1 (en) | Connector and interface device | |
US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
EP0276794B1 (en) | Data input circuit having latch circuit | |
EP0085973B1 (en) | Information transmission system | |
US4075606A (en) | Self-memorizing data bus system for random access data transfer | |
US4802133A (en) | Logic circuit | |
US4961159A (en) | Cellular automaton for generating random data | |
EP0135906B1 (en) | Terminal for data transmission system | |
US5936976A (en) | Selecting a test data input bus to supply test data to logical blocks within an integrated circuit | |
EP0558231A2 (en) | Device for testing a plurality of functional blocks in a semiconductor integrated circuit | |
JP2891979B1 (ja) | 部分書き換え可能なpld | |
GB2214334A (en) | Integrated circuit | |
EP0103971B1 (en) | Apparatus for testing wiring harnesses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8603749-6 Format of ref document f/p: F |
|
NUG | Patent has lapsed |