JPH07306883A - パターン評価支援装置 - Google Patents

パターン評価支援装置

Info

Publication number
JPH07306883A
JPH07306883A JP6098617A JP9861794A JPH07306883A JP H07306883 A JPH07306883 A JP H07306883A JP 6098617 A JP6098617 A JP 6098617A JP 9861794 A JP9861794 A JP 9861794A JP H07306883 A JPH07306883 A JP H07306883A
Authority
JP
Japan
Prior art keywords
potential
value
amplitude
terminals
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6098617A
Other languages
English (en)
Inventor
Toshihiko Uchiyama
俊彦 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6098617A priority Critical patent/JPH07306883A/ja
Priority to US08/402,603 priority patent/US5655108A/en
Publication of JPH07306883A publication Critical patent/JPH07306883A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response

Abstract

(57)【要約】 【目的】 本発明は、回路基板に配置された素子の端子
間を結ぶ線路の上の信号波形を模擬することにより、動
作条件の確認に供されるパターン評価支援装置に関し、
信号波形の模擬精度を高めることを目的とする。 【構成】 回路基板の上で共通の線路に接続された複数
の端子について、その線路に接続された他の端子から信
号および反射波が到来する時点の電位と、その信号およ
び反射波の振幅とを可変させて予め得られた反射係数を
記憶する記憶手段１１と、複数の端子について、電位と
振幅と記憶手段１１に記憶された反射係数と他の端子に
対する線路に沿った伝搬遅延時間とに基づいて格子線図
法に適応した演算を行うことにより、その線路に沿った
反射波の伝搬に伴うその電位および振幅の更新値を個別
に求める演算手段１３とを備えたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路基板の上に配置さ
れた素子について、端子間を結ぶ線路の上における信号
波形を模擬することにより、動作条件の確認に供される
パターン評価支援装置に関する。
【０００２】
【従来の技術】現在、多くの電子装置には、回路基板上
に所望のＩＣチップを配置して相互に結線することによ
りなるマルチチップモジュールやプリント基板が実装さ
れている。さらに、伝送装置のように規模が大きな装置
では、マザーボード（バックボード）の上に配置され、
かつそのマザーボード上に形成された線路を介してピン
が相互に接続された複数のコネクタを介して複数のモジ
ュールが接続される。
【０００３】また、上述したマルチチップモジュールの
基板、プリント基板およびマザーボード（以下、これら
を総称して単に「回路基板」という。）では、これらの
素子の間を結ぶ線路や入出力端子に至る線路が配線パタ
ーンとして形成される。しかし、このような配線パター
ンの特性インピーダンスについては、一般に、パターン
設計の過程では、これらの素子を最適に配置しても回路
基板の寸法や形状、接続先されるべき複数の素子の入出
力インピーダンスの不一致等の制約に阻まれ、これらの
全ての素子のインピーダンスに整合する値には設定でき
ない場合が多かった。さらに、このような配線パターン
については、一般に、回路基板上に貼着された導体の厚
みが一定であってパターン設計における作業や処理に対
する標準化の要求が優先するために、上述したインピー
ダンスの整合をはかるために断面積や幅を可変する設計
手法が適用されることは少なかった。
【０００４】すなわち、このような回路基板では、図１
２に点線で示すように、駆動素子９１から送出された信
号は配線パターン９２の上を伝搬して被駆動素子９３の
入力に到達するが、被駆動素子９３の入力インピーダン
スが配線パターン９２の特性インピーダンスと一致しな
いために、その被駆動素子の入力端で反射が生じ、さら
に、このような反射は配線パターン９２を介して対向す
る駆動素子９１の出力端との間で反復して生じる。な
お、以下では、このような反射に応じて配線パターン９
２の上を往復する信号を反射信号という。
【０００５】また、このような場合には、被駆動素子９
３の入力端の電圧波形は、図１３に点線で示すように変
動し、特に、被駆動素子９３がディジタル素子であって
上述したインピーダンスの不整合が著しい場合には、図
１３に網掛けをして示すように大幅に変動してその素子
のスレシホールド電圧ＶTHを不正規なタイミングで割っ
て誤動作が生じる場合があった。
【０００６】従来、このような誤動作を回避する方法と
しては、駆動素子９１や被駆動素子９３となり得る個々
の素子の入出力端において発生する反射信号について、
配線パターン９２の特性インピーダンスに対応して上述
した反射が一様収束したと見なし得る回数を求め、さら
に、その回数と配線パターン９２の伝搬遅延時間との積
で与えられる時間内に個々の反射信号が存在するものと
仮定することにより、これらの反射信号の重畳によって
得られる電圧波形の振幅を模擬しつつその伝搬遅延時間
の最適値を求め、その最適値に駆動素子９１および被駆
動素子９３の配置や配線パターン９２の引き回し経路を
適合させる方法が採用されていた。
【０００７】
【発明が解決しようとする課題】しかし、このような従
来の方法では、上述した回数に応じた演算の打切り誤差
が大きいために、近年の電子装置の高機能化や配線パタ
ーンの複雑化に十分に適応可能な精度は得られなかっ
た。
【０００８】さらに、高速に動作する回路については、
その回路の速度が速いほど各素子に許容される応答遅延
時間が小さな値に制限され、回路基板の製造に先行して
正常動作が安定に行われることを精度よく確認できるこ
とが要望されていた。
【０００９】本発明は、配線パターン上における信号波
形の模擬精度を高めるパターン評価支援装置を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】図１は、請求項１〜請求
項４に記載の発明の原理ブロック図である。請求項１に
記載の発明は、回路基板に実装された素子に固有であっ
てその回路基板の上に形成された共通の線路に接続され
る複数の端子について、その線路を介して接続された他
の端子から信号および反射波が到来する時点の電位と、
その信号および反射波の振幅とを可変させて予め得られ
た反射係数をその電位と振幅とに対応させて記憶する記
憶手段１１と、複数の端子について、電位と、振幅と、
これらに対応して記憶手段１１に記憶された反射係数
と、他の端子に対する線路に沿った伝搬遅延時間とに基
づいて格子線図法に適応した演算を行うことにより、そ
の線路に沿った反射波の伝搬に伴うその電位および振幅
の更新値を個別に求める演算手段１３とを備えたことを
特徴とする。
【００１１】請求項２に記載の発明は、回路基板に実装
された素子に固有であってその回路基板の上に形成され
た共通の線路に接続される複数の端子について、その線
路を介して接続された他の端子から信号および反射波が
到来する時点の電位と、その信号および反射波の振幅と
を可変させて予め得られた反射係数をその電位および振
幅の値の組み合わせに対応した補間式の係数として記憶
する記憶手段２１と、複数の端子について、電位および
振幅の値の組み合わせに対応して記憶手段２１に記憶さ
れた係数とこれらの値を補間式に代入して反射係数を求
め、その反射係数とその電位および振幅の値と他の端子
に対する線路に沿った伝搬遅延時間とに基づいて格子線
図法に適応した演算を行うことにより、その線路に沿っ
た反射波の伝搬に伴うその電位および振幅の更新値を個
別に求める演算手段２３とを備えたことを特徴とする。
【００１２】請求項３に記載の発明は、請求項１に記載
の線路パターン評価支援装置において、演算手段１３に
は、所定の閾値に対するその電位の更新値とその更新値
に先行した電位の値との差に応じてその演算を打ち切る
手段を含むことを特徴とする。
【００１３】請求項４に記載の発明は、請求項２に記載
の線路パターン評価支援装置において、演算手段２３に
は、所定の閾値に対するその電位の更新値とその更新値
に先行した電位の値との差に応じてその演算を打ち切る
手段を含むことを特徴とする。
【００１４】請求項５に記載の発明は、請求項１ないし
請求項４のいずれかに記載の線路パターン評価支援装置
において、複数の端子に含まれる入力端子について、個
別に求められた電位の更新値と予め決められた閾値との
大小関係を時系列の順に監視し、その大小関係が定常と
なるタイミングを得る応答確認手段３１を備えたことを
特徴とする。
【００１５】
【作用】請求項１に記載の発明にかかわるパターン評価
支援装置では、回路基板に実装されてその回路基板の上
に形成された線路に端子が接続された素子が半導体その
他のような非線型の特性を有すると、その端子のインピ
ーダンスはこのような線路を介して与えられる信号や反
射波の瞬時値に応じて変化し、そのインピーダンスに応
じてその線路と端子との間のインピーダンス整合状態が
変動する。
【００１６】記憶手段１１には、このようなインピーダ
ンス整合状態に応じた個々の端子の反射係数が、線路を
介して該当する端子に対して信号や反射波が到来する時
点におけるその端子の電位とこれらの信号や反射波の振
幅とに対応させて予め求められ、かつ記憶される。演算
手段１３は、個々の端子について、線路を介して接続さ
れた他の端子に対するその線路に沿った伝搬遅延時間の
組み合わせに応じて、反射波が到来する時系列の順に上
述した電位および振幅に対応して記憶手段１１に記憶さ
れた反射係数を読み出し、かつその電位および振幅の和
にその振幅とこのような反射係数との積に加えることに
より、該当する端子における電位の更新値を算出する。
【００１７】したがって、回路基板の上に上述した線路
を形成するパターンについて、そのパターンにおける定
在波の分布や両端における波形変動の状態を精度よく評
価する基準が得られる。
【００１８】請求項２に記載の発明にかかわるパターン
評価支援装置では、記憶手段２１には、個々の端子につ
いて、線路を介して信号や反射波が与えられる時点にお
ける電位とこれらの信号や反射波の振幅とに応じて変化
する反射係数が、このような電位および振幅の値の組み
合わせに対応した補間式の係数に変換されて記憶され
る。
【００１９】演算手段２３は、個々の端子について、線
路を介して接続された他の端子に対するその線路に沿っ
た伝搬遅延時間の組み合わせに応じて、反射波が到来す
る時系列の順に上述した電位および振幅の値に基づいて
記憶手段１１を参照することによりこれらの値に対応し
た係数を求め、このような値とその係数とを補間式に代
入することにより反射係数を算出する点を除き、請求項
１に記載の発明にかかわる演算手段１３と同様の演算を
行ってその電位および振幅の更新値を得る。
【００２０】したがって、請求項１に記載の発明にかか
わるパターン評価支援装置に比べて記憶手段が占有する
記憶領域のサイズが大幅に低減され、かつ回路基板の上
に線路を形成するパターンについて、そのパターンにお
ける定在波の分布や両端における波形変動の状態を精度
よく評価する基準が得られる。
【００２１】請求項３に記載の発明にかかわるパターン
評価支援装置では、演算手段１３は、複数の端子の内、
特定の端子について得られた電位の更新値とその更新値
に先行して得られた電位（の更新値）との差分の絶対値
と所定の閾値との大小関係を判定し、前者が後者を下回
ると、これらの複数の端子で挟まれた線路の上の各区間
で往復する反射波の振幅がその往復の回数の増加と共に
減衰して定常値に収束したと見なされるので、このよう
な更新値を算出する演算を打ち切る。
【００２２】すなわち、反射波の減衰の程度に基づいて
確実に演算を中止するので、予め決められた反射回数で
このような演算の中止を行う場合に比較して、打切り誤
差が確実に所望の値以下に抑えられ、かつ精度の要求を
超えた無駄な演算が回避される。
【００２３】請求項４に記載の発明にかかわるパターン
評価支援装置では、演算手段２３は、請求項２に記載の
発明にかかわるパターン評価支援装置について、請求項
３に記載の発明における演算手段１３と同様の演算を行
う。したがって、予め決められた反射回数で電位や振幅
を算出する演算を中止する場合に比較して、打切り誤差
が確実に所望の値以下に抑えられ、かつ精度の要求を超
えた無駄な演算が回避される。
【００２４】請求項５に記載の発明にかかわるパターン
評価支援装置では、応答確認手段３１は、共通の線路に
接続された複数の端子の内、個々の入力端子について、
請求項１ないし請求項４のいずれかに記載の線路パター
ン評価支援装置によって求められた電位の更新値と予め
決められた閾値との大小関係を時系列の順に監視し、そ
の大小関係が定常となるタイミングを得る。
【００２５】したがって、このような入力端子を有する
素子が応答して定常状態となるタイミングが精度よく把
握可能となる。
【００２６】
【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図３は、請求項１〜請求項５に記載
の発明に対応した実施例を示す図である。
【００２７】図において、処理装置４１は、記憶装置４
２に接続され、かつ入出力装置４３を介して外部記憶装
置４４に接続される。なお、本実施例と図１および図２
に示すのブロック図との対応関係については、記憶装置
４２は記憶手段１１(２１)に対応し、処理装置４１、記
憶装置４２、入出力装置４３および外部記憶装置４４は
演算手段１３(２３)および応答確認手段３１に対応す
る。
【００２８】図４は、本実施例の動作フローチャート
(1) である。以下、図３および図４を参照して請求項１
および請求項３に記載の発明に対応した本実施例の動作
を説明する。
【００２９】外部記憶装置４４には、回路基板上に配置
すべき回路の論理設計や回路設計の工程を経て生成さ
れ、その回路を構成する素子の識別子および端子名を用
いて示される起点とその接続先とで挟まれた接続区間の
全てを示す接続情報ライブラリが予め格納される。さら
に、外部記憶装置４４には、これらの素子について、個
々の入力端子に許容される遅延時間を示すディレーライ
ブラリと、予め決められた特性インピーダンスを有する
配線パターンに対応して個々の入出力端子の反射係数ρ
を与える反射係数ライブラリとが予め格納される。
【００３０】このような反射係数ρは、一般に、図５に
示すように、電位が定常的にＶL に設定されている素子
モデル５１の特定の端子に振幅ＶA のパルス信号が与え
られたときに、その端子から反射される反射信号の振幅
ＶR に対して
【００３１】
【数１】
【００３２】の式で与えられる。しかし、その反射係数
ρは、素子モデル５１の内部でこのような端子に直結さ
れた素子が半導体等の非線型素子である場合には、一般
に、その素子のインピーダンスが印加電圧に応じて変化
するために、電位ＶL および振幅ＶA に応じて異なる値
をとる。
【００３３】また、このような素子モデルにより反射係
数がそれぞれρd、ρrで与えられる駆動素子および被駆
動素子の該当する端子の電位ＶLd、ＶLrは、それぞれ対
向する素子から回路基板上の線路を介して到来する入射
信号（以下では、これらの信号の振幅をそれぞれＶAd、
ＶArとする。）と、このような入射信号に応じてこれら
の端子で生じる反射信号とが図６に点線で示すように重
畳すると、 ＶLd′＝ＶLd＋(1＋ρd)ＶAd ・・・ ＶLr′＝ＶLr＋(1＋ρr)ＶAr ・・・ の式で示されるＶLd′、ＶLr′に変化する。なお、上式
、は、それぞれ線路を介する反射の往復を示す時系
列の順に駆動素子の出力端子における電位ＶLdと被駆動
素子の入力端子における電位ＶLrを示す漸化式となる。
また、以下では、線路の損失は、簡単のため無視するも
のと仮定する。
【００３４】したがって、上述した反射係数ライブラリ
には、個々の素子の各端子について、ＳＰＩＣＥその他
の回路シミュレータを用いることにより電圧ＶL および
振幅ＶA の値の組み合わせに対応して求められた反射係
数ρd、ρrが、図７に示すように登録される。
【００３５】一方、処理装置４１は、外部記憶装置４４
から入出力装置４３を介して上述した接続情報ライブラ
リの内容を読み取って、接続区間毎に分解することによ
り、接続情報テーブルを生成して記憶装置４２に格納す
る（図４(1),(2))。さらに、処理装置４１は、外部記憶
装置４４から入出力装置４３を介して上述した反射係数
ライブラリの内容を読み取り、反射係数テーブルとして
記憶装置４２に個別に格納する（図４(3))。
【００３６】処理装置４１は、このような処理を完了す
ると、接続情報テーブルに保持された単一の接続区間を
参照し（図４(4))、その接続区間の両端に配置された駆
動素子および被駆動素子の端子に対応した反射係数ライ
ブラリのページ（ここでは、簡単のため同じページとす
る。）を求める（図４(5))。
【００３７】また、処理装置４１は、電位ＶLdおよび振
幅ＶAdの初期値（ここでは、簡単のためそれぞれ５ボル
トおよび０ボルトとする。）を定め（図４(6))、かつこ
れらの電位および振幅に基づいて反射係数テーブルを参
照することにより駆動素子の反射係数ρd を求める。さ
らに、処理装置４１は、上述したように線路の損失が無
視できるものと仮定して ＶAr＝ρd・ＶAd ・・・ の式に示す算術演算を行うことにより被駆動素子に与え
られる入射信号の振幅Ｖ Arを求め、かつ上式に示す算
術演算を行うことにより駆動素子の出力端の新たな電位
ＶLd′を求めて接続区間および時系列の順に対応させて
記憶装置４２に格納する（図４(7))。
【００３８】処理装置４１は、被駆動素子の入力端の電
位ＶLrの初期値（ここでは、簡単のため「０」とす
る。）と上式によって得られる振幅ＶArとに基づいて
反射係数テーブルを参照することにより被駆動素子の反
射係数ρr を求め、かつ同様に線路の損失が無視できる
ものと仮定して ＶAd′＝ρr・ＶAr ・・・ の式に示す算術演算を行うことにより、その被駆動素子
で反射して駆動素子に与えられる入射信号の振幅ＶAd′
を求める。さらに、処理装置４１は、上式に示す算術
演算を行うことにより駆動素子の出力端に得られる後続
の電位ＶLd″を求め（図４(8))、接続区間および時系列
の順に対応させて記憶装置４２に格納する（図４(9))。
【００３９】処理装置４１は、このようにして得られた
電位ＶLd″および振幅ＶAd′に基づいて反射係数テーブ
ルを参照することにより駆動素子の反射係数ρd ′を求
め、かつ ＶAr′＝ρd′・ＶAd′ ・・・′ の式に示す算術演算を行うことにより被駆動素子に与え
られる後続の入射信号の振幅ＶAr′を求め、かつ上式
に示す算術演算を行うことにより駆動素子の出力端の電
位ＶLd″を求めて接続区間および時系列の順に対応させ
て記憶装置４２に格納する（図４(10),(11))。
【００４０】さらに、処理装置４１は、このようにして
求められた電位ＶLr″および振幅Ｖ Ar′に基づいて反射
係数テーブルを参照することにより被駆動素子の反射係
数ρ r ′を求め、かつ ＶAd″＝ρr′・ＶAr′ ・・・′ の式に示す算術演算を行うことにより、その被駆動素子
で反射して駆動素子に与えられる後続の入射信号の振幅
ＶAd″を求める。さらに、処理装置４１は、上式に示
す算術演算を行うことにより駆動素子の出力端におけに
後続の電位を求め（図４(12)) 、接続区間および時系列
の順に対応させて記憶装置４２に格納する（図４(13))
。
【００４１】また、処理装置４１は、上述したように求
められた電位ＶLd″とこれに先行する電位ＶLd′との差
分の絶対値と予め決められた閾値α1 とを比較し(図４
(14))、前者が後者を上回った場合には図４(7)〜(13)
に示す処理を反復する。しかし、反対に下回った場合に
は、処理装置４１は、上述したように求められた電位Ｖ
Lr″′とこれに先行する電位ＶLr″との差分の絶対値と
予め決められた閾値α2とを比較し（図４(15)) 、前者
が後者を上回った場合には図４(7) 〜(14)に示す処理を
反復するが、反対に下回った場合には、接続情報テーブ
ルに登録された全ての接続区間について上述した処理が
完了したか否かを判定する(図４(16))。
【００４２】処理装置４１は、このような処理が施され
ていない接続区間が残っていることを認識した場合には
接続情報テーブルに登録された他の接続区間について図
４(4) 〜(16)に示す処理を反復するが、反対に残ってい
ない場合には処理を終了する。
【００４３】このように本実施例によれば、駆動素子お
よび被駆動素子の端子の電圧(電流)波形に線路とのイン
ピーダンスの不整合に起因して生じる変動分が、その変
動分に応じてこれらの端子のインピーダンスに生じる変
動分に高い精度で追従する反射係数に基づいて求められ
る。
【００４４】したがって、本実施例を適用した回路基板
のパターン設計の工程では、各線路を形成するパターン
の特性インピーダンスが適正であるか否かの判断を確度
高く行うことが可能となり、その判断の結果に基づいて
回路基板上における素子の配置やパターンの形状、寸法
および引き回し経路等を的確な判断基準の下で適正化す
ることが可能となる。
【００４５】以下、請求項２および請求項４に記載の発
明に対応した本実施例の動作を説明する。上述した一連
の動作では、処理装置４１は、個々の接続区間につい
て、両端に配置された駆動素子および被駆動素子に印加
電圧される電圧に基づいて反射係数テーブルを参照し、
かつその印加電圧に応じて異なる値となるインピーダン
スに基づいて格子線図法に適合した演算を行うことによ
り反射に伴う波形の変動分を精度よく模擬する。
【００４６】請求項２に記載の発明では、このような波
形の変動分の模擬を行う演算手順（図４(4) 〜(13)に示
す処理に相当する。）のみに特徴がある。したがって、
以下では、その他の処理については、簡単のためその説
明を省略する。
【００４７】個々の素子の入出力端子について電位ＶL
を複数の量子化ステップに分割すると、これらの量子化
ステップに対応して得られる反射係数ρの値は、図８に
示すように、該当する入出力端子に与えられる入射信号
の振幅ＶA がとる値の区間毎に線型近似された線分を連
結してなる曲線として与えられる。
【００４８】したがって、反射係数ρについては、この
ような線分の両端における振幅ＶAの値ＶA1、ＶA2（≠
ＶA1）と反射係数ρ1 、ρ2 との値によって
【００４９】
【数２】
【００５０】
【数３】
【００５１】の各式で与えられる係数ａ、ｂに対して ρ＝ａ・ＶA ＋ｂ ・・・ の一次式（補間式）で与えられる。
【００５２】さらに、振幅ＶA が取り得る値の範囲につ
いては、簡単のためその範囲を予め決められた一定の自
然数ｍ（ここでは、簡単のため「５」とする。）分割す
る（ここでは、簡単のため均等分割するものとする。）
と、区間毎の境界値（ＶA1、ＶA2）は自明となる。
【００５３】したがって、反射係数ライブラリについて
は、図９に示すように、素子の種類、端子および上述し
た区間に対応させて上式、に示される係数ａ、ｂを
格納することにより構成できる。
【００５４】処理装置４１は、駆動素子の出力端子や被
駆動素子の入力端子における波形の変動分を算出する処
理（図４(6),(8),(10),(12))の過程では、該当する素子
（駆動素子あるいは被駆動素子）の種類および端子に基
づいて図９に示す反射係数の参照ページを求め、その参
照ページに格納された係数の内、電位ＶL および振幅Ｖ
A の値に対応した係数ａ、ｂを求めて上式に代入する
ことにより反射係数を得る。したがって、処理装置４１
は、このような反射係数を求める処理を除いて図４に示
す処理手順と同じ処理手順に基づいて、駆動素子の出力
端子および被駆動素子の入力端子における波形の変動分
を求めることができる。
【００５５】また、このような構成の反射係数ライブラ
リのサイズＳは、例えば、ディジタル素子について予め
取得されるべき反射係数は入力時および２値の論理値の
出力時に対応した３個となるので、係数ａ、ｂがそれぞ
れｎ（ここでは、簡単のため「４」とする。）バイトの
記憶領域を占有し、かつ素子の種類が数ｋ（ここでは、
簡単のため「３０」とする。）であると仮定すると Ｓ＝２×３ｍｎｋ の式で与えられ、その値は各変数が上述した括弧に示さ
れる値をとる場合には3.6(＝2×3×5×4×30）キロバイ
トとなる。
【００５６】一方、図７に示す反射係数ライブラリで
は、電位ＶL および振幅ＶA の量子化ステップ数をＮと
仮定するとこれらの個々の反射係数についてＮ2 個の値
を集合化することにより構成される。したがって、その
反射係数ライブラリのサイズｓは、個々の反射係数がｎ
（ここでは、簡単のため「４」とする。）バイトの記憶
領域を占有し、かつ素子の種類が数ｋ（ここでは、簡単
のため「３０」とする。）であると仮定すると ｓ＝３ｎｋＮ2 の式で与えられ、例えば、上述した量子化ステップ数Ｎ
が「２０」であると、１４４（＝3×4×30×202)キロバ
イトとなる。
【００５７】したがって、反射係数テーブルのサイズ
は、上述したＳとｓとの対比により示されるように、大
幅に削減される。また、個々の接続区間について上述し
た波形の変動分を算出する演算回数は数百回にも達する
ために、図７に示す反射係数ライブラリが適用された場
合にその反射係数テーブルの検索（参照）回数は演算回
数に比例して増加するが、図９に示す反射係数ライブラ
リが適用された場合には、反射回数が大きくなって演算
結果の収束が進むほど振幅ＶA の値を含む区間が更新さ
れる可能性が減少するので、演算所要時間は安定した値
となる。
【００５８】このように本実施例によれば、反射係数ラ
イブラリや反射係数テーブルに占有される記憶領域のサ
イズを大幅に低減して演算所要時間の増加を最小限に抑
えつつ、回路基板に配置された素子の入出力インピーダ
ンスと、その素子に接続された線路の特性インピーダン
スとの不整合に起因して生じる波形の変動が精度よくか
つ効率的に模擬される。
【００５９】なお、反射係数を示す補間式については、
上述した一次式に限定されず、所望の精度で効率的に反
射係数が算出できるならば、二次式その他の如何なる関
数を用いてもよい。
【００６０】また、ここでは、振幅ＶA がとる値の範囲
を均等分割することにより区間が設定されているが、こ
のような方法に限定されず、その振幅の値に応じて該当
する区間が確実に特定できるならば、不均等に分割する
ことにより設定されてもよく、さらに、微小な幅で多分
割することにより精度を高めてもよい。
【００６１】以下、請求項５に記載の発明に対応した本
実施例の動作を説明する。駆動素子の出力端子および被
駆動素子の入力素子における波形の変動分を含む瞬時値
ＶLd、ＶLrは、上述したように図７あるいは図９に示す
反射係数ライブラリを適用することにより各接続区間毎
に時系列の順に求められ、かつ記憶装置４２に格納され
る。
【００６２】一方、処理装置４１は、外部記憶装置４４
から入出力装置４３を介して上述したディレーライブラ
リの内容を読み取り、ディレーテーブルとして記憶装置
４２に個別に格納する（図１０(1))。
【００６３】処理装置４１は、上述したように接続区間
テーブルに登録された接続区間を順次参照し（図１０
(2))、個々の接続区間について、記憶装置４２に格納さ
れた瞬時値ＶLd、ＶLrを時系列の順に個別に読み出す
（図１０(3))と共に、駆動素子および被駆動素子の種類
を得る（図１０(4))。さらに、処理装置４１は、被駆動
素子の種類に基づいてディレーテーブルを参照すること
によりその被駆動素子に許容される遅延時間の最大値Ｄ
r を求める（図１０(5))。
【００６４】また、処理装置４１は、上述した瞬時値Ｖ
Lrについて、該当する被駆動素子にに固有のスレシホル
ド値との大小関係を時系列の順に求めることにより、対
向する駆動素子が出力する信号の瞬時値が変化した時点
（その駆動素子が先行する定常状態とは異なる瞬時値の
信号を出力した時点）と、そのスレシホルド値に対する
大小関係が定常となる時点（スレシホルド値を通過する
最終時点）との時間差を求める（図１０(6))。なお、こ
のような時間差は、駆動素子の出力端子と被駆動素子の
入力端子との間を結ぶ線路の長さに応じた遅延時間とこ
れらの端子間で反復して生じる反射の回数との積とで与
えられる。さらに、処理装置４１は、その時間差と上述
した最大値Ｄr との差分を求め、該当する接続区間に対
応させて記憶装置４２に格納する（図１０(7))。
【００６５】このようにして求められた差分は、被駆動
素子の入力端子に対する入力波形がその入力端子と駆動
素子の出力端子とにおいて生じる反射に起因して変動し
た場合に、その入力波形の瞬時値がスレシホルド値に対
して定常となる前にそのスレシホルド値を交差するため
に生じる遅延時間について、その被駆動素子に許容され
る最大の遅延時間Ｄr 以下に抑えられているか否かを示
す。
【００６６】したがって、パターン設計の工程では、駆
動素子や被駆動素子の配置を最適化したり、これらの素
子の間を結ぶ線路のパターンについて形状、寸法および
引き回し経路を変更したり、被駆動素子として許容され
る遅延時間が大きなものに変更したり、さらに、その被
駆動素子の前段にこのような遅延時間を吸収する回路を
付加することを検討する基準が確度高く得られる。
【００６７】なお、上述した実施例では、共通の線路に
接続された複数の端子の内、出力端子から送出される信
号の瞬時値が更新された時点を基準として個々の入力端
子に対応した素子の遅延時間を求めているが、このよう
な遅延時間に限定されず、例えば、予め決められた判断
基準に基づいて素子の動作状態が定常となるタイミング
を求めてもよい。
【００６８】また、上述した実施例では、回路シミュレ
ータを用いて個々の素子の電位に対応した反射係数が求
められているが、本発明はこのような反射係数の求め方
に限定されず、例えば、図１１に示すように、所望の素
子の各端子に接続されるべき線路（パターン）が予め形
成された回路基板の上にその素子を実装し、個々の端子
について、入射信号（振幅はＶA とする。）を与え、そ
の入射信号に対する反射信号の振幅ＶR を入力インピー
ダンスが高いプローブを介して実測することにより反射
係数を求めてもよい。
【００６９】さらに、上述した実施例では、線路の両端
に対向して接続された２つ端子を想定して格子線図法に
適合した演算が行われているが、本発明はこのような場
合に限定されず、例えば、共通の線路に３つ以上の端子
が接続された場合には、これらの端子で挟まれた各区間
についても同様に適用可能である。なお、このような場
合には、その線路に沿った各区間における信号や反射信
号の伝搬遅延時間の組み合わせに適合した間隔による時
系列の順に同様の演算を行えばよい。
【００７０】また、上述した実施例では、駆動素子から
出力される信号が矩形波形を有するパルス信号となって
いるが、本発明はこのような波形の信号に限定されず、
例えば、アナログ波形の信号についても同様に適用可能
である。
【００７１】さらに、上述した実施例では、接続区間テ
ーブルに登録された全ての接続区間について同様の演算
が反復されているが、本発明は、このようなアルゴリズ
ムに限定されず、例えば、接続区間テーブルに登録され
た区間の内、特にノイズマージンその他について評価す
べき重要な区間についてのみ適用してもよい。
【００７２】また、上述した実施例では、線路の両端に
接続された各端子が異なる素子に固有のものとなってい
るが、本発明はこのような場合に限定されず、同一の素
子間を結ぶ線路についても同様に適用可能である。
【００７３】さらに、上述した実施例では、線路の両端
に接続された端子の一方は出力端子であって他方が入力
端子となっているが、本発明はこのような端子を有する
素子には限定されず、例えば、共通の回路基板上に形成
された別の線路を介して与えられる制御信号に応じて入
出力端子が逆転する素子やトライステートの素子につい
ても適用可能である。
【００７４】また、上述した実施例では、全ての処理が
処理装置４１によって実行されるソフトウエアに基づい
て実現されているが、本発明はこのよう構成に限定され
ず、これらの処理の一部あるいは全てを専用のハードウ
エアで実現してもよい。
【００７５】
【発明の効果】以上説明したように本発明では、回路基
板の上に形成された共通の線路に接続された複数の端子
について、印加される電圧に応じて変化する反射係数
と、その線路を介して与えられる信号や反射波の振幅
と、これらの信号や反射波が与えられる時点における電
位と、その信号や反射波の線路に沿った伝搬遅延時間と
に基づいて格子線図法に適合した演算を行うことにより
時系列の順にその振幅と電位との更新値を算出する。ま
た、その時系列に沿った隣接する更新値の差分に応じて
このような算出を行う演算を打切ったり、その更新値と
所定の閾値との大小関係が定常となるタイミングを得
る。
【００７６】すなわち、回路基板の上にこのような線路
を形成するパターンについて、定在波の分布や両端にに
おける波形変動の状態を精度よく模擬することができ
る。また、打切り誤差が抑圧されて上述した精度の要求
を超えた無駄な演算が回避され、かつ入力端子を有する
素子が定常状態となるタイミングが精度よく把握される
ので、回路基板の上で素子間を結ぶパターンの寸法、形
状、引き回し経路その他が適正であるか否かが確実に評
価され、パターン設定の工程において行われる設計変更
等の結果が確度高く把握可能となる。
【００７７】したがって、本発明が適用された集積回路
やプリント盤では、パターン設計の効率化と低廉化とか
はかられ、かつ性能が高められる。
【図面の簡単な説明】
【図１】請求項１〜請求項４に記載の発明の原理ブロッ
ク図である。
【図２】請求項５に記載の発明の原理ブロック図であ
る。
【図３】請求項１〜請求項５に記載の発明に対応した実
施例を示す図である。
【図４】本実施例の動作フローチャート(1) である。
【図５】反射係数の求め方を説明する図である。
【図６】反射に伴う素子の入出力端子における波形変動
を説明する図である。
【図７】反射ライブラリの構成を示す図である。
【図８】補間法に基づく反射係数の算出法を説明する図
である。
【図９】補間法に適応した反射係数ライブラリの構成を
示す図である。
【図１０】本実施例の動作フローチャート(2) である。
【図１１】実測による反射係数の求め方を説明する図で
ある。
【図１２】インピーダンス不整合に起因した反射の発生
を説明する図である。
【図１３】反射によって生じた波形の変動を示す図であ
る。
【符号の説明】
１１，２１ 記憶手段 １３，２３ 演算手段 ３１ 応答確認手段 ４１ 処理装置 ４２ 記憶装置 ４３ 入出力装置 ４４ 外部記憶装置 ５１ 素子モデル ９１ 駆動素子 ９２ 線路 ９３ 被駆動素子

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 回路基板に実装された素子に固有であっ
    てその回路基板の上に形成された共通の線路に接続され
    る複数の端子について、その線路を介して接続された他
    の端子から信号および反射波が到来する時点の電位と、
    その信号および反射波の振幅とを可変させて予め得られ
    た反射係数をその電位と振幅とに対応させて記憶する記
    憶手段(１１)と、 前記複数の端子について、前記電位と、前記振幅と、こ
    れらに対応して前記記憶手段(１１)に記憶された反射係
    数と、前記他の端子に対する前記線路に沿った伝搬遅延
    時間とに基づいて格子線図法に適応した演算を行うこと
    により、その線路に沿った前記反射波の伝搬に伴うその
    電位および振幅の更新値を個別に求める演算手段(１３)
    とを備えたことを特徴とするパターン評価支援装置。
  2. 【請求項２】 回路基板に実装された素子に固有であっ
    てその回路基板の上に形成された共通の線路に接続され
    る複数の端子について、その線路を介して接続された他
    の端子から信号および反射波が到来する時点の電位と、
    その信号および反射波の振幅とを可変させて予め得られ
    た反射係数をその電位および振幅の値の組み合わせに対
    応した補間式の係数として記憶する記憶手段(２１)と、 前記複数の端子について、前記電位および前記振幅の値
    の組み合わせに対応して前記記憶手段(２１)に記憶され
    た係数とこれらの値を前記補間式に代入して反射係数を
    求め、その反射係数とその電位および振幅の値と前記他
    の端子に対する前記線路に沿った伝搬遅延時間とに基づ
    いて格子線図法に適応した演算を行うことにより、その
    線路に沿った前記反射波の伝搬に伴うその電位および振
    幅の更新値を個別に求める演算手段(２３)とを備えたこ
    とを特徴とするパターン評価支援装置。
  3. 【請求項３】 請求項１に記載のパターン評価支援装置
    において、 演算手段(１３)には、 所定の閾値に対するその電位の更新値とその更新値に先
    行した電位の値との差に応じてその演算を打ち切る手段
    を含むことを特徴とするパターン評価支援装置。
  4. 【請求項４】 請求項２に記載のパターン評価支援装置
    において、 演算手段(２３)には、 所定の閾値に対するその電位の更新値とその更新値に先
    行した電位の値との差に応じてその演算を打ち切る手段
    を含むことを特徴とするパターン評価支援装置。
  5. 【請求項５】 請求項１ないし請求項４のいずれかに記
    載のパターン評価支援装置において、 複数の端子に含まれる入力端子について、個別に求めら
    れた電位の更新値と予め決められた閾値との大小関係を
    時系列の順に監視し、その大小関係が定常となるタイミ
    ングを得る応答確認手段(３１)を備えたことを特徴とす
    るパターン評価支援装置。
JP6098617A 1994-05-12 1994-05-12 パターン評価支援装置 Withdrawn JPH07306883A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6098617A JPH07306883A (ja) 1994-05-12 1994-05-12 パターン評価支援装置
US08/402,603 US5655108A (en) 1994-05-12 1995-03-13 Pattern-evaluation aiding device and method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6098617A JPH07306883A (ja) 1994-05-12 1994-05-12 パターン評価支援装置

Publications (1)

Publication Number Publication Date
JPH07306883A true JPH07306883A (ja) 1995-11-21

Family

ID=14224532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6098617A Withdrawn JPH07306883A (ja) 1994-05-12 1994-05-12 パターン評価支援装置

Country Status (2)

Country Link
US (1) US5655108A (ja)
JP (1) JPH07306883A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2807855B1 (fr) 2000-04-18 2003-10-24 Kurtosis Ingenierie Procede et dispositif d'analyse d'un reseau de conducteurs
US7853904B2 (en) * 2002-06-07 2010-12-14 Cadence Design Systems, Inc. Method and system for handling process related variations for integrated circuits based upon reflections
JP4448367B2 (ja) * 2004-04-05 2010-04-07 矢崎総業株式会社 線条構造物の配線設計支援方法、その装置及びそのプログラム
US7106094B2 (en) * 2004-05-14 2006-09-12 International Business Machines Corporation Method and topology for improving signal quality on high speed, multi-drop busses
KR102345505B1 (ko) * 2015-06-08 2021-12-29 삼성에스디아이 주식회사 전류 측정 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364633A (en) * 1980-03-14 1982-12-21 Battelle Memorial Institute Pairwise comparison device
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US5093797A (en) * 1987-01-13 1992-03-03 Omron Tateisi Electronics Co. Apparatus for inspecting packaged electronic device
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
JP2784104B2 (ja) * 1991-08-06 1998-08-06 三菱電機株式会社 タイミングシミュレーションシステム

Also Published As

Publication number Publication date
US5655108A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
US7559045B2 (en) Database-aided circuit design system and method therefor
JP4600823B2 (ja) 電子回路解析プログラム、方法及び装置
JPH07306883A (ja) パターン評価支援装置
US5544047A (en) Reflective wave compensation on high speed processor cards
US8079012B2 (en) Method for acquiring basic characteristic of simultaneous switching noise in method for estimating simultaneous switching noise on semiconductor device
US6665627B2 (en) Method and apparatus for evaluating and correcting the tester derating factor (TDF) in a test environment
US10826616B2 (en) Reconfigurable digital predistortion circuit
US5087900A (en) Transmission line network for multiple capacitive loads
US20150145580A1 (en) Apparatus for controlling semiconductor chip characteristics
US6789239B2 (en) Program conversion system
US7065480B2 (en) Noise countermeasure determination method and apparatus and storage medium
JP4816173B2 (ja) 測定誤差補正方法及び電子部品特性測定装置
US20040088624A1 (en) Method for quantifying I/O chip/package resonance
TWI833602B (zh) 測試裝置以及測試方法
CN112131811B (zh) 一种fpga的时序参数提取方法
JP3088416B1 (ja) 半導体装置のテスト方法
JP2000181944A (ja) ディレイライブラリの作成方法および記憶媒体
CN117033113B (zh) 一种信号延迟的控制电路和方法
JP3971104B2 (ja) 半導体集積回路デバイスの開発方法
KR100447572B1 (ko) 배선 시스템에서 전송선상의 신호 검증 방법
JP3159347B2 (ja) Ｉｃ試験装置
JPH11304890A (ja) Ｌｓｉテスタのテストパタン生成方法および装置
JP3086226B2 (ja) 半導体装置
JP2624135B2 (ja) タイミング解析方法
JPH04238576A (ja) 遅延シミュレーション方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731