JP4600823B2 - 電子回路解析プログラム、方法及び装置 - Google Patents
電子回路解析プログラム、方法及び装置 Download PDFInfo
- Publication number
- JP4600823B2 JP4600823B2 JP2005191544A JP2005191544A JP4600823B2 JP 4600823 B2 JP4600823 B2 JP 4600823B2 JP 2005191544 A JP2005191544 A JP 2005191544A JP 2005191544 A JP2005191544 A JP 2005191544A JP 4600823 B2 JP4600823 B2 JP 4600823B2
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- element model
- change
- electronic circuit
- necessity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、電子回路の動作をシミュレーションにより確認する電子回路解析プログラム、方法及び装置に関し、特に電子回路の動作を波形解析のシミュレーションにより確認する電子回路解析プログラム、方法及び装置に関する。
近年の電子回路、例えばＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）、マルチチップモジュール等の高速化に伴い、ＬＳＩやパッケージ、プリント回路基板の層構成や材料等の設計変更が信号波形伝送に及ぼす影響を無視できないものが増えてきている。このため設計時や設計変更時における信号波形解析がますます重要になっている。
図２３は電子回路解析装置の一例を示すブロック図である。この電子回路解析装置は、回路情報入力記憶部３００、解析モデル作成部３０２、解析部３０４、解析結果判定部３０６、表示部３０８で構成される。
回路情報入力記憶部３００は電子回路のシミュレーションに用いる解析条件、レイアウトデータ、素子モデルデータ、パラメータデータを入力情報として格納する。解析条件は、解析周波数や解析時間等である。レイアウトデータは、基板のレイアウトの設計時のデータである。素子モデルデータは、素子の電気的特性を所定のフォーマットで記述したものである。パラメータデータは、基板の材質や形状に対応した解析用のパラメータである。
解析モデル作成部３０２は、回路情報入力記憶部３００に格納された入力情報を基にシミュレーションのための解析モデルを作成し、解析部３０４へ出力するモデルを用いてシミュレーションを行い、電子回路の任意の測定位置に対して算出される波形を解析結果として解析結果判定部３０６と表示部３０８へ出力する。波形とは例えば、時間に伴う電圧値の変化を表すものである。
解析結果判定部３０６は、所定の条件を用いて、解析結果の良否判定を行い、良または不良を判定結果として表示部３０８へ出力する。所定の条件とは例えば、素子のデータシート等に記載された定格電圧の閾値である。ここで解析結果判定部３０６は、解析結果が複数あれば、複数の良否判定を行う。
例えば、解析結果が電圧波形、良否判定の閾値が最大定格電圧値である場合、電圧波形のピーク値が最大定格電圧値以下であれば判定結果を良とし、最大定格電圧値を超えていれば判定結果を不良とする。また、良否判定の閾値がＶＩＨ（Ｈｉｇｈと判定される下限の電圧値）である場合、Ｈｉｇｈ期待の時刻の間、解析結果における電圧は閾値ＶＩＨを超えていれば判定結果を良とし、閾値ＶＩＨ以下であれば判定結果を不良とする。表示部３０８は、解析結果と、判定結果である良または不良を表示する。
特開平１０−２１２６７号公報
ところで、ＬＳＩ作成元は信号波形解析に使用する素子モデルとして、ＩＢＩＳモデル（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｂｕｆｆｅｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｍｏｄｅｌ）やＳＰＩＣＥモデル（カルフォルニア大学バークレイ校で開発された電子回路シミュレータをベースとしたＳＰＩＣＥ系シミュレータで使用される業界標準モデル）、暗号化されたＳＰＩＣＥモデル等の形式で提供している。
これら素子モデルはＬＳＩの設計変更や素子モデルの作成条件、測定条件による不具合修正で改版されることが多くなっている。また、近年ではＬＳＩの高速化に伴いＬＳＩ単体での設計が難しくなっており、ＬＳＩモデルの改版に伴ってプリント回路基板の設計変更が必要となるケースがある。
従来の電子回路解析装置では、素子モデルやプリント回路基板の設計が変更される度に信号波形解析と波形判定を行い、回路の波形品質やタイミング条件に問題がないかを確認する必要がある。しかしながら、ＬＳＩ及びプリント回路基板の高速化、高密度化に伴い信号波形解析を必要とするネットの数は増えており、設計変更の度に全ての信号波形解析を行うには多くのＣＰＵ時間と人手による確認時間を必要とする。
この場合、素子モデルの改版内容が回路の動作条件における波形に及ぼす影響が少ない場合には信号波形解析を再度行う必要が無いが、再解析の要否を判断するには素子モデルの変更内容の把握等の信号波形解析に関する専門知識が必要となり、仮に判断できたとしても全ての解析対象に対して人手で判断するのには多くの時間がかかってしまう問題がある。
本発明は、設計変更時における信号波形解析の必要性を自動判断し、解析が必要となる電子回路のみを自動で解析して波形品質及びタイミングを自動判定させることで、解析にかかる時間を短縮する電子回路解析プログラム、方法及び装置を提供することを目的とする。
図１は本発明の原理説明図である。本発明は、コンピュータで実行される電子回路解析プログラムを提供する。本発明の電子回路解析プログラムは、コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を実行させることを特徴とする。
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を実行させることを特徴とする。
更に本発明の電子回路解析プログラムは、解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを実行させることを特徴とする。
ここで、電子回路は、基板に実装された集積回路のドライバ素子、ドライバ素子の出力を接続した回路基板上の伝送路、及び伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路である。
電子回路の変更した素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含む。
解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が閾値未満の場合に波形解析の必要性の有りを判定する。
解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が閾値を超える場合に波形解析の必要性の有りを判定する。
更に本発明にあっては、
回路情報入力ステップは、変更前の素子モデルを使用している電子回路の波形解析結果を入力し、
解析要否判断ステップは、波形解析の必要なしと判定した場合、変更前の素子モデルと変更後の素子モデルの特性が所定の許容範囲を外れた場合に、変更前の素子モデルについての解析波形の再判定の必要性を出力し、
判定結果処理ステップは、判定ステップから出力された再判定の必要性に応じて対応する電子回路の解析波形を表示する。
回路情報入力ステップは、変更前の素子モデルを使用している電子回路の波形解析結果を入力し、
解析要否判断ステップは、波形解析の必要なしと判定した場合、変更前の素子モデルと変更後の素子モデルの特性が所定の許容範囲を外れた場合に、変更前の素子モデルについての解析波形の再判定の必要性を出力し、
判定結果処理ステップは、判定ステップから出力された再判定の必要性に応じて対応する電子回路の解析波形を表示する。
本発明は電子回路解析方法を提供する。本発明の電子回路解析方法は、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を備えたことを特徴とする。
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を備えたことを特徴とする。
更に本発明の電子回路解析方法は、解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを備えたことを特徴とする。
本発明は電子回路解析装置を提供する。本発明の電子回路解析装置は、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力記憶部１０と、
回路情報から変更された素子モデルを使用している電子回路を検出する設計変更対象回路検出部３０と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部４６と、
解析要否判断部４６による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部５２と、
解析要否判断部４６で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部５０と、
を備えたことを特徴とする。
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力記憶部１０と、
回路情報から変更された素子モデルを使用している電子回路を検出する設計変更対象回路検出部３０と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部４６と、
解析要否判断部４６による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部５２と、
解析要否判断部４６で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部５０と、
を備えたことを特徴とする。
なお、本発明による電子回路解析方法及び装置の詳細は、本発明の電子回路解析プログラムの場合と基本的に同じになる。
本発明によれば、素子モデルとしてドライバ、レシーバ、プリント回路基板、ＬＳＩパッケージ等の設計変更が発生した際に、変更された素子モデルを使用している電子回路を検出し、素子モデルの変更が検出された電子回路の伝送波形に影響を与えるか否かの波形解析の要否を解析前に判断し、解析が必要な電子回路のみの波形解析が自動的に行われ、人為的な解析の要否検討が不要となり、伝送波形に影響を与えない電子回路については波形解析そのものが不要になり、解析時間を短縮することができる。また専門知識を持たない人でも、素子モデルの変更時における波形解析の必要性を事前に知ることができる。
また変更後の素子モデルが変更前と同一と判断されて波形解析の必要なしと判断された場合にも、変更後の素子モデルを使用している電子回路の設計要求条件、例えば電圧マージン、タイミング、スレッショルド等の動作条件が厳しくなっている場合には、既存の波形解析結果についての良否判定を変更後の設計要求条件を使用して自動的に行われ、素子モデルの変更に伴う解析結果の要否検討を不要にできる。
図２は本発明による電子回路解析装置の機能構成のブロック図である。図２において、本発明の電子回路解析装置は、回路情報入力記憶部１０、解析モデル作成部１２、解析部１４、解析結果判定部１６、表示部１８、更に波形解析支援部２０で構成される。このうち波形解析支援部２０以外は従来の波形解析装置と同じ構成部分である。
回路情報入力記憶部１０に対しては、電子回路情報データベース２２、設計変更素子モデルデータベース２４、変更設計条件データベース２６及び既存解析結果データベース２８が設けられている。
電子回路情報データベース２２には、基板回路設計の済んだ電子回路のシミュレーションに必要な情報として
（１）解析条件
（２）レイアウトデータ
（３）素子モデルデータ
（４）パラメータデータ
が格納されている。
（１）解析条件
（２）レイアウトデータ
（３）素子モデルデータ
（４）パラメータデータ
が格納されている。
解析条件は解析周波数や解析時間などであり、レイアウトデータは基板のレイアウトの設計時のデータである。また素子モデルデータは、電子回路に使用しているドライバやレシーバなどの素子の電気的特性を、例えばＩＢＩＳモデルに従ってフォーマットして記述したデータである。更にパラメータデータは、プリント基板の材質や形状に対応した解析用のパラメータである。
設計変更素子モデルデータベース２４には、電子回路情報データベース２２に格納している電子回路で使用されている改版等により変更が行われた変更素子モデルについての素子モデルデータを格納している。設計変更素子モデルデータベース２４は電子回路情報データベース２２と設計変更後の電子回路情報データベースとの差分から生成される。変更設計条件データベース２６には、ＬＳＩや回路基板の改版に伴う変更された電子回路の設計条件、具体的には設計回路についての電圧マージン、タイミング、スレッショルドなどの動作条件のデータが格納されている。
更に既存解析結果データベース２８には、電子回路情報データベース２２に保存されている電子回路について、既に波形解析が行われた解析結果が格納されている。回路情報入力記憶部１０は、電子回路の解析が要求された際に、各データベースの情報を読み込んで記憶する。
波形解析支援部２０には、設計変更対象回路検出部３０、解析対象回路記憶部３２、判定部３４及び判定結果処理部５２が設けられている。設計変更対象回路検出部３０は、設計変更素子モデルデータベース２４に基づいて、回路情報入力記憶部１０に記憶している変更された素子モデルを使用している電子回路を検出し、解析対象回路記憶部３２に記憶する。
判定部３４は、変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する。判定結果処理部５２は、波形解析の必要性を判定した電子回路については、解析モデル作成部１２、解析部１４及び解析結果判定部１６に対し波形解析を指示し、波形解析の必要なしを判定した電子回路については、その旨を表示部１８に表示する。
判定部３４には、特性算出部３６、類似度算出部４４、解析要否判断部４６、判定閾値記憶部４８及び判定要否判断部５０が設けられている。また判定結果処理部５２には波形解析指示部５４と波形判定指示部５６が設けられている。
特性算出部３６には、この実施形態にあっては、電圧電流特性算出部３８、過渡特性算出部４０及び周波数特性算出部４２の３つが設けられ、解析対象回路に使用している変更後の素子モデルについて各特性を算出する。
類似度算出部４４は、特性算出部３６で算出された電圧電流特性、過渡特性及び周波数特性のそれぞれについて、変更前の素子モデルの特性との類似度を算出する。変更前の素子モデルの特性は、既存解析結果データベース２８に保存されているものを使用する。
解析要否判断部４６は、類似度算出部４４で算出された電圧電流特性、過渡特性及び周波数特性の各類似度につき、判定閾値記憶部４８に記憶されている判定閾値との比較を行い、電圧電流特性、過渡特性及び周波数特性の全てが判定閾値以上の場合に、判定対象となった変更素子モデルを使用している電子回路についての波形解析は必要なしと判断する。
一方、電圧電流特性、過渡特性及び周波数特性のうちの少なくともいずれか１つについて判定閾値未満であった場合には波形解析の必要ありと判断し、判定結果処理部５２に設けている波形解析指示部５４に対する出力で、解析モデル作成部１２、解析部１４及び解析結果判定部１６による波形解析処理の実行を指示し、解析結果を表示部１８に表示させる。
判定要否判断部５０は、解析要否判断部４６で波形解析の必要がないと判断された変更後素子モデルを使用した電子回路につき、変更設計条件データベース２６から得られた変更後の設計要求条件、即ち変更素子モデルを使用した電子回路についての例えば動作条件である電圧マージン、タイミング及びスレッショルドなどが、変更前の素子モデルにおける設計要求条件より厳しい場合に、変更素子モデルが同一と見なされた既存の素子モデルを使用している電子回路について、既存解析結果データベース２８に格納している既存の波形解析結果に対し変更設計条件を適用して波形解析結果の良否を判定する処理を、波形判定指示部５６による解析結果判定部１６に対する指示で実行させ、結果を表示部１８に表示させる。
図３は本発明による電子回路解析装置が実現されるコンピュータのハードウェア環境のブロック図である。
図３において、ＭＰＵ２００のバス２０２には、ＲＡＭ２０４、ＲＯＭ２０６、ハードディスクドライブ２０８、キーボード２１２，マウス２１４，ディスプレイ２１６を備えた入出力デバイスコントローラ２１０、及びネットワークアダプタ２１８が設けられている。
ハードディスクドライブ２０８には本発明の電子回路解析処理を実行するプログラムがローディングされており、コンピュータの起動時に読み出されてＲＡＭ２０４上に展開され、ＭＰＵ２００により実行される。
図４は図２の実施形態で解析対象とする電子回路の説明図である。図４において、解析対象となる電子回路は、プリント回路基板５８上に例えばＬＳＩ６０，６２を実装しており、ＬＳＩ６０に設けられたドライバ６４−１〜６４−５からの出力をプリント回路基板５８上の伝送パターンを介して、ＬＳＩ６２に配置しているレシーバ６６−１〜６６−５に入力している。
このような図４の電子回路についてのシミュレーションに必要な情報は、図２の電子回路情報データベース２２に保存されており、最初に電子回路が作成された段階では従来と同様、解析モデル作成部１２、解析部１４による電子回路のシミュレーションで波形解析が行われ、解析結果として得られた波形につき解析結果判定部１６で良否が判定され、波形解析結果及び良否判定結果は既存解析結果データベース２８に格納されている。
図４のような電子回路につき、その後、電子回路に使用しているドライバ、レシーバ、回路基板、更にはＬＳＩのパッケージなどに設計変更があった場合には、設計変更後に改めて、本発明による波形解析装置を使用した波形解析が必要となる。
図５は図４の電子回路について、ドライバ及びレシーバの素子モデルを変更した場合の電子回路の説明図である。図５にあっては、プリント回路基板５８に実装されたＬＳＩ６０，６２につき、ＬＳＩ６０のドライバ６４−２０，６４−３０と、ＬＳＩ６２のレシーバ６６−２０，６６−４０の素子モデルの変更が行われた場合を例にとっている。
図６は本発明が解析対象とする電子回路モデルの等価回路図である。図６の電子回路等価モデルは、ドライバ素子モデル６８とレシーバ素子モデル７０を備え、両者の間にドライバ素子モデル６８を実装したＬＳＩのパッケージ等価回路モデル７２、プリント回路基板の伝送路パターンを対象とした伝送路等価回路モデル７４、更にレシーバ素子モデル７０を実装したＬＳＩのパッケージ等価回路モデル７６で構成されている。
図７は図６のパッケージ等価回路モデル７２の回路図であり、抵抗成分７８，８４、キャパシタ成分８０及びインダクタンス成分８２で構成されており、ＬＳＩのパッケージ変更に伴い、これらの各成分の値が異なった値を持つことになる。
図８は図６の伝送路等価回路モデル７４の回路図である。伝送路等価回路モデル７４は、抵抗成分８６，９２、インダクタンス成分８８及びキャパシタ成分９０で構成される。伝送路等価回路モデル７４は、電子回路のプリント回路基板の材質や形状に対応して各成分が固有の値を持っており、プリント回路基板に設計変更が起きて材質や形状が変わると、各成分の値が変更された値となる。
図９は本発明の電子回路解析で使用する素子モデルの具体例として、ＩＢＩＳモデルで提供されるドライバのデータフォーマットに判定に関するパラメータを付加したものの説明図であり、図１０はその続きである。
図９，図１０において、ドライバ電圧電流特性モデル９４は、
（Ａ）特性に関するパラメータ
（Ｂ）判定に関するパラメータ
で構成されている。
（Ａ）特性に関するパラメータ
（Ｂ）判定に関するパラメータ
で構成されている。
このうち特性に関するパラメータは、
（１）電源電圧
（２）入出力容量
（３）プルアップの電圧電流特性
（４）プルダウンの電圧電流特性
（５）グランドクランプの電圧電流特性
（６）パワークランプの電圧電流特性
（７）素子の立ち上がり時間
（８）素子の立ち下がり時間
（９）負荷抵抗
（１０）タイミング測定電圧
から構成されている。
（１）電源電圧
（２）入出力容量
（３）プルアップの電圧電流特性
（４）プルダウンの電圧電流特性
（５）グランドクランプの電圧電流特性
（６）パワークランプの電圧電流特性
（７）素子の立ち上がり時間
（８）素子の立ち下がり時間
（９）負荷抵抗
（１０）タイミング測定電圧
から構成されている。
一方、判定に関するパラメータとしては
（１）クロックが入力されてからデータが出力されるまでの時間の最小値
（２）クロックが入力されてからデータが出力されるまでの時間の最大値
が設定されている。
（１）クロックが入力されてからデータが出力されるまでの時間の最小値
（２）クロックが入力されてからデータが出力されるまでの時間の最大値
が設定されている。
このようなＩＢＩＳモデルとして提供されるドライバ電圧電流特性モデルのデータは、ＬＳＩや回路基板に使用している素子である例えばドライバを電圧電流特性のみによって表現した素子モデルとして扱うことができる。
図１１は本発明による電子回路解析の対象となるレシーバについてのＩＢＩＳモデルとして提供されるデータフォーマットに判定に関するパラメータ、セットアップ時間、ホールド時間を付加したものの説明図である。
図１１のレシーバ電圧電流特性モデル９６は
（Ａ）特性に関するパラメータ
（Ｂ）判定に関するパラメータ
の２つから構成される。
（Ａ）特性に関するパラメータ
（Ｂ）判定に関するパラメータ
の２つから構成される。
特性に関するパラメータは
（１）電源電圧
（２）入出力容量
（３）グランドクランプの電圧電流特性
（４）パワークランプの電圧電流特性
で構成される。
（１）電源電圧
（２）入出力容量
（３）グランドクランプの電圧電流特性
（４）パワークランプの電圧電流特性
で構成される。
一方、判定に関するパラメータは
（１）スレッショルド電圧ｌｏｗ側
（２）スレッショルド電圧
（３）スレッショルド電圧ｈｉｇｈ側
（４）オーバーシュート電圧
（５）アンダーシュート電圧
（６）セットアップ時間
（７）ホールド時間
で構成されている。
（１）スレッショルド電圧ｌｏｗ側
（２）スレッショルド電圧
（３）スレッショルド電圧ｈｉｇｈ側
（４）オーバーシュート電圧
（５）アンダーシュート電圧
（６）セットアップ時間
（７）ホールド時間
で構成されている。
このような図９，図１０のドライバ電圧電流特性モデル９４及び図１１のレシーバ電圧電流特性モデル９６に対し、この素子モデルが変更された場合に、図２の特性算出部３６に設けた電圧電流特性算出部３８にあっては、例えば図１２のようにドライバについての電圧電流特性を算出する。
図１２（Ａ）はドライバ６４についての電圧電流特性を算出するための回路であり、入力端子９８に対しビット「１」またはビット「０」を固定した状態で、可変電圧源１００を調整し、出力端子１０２に対する出力電圧Ｖと出力電流Ｉを算出する。
図１２（Ｂ）はドライバ６４の電圧電流特性の算出結果であり、特性１０４が入力端子９８をビット「１」に固定した場合の電圧電流特性である。また特性１０５が、入力端子９８をビット「０」に固定したときの電圧電流特性である。
図１３は図１１のレシーバ電圧電流特性モデル９６についての電圧電流特性の算出処理の説明図である。図１３（Ａ）はレシーバ６６について電圧電流特性を算出するための回路であり、出力端子１０８の出力電圧Ｖを可変電圧源１０７を調整しながら変化させ、このときの出力電流Ｉを求める。
図１３（Ｂ）はレシーバ６６の電圧電流特性の算出結果であり、電圧Ｖの変化に対する電流Ｉとして特性１１０が得られている。
ここで図１２及び図１３に示したドライバ６４の電圧電流特性及びレシーバ６６の電圧電流特性は、ＤＣスイープによる解析特性として知られている。このようなドライバ６４とレシーバ６６の電圧電流特性の算出結果につき、更に図２の判定部３４にあっては、類似度算出部４４で変更前のドライバ及びレシーバに対する変更後のドライバまたはレシーバの電圧電流特性の類似度を算出している。
この電圧電流特性の類似度は、変更前の素子モデルの電圧電流特性と変更後の素子モデルの電圧電流特性の誤差をパーセント表示で求めた場合、類似度は次式で与えられる。
（類似度）＝（１００％）−（パーセント誤差） （式１）
このような類似度の算出を行うことで、誤差が大きいほど類似度が小さくなる数値を求めることができる。
このような類似度の算出を行うことで、誤差が大きいほど類似度が小さくなる数値を求めることができる。
図１４は本発明の解析対象となる回路で使用されているドライバ６４を例にとって、図２の特性算出部３６に設けた過渡特性算出部４０による算出処理の説明図である。図１４（Ａ）はドライバ６４のカット特性を算出するための回路であり、矩形パルスを発生するパルス発生源１１６をドライバ６４の入力端子９８に接続し、出力は抵抗１１８を介して出力端子１０２に接続し、出力端子１０２は電源電圧＋Ｖｃにプルアップ接続している。
図１４（Ｂ）はドライバ６４のパルス入力に対する立ち上がり波形である。この立ち上がり波形は、特性１２０が変更前のドライバであり、特性１２２が変更後のドライバである。
このような過渡特性が算出できたならば、図２の類似度算出部４４において、変更前の立ち上がり特性１２０と変更後の立ち上がり特性１２２の類似度を算出する。
過渡特性についての類似度の算出は次の手順で行われる。
（１）全波形データの振幅範囲で最大値Ｖｍａｘと最小値Ｖｍｉｎを求める。
（２）各時間における類似度を、各時間ｔにおける電圧値Ｖ１に対して、前後Δｔ時間の範囲にある比較対照波形の電圧値Ｖ２（ｔ２）との絶対値誤差の最小値から算出する。
（１）全波形データの振幅範囲で最大値Ｖｍａｘと最小値Ｖｍｉｎを求める。
（２）各時間における類似度を、各時間ｔにおける電圧値Ｖ１に対して、前後Δｔ時間の範囲にある比較対照波形の電圧値Ｖ２（ｔ２）との絶対値誤差の最小値から算出する。
類似度＝（１００％）−Ｍｉｎ（｜Ｖ１−Ｖ２（ｔ２）｜）／（Ｖｍａｘ−Ｖｍｉｎ）×１００％
（ｔ−Δｔ）≦ｔ２≦（ｔ＋Δｔ）
（式２）
（ｔ−Δｔ）≦ｔ２≦（ｔ＋Δｔ）
（式２）
図１４（Ｃ）はドライバ６４の過渡特性の算出における立ち下がり特性であり、特性１２４が変更前の立ち下がり特性であり、特性１２６が変更後の立ち下がり特性である。このドライバ６４の立ち下がり特性についても、図１４（Ｂ）の立ち上がり特性の場合と同様、
（１）全波形データの振幅範囲の最大値Ｖｍａｘと最小大値Ｖｍｉｎを求める。
（２）各時間における類似度を、各時間ｔにおける電圧値Ｖ１に対して、前後Δｔ時間の範囲にある比較対照波形の電圧値Ｖ２（ｔ２）との絶対値誤差の最小値から算出する。
（１）全波形データの振幅範囲の最大値Ｖｍａｘと最小大値Ｖｍｉｎを求める。
（２）各時間における類似度を、各時間ｔにおける電圧値Ｖ１に対して、前後Δｔ時間の範囲にある比較対照波形の電圧値Ｖ２（ｔ２）との絶対値誤差の最小値から算出する。
類似度＝（１００％）−Ｍｉｎ（｜Ｖ１−Ｖ２（ｔ２）｜）／（Ｖｍａｘ−Ｖｍｉｎ）×１００％
（ｔ−Δｔ）≦ｔ２≦（ｔ＋Δｔ）
（式３）
（ｔ−Δｔ）≦ｔ２≦（ｔ＋Δｔ）
（式３）
図１５は図２の特性算出部３６に設けた周波数特性算出部４２で算出されるドライバの周波数特性であり、この周波数特性は通常、ＡＣスイープ解析を行って求めている。図１５はドライバの周波数特性として、Ｓパラメータの中のＳ１１パラメータで与えられるＳ１２通過特性１１２の算出結果である。このＳ１２通過特性１１２は、ドライバを４端子網とした場合の電源と負荷のインピーダンスが同じＺ０のときの電力利得に対する逆方向の電力利得を示している。
図１６はドライバについてＳパラメータのＡＣスイープで算出されたＳ１１反射特性１１４である。このＳ１１反射特性１１４は、ドライバの入力段から反射される電力をドライバの入力段に入射する電力で割った値として算出される。これ以外にも、必要に応じてＳ２１通過特性やＳ２２反射特性などを算出してもよい。
図１７は図２の解析要否判断部４６で電圧電流特性の類似度に対する波形解析の要否の判断に使用する判定閾値の説明図である。図１７において、電圧電流特性閾値テーブル１２８には、周波数範囲に分けて、判定閾値となるＶ−Ｉ特性（電圧電流特性）が設定されている。周波数範囲としては
（１）１Ｈｚ〜１０ＭＨｚ
（２）１０ＭＨｚ〜１００ＭＨｚ
（３）１００ＭＨｚ〜３００ＭＨｚ
の３つの帯域に分けている。
（１）１Ｈｚ〜１０ＭＨｚ
（２）１０ＭＨｚ〜１００ＭＨｚ
（３）１００ＭＨｚ〜３００ＭＨｚ
の３つの帯域に分けている。
これらの周波数範囲において、Ｖ−Ｉ特性として波形解析の要否をする判定基準は次のようになる。
（１）周波数１Ｈｚ〜１０ＭＨｚについては、０ボルト〜電源電圧、且つ電流の絶対値が１００ｍＡ以下の範囲において類似度が９０％以上、それ以外の条件で類似度が８０％以上。
（２）１０ＭＨｚ〜１００ＭＨｚの周波数帯域において、０ボルト〜電源電圧、且つ電流の絶対値が１００ｍＡ以下の範囲において類似度が９５％以上、それ以外の条件で類似度が９０％以上。
（３）１００ＭＨｚ〜３００ＭＨｚの周波数範囲で、０ボルト〜電源電圧、且つ電流の絶対値が１００ｍＡ以下の範囲においての類似度が９９％以上、それ以外の条件で類似度が９５％以上。
この電圧電流特性閾値テーブル１２８の内容から明らかなように、周波数が高くなるほど波形解析を不要とするための類似度を高くしている。
図１８はＡＣ特性として知られた過渡特性についての過渡特性閾値テーブル１３０の説明図である。図１８において、過渡特性閾値テーブル１３０は、１Ｈｚ〜１０ＭＨｚ、１０ＭＨｚ〜１００ＭＨｚ、１００ＭＨｚ〜３００ＭＨｚの３つの周波数範囲に分けて、過渡特性電圧軸として閾値を設定している。この過渡特性電圧軸として与えられる閾値特性は、例えば周波数１Ｈｚ〜１０ＭＨｚを例にとると次のようになる。
（１）回路内の全ての素子で誤差５０ｍＶ以内に収まっていること。
（２）回路内の全ての素子に対し電圧誤差の最大値の総和をとった値が１００ｍＶ以内に収まっていること。
（３）回路内の全ての素子で許容時間が１００ｐｓ以内に収まっていること。
（４）回路内の全ての素子に対し許容時間の最大値の総和をとった値が１０００ｐｓ以内に収まっていること。
（２）回路内の全ての素子に対し電圧誤差の最大値の総和をとった値が１００ｍＶ以内に収まっていること。
（３）回路内の全ての素子で許容時間が１００ｐｓ以内に収まっていること。
（４）回路内の全ての素子に対し許容時間の最大値の総和をとった値が１０００ｐｓ以内に収まっていること。
この過渡特性電圧軸の値は周波数が高くなるほど、その値が厳しくなり、より高い類似度を閾値としている。
図１９は本発明における周波数特性の類似度に対する波形解析の要否を判定するための閾値を設定した周波数特性閾値テーブル１３２の説明図である。この周波数特性閾値テーブル１３２にあっては
（１）１Ｈｚ〜１０ＭＨｚの周波数範囲で類似度９０％以上
（２）１０ＭＨｚ〜１００ＭＨｚの周波数範囲で類似度９５％以上
（３）１００ＭＨｚ〜３００ＭＨｚの周波数範囲で類似度９９％以上
を、波形解析を不要とする判定閾値として設定している。
（１）１Ｈｚ〜１０ＭＨｚの周波数範囲で類似度９０％以上
（２）１０ＭＨｚ〜１００ＭＨｚの周波数範囲で類似度９５％以上
（３）１００ＭＨｚ〜３００ＭＨｚの周波数範囲で類似度９９％以上
を、波形解析を不要とする判定閾値として設定している。
図２０は本発明におけるドライバの電圧電流特性に対する波形解析の要否判定の説明図である。図２０において、変更前のドライバの特性が特性１０４，１０５であったとすると、変更後のドライバについて波形解析を不要とする範囲を例えば、類似度９０％の閾値特性１０４−１と類似度８０％の閾値特性１０４−２を設定する。
そして、図１７の電圧電流特性閾値テーブル１２８に示したように、ある周波数範囲につき電圧Ｖが０〜電源電圧の範囲で且つ電流の絶対値が１００ｍＡ以下の範囲において、９０％類似度特性１０４−１の範囲内に変更後のドライバの電圧電流特性が収まっていれば、変更前のドライバと同一と見なし、波形解析は必要なしとする。この場合、９０％の類似度を要求する以外の範囲については、８０％閾値特性１０４−２の範囲内に収まっていればよい。
図２１は本発明におけるレシーバの電圧電流特性に対する波形解析要否判定の説明図であり、変更前のレシーバの電圧電流特性１１０に対し、９０％閾値特性１１０−１と８０％閾値特性１１０−２を類似度の閾値特性として設定している。
そして、図１７の電圧電流特性閾値テーブル１２８のある周波数範囲に示したように、電圧Ｖが０〜電源電圧で且つ電流Ｉの絶対値が１００ｍＡ以下の範囲において、変更後のレシーバの電圧電流特性が９０％閾値特性１１０−１の範囲内に収まっており、それ以外の部分で８０％閾値特性１１０−２の範囲内に収まっていれば、変更後のレシーバは変更前のレシーバと同一と見なし、波形解析は不要と判断する。
なお図２０，図２１は、ドライバとレシーバの電圧電流特性についての波形解析の要否の判断を特性グラフで説明しているが、素子モデルの過渡特性及び周波数特性についても、図１８の過渡特性閾値テーブル１３０及び図１９の周波数特性閾値テーブル１３２に従った類似度閾値の設定などによる波形解析の要否判定が行われることになる。
図２２は本発明による電子回路解析処理のフローチャートである。図２２において、ステップＳ１で電子回路情報データベース２２から電子回路情報として、基板レイアウト、素子モデル、基板パラメータを含む電子回路情報を入力する。続いてステップＳ２で既存解析結果データベース２８から各電子回路ごとに既存解析結果を入力する。
この既存解析結果には、波形解析結果に加え、電子回路の電圧電流特性、過渡特性及び周波数特性の解析結果も含まれる。次にステップＳ３で設計変更素子モデルデータベース２４から、変更された素子モデルを入力する。更に、変更設計条件データベース２６から、設計変更された素子モデルに伴う電子回路の変更設計条件を読み込む。
続いてステップＳ４で、設計変更対象回路検出部３０により、変更された素子モデルを含む電子回路を検出する。この変更された素子モデルには、本発明の電子回路が図６のような素子モデルを対象としていることから、ドライバやレシーバの素子モデル以外に、ＬＳＩパッケージの変更に伴うパッケージ等価回路モデルやプリント回路基板の材質や形状の変更に伴う伝送路等価回路モデルも含んでいる。
続いてステップＳ５で、変更された素子モデルの電圧電流特性、過渡特性及び周波数特性を特性算出部３６で算出し、ステップＳ６で変更前の素子モデルと変更後の素子モデルの各特性の類似度を算出する。次にステップＳ７で電圧電流特性の類似度は判定閾値記憶部４８から与えられる閾値以上か否かチェックする。
閾値以上であればステップＳ８に進み、過渡特性の類似度は閾値以上か否かチェックする。閾値以上であれば、ステップＳ９で周波数特性の類似度は閾値以上か否かチェックし、閾値以上であればステップＳ１２に進む。即ち、ステップＳ１２は電圧電流特性、過渡特性及び周波数特性の全ての類似度につき閾値以上であった場合に、波形解析不要を決定して表示部１８に表示させる。
一方、ステップＳ７，Ｓ８，Ｓ９のいずれかで電圧電流特性、過渡特性もしくは周波数特性の類似度が閾値未満であった場合には、波形解析の必要性がありと判断し、ステップＳ１０で、変更された素子モデルの電子回路の波形解析を判定結果処理部５２に設けた波形解析指示部５４から、解析モデル作成部１２、解析部１４に対し指示し、これにより変更モデルを含む電子回路のシミュレーションによる解析を行って解析波形を求め、更に解析波形について解析結果判定部１６で良否を判定した結果を得て、ステップＳ１１で解析波形及び判定結果を表示部１８に表示する。
ステップＳ１２で波形解析不要を決定して表示した場合には、ステップＳ１３で変更前の素子モデルと変更後の素子モデルの設計要求条件を入力し、ステップＳ１４で変更前の素子モデルと変更後の素子モデルを使用している電子回路についての設計要求条件が同一かもしくは緩やかになっている場合には、ステップＳ１５に進み、既存解析波形についての設計要求条件に対する判定の必要性なしを決定して、表示部１８に表示する。
これに対し、ステップＳ１４で変更後の設計条件が変更前に対し厳しくなっていることを判別した場合には、ステップＳ１６に進み、波形判定指示部５６から解析結果判定部１６に対し、変更後の設計要求条件に基づく既存解析波形の判定をステップＳ１６で指示する。そしてステップＳ１７で、変更された設計変更要求条件に見合った解析波形の判定結果を表示する。
また本発明は電子回路解析処理に使用されるプログラムを提供するものである。この電子回路解析処理を実行するプログラムは、図２２のフローチャートの処理内容に従った実行手順を備えており、図３に示したコンピュータのハードウェア環境で実行されることになる。
また上記の実施形態は、変更後の素子モデルの特性を算出した後に、変更前の素子モデルと変更後の素子モデルの類似度を算出し、この類似度に基づいて波形解析の要否を判定閾値との比較で判断しているが、素子モデルの特性を算出した後、変更前と変更後の素子モデルの特性の誤差を検出し、この誤差について予め定めた波形判定の閾値と比較して、波形判定の要否を判断するようにしてもよい。
また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
（付記）
（付記１）
コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を実行させることを特徴とする電子回路解析プログラム。（１）
（付記）
（付記１）
コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を実行させることを特徴とする電子回路解析プログラム。（１）
（付記２）
付記１記載の電子回路解析プログラムに於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを実行させることを特徴とする電子回路解析プログラム。（２）
付記１記載の電子回路解析プログラムに於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを実行させることを特徴とする電子回路解析プログラム。（２）
（付記３）
付記１記載の電子回路解析プログラムに於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析プログラム。（３）
付記１記載の電子回路解析プログラムに於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析プログラム。（３）
（付記４）
付記３記載の電子回路解析プログラムに於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析プログラム。（４）
付記３記載の電子回路解析プログラムに於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析プログラム。（４）
（付記５）
付記１記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。（５）
付記１記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。（５）
（付記６）
付記１記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。（６）
付記１記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。（６）
（付記７）
付記２記載の電子回路解析プログラムに於いて、前記判定要否判断ステップは、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析プログラム。（７）
付記２記載の電子回路解析プログラムに於いて、前記判定要否判断ステップは、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析プログラム。（７）
（付記８）
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を備えたことを特徴とする電子回路解析方法。（８）
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を備えたことを特徴とする電子回路解析方法。（８）
（付記９）
付記８記載の電子回路解析方法に於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを備えたことを特徴とする電子回路解析方法。（９）
付記８記載の電子回路解析方法に於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを備えたことを特徴とする電子回路解析方法。（９）
（付記１０）
付記８記載の電子回路解析方法に於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析方法。
付記８記載の電子回路解析方法に於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析方法。
（付記１１）
付記１０記載の電子回路解析方法に於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析方法。
付記１０記載の電子回路解析方法に於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析方法。
（付記１２）
付記８記載の電子回路解析方法に於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析方法。
付記８記載の電子回路解析方法に於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析方法。
（付記１３）
付記８記載の電子回路解析方法に於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析方法。
付記８記載の電子回路解析方法に於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析方法。
（付記１４）
付記９記載の電子回路解析方法に於いて、前記判定要否判断ステップは、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析方法。
付記９記載の電子回路解析方法に於いて、前記判定要否判断ステップは、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析方法。
（付記１５）
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力部と、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出部と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部と、
前記解析要否判断部による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部と、
前記解析要否判断部で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部と、
を備えたことを特徴とする電子回路解析装置。（１０）
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力部と、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出部と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部と、
前記解析要否判断部による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部と、
前記解析要否判断部で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部と、
を備えたことを特徴とする電子回路解析装置。（１０）
（付記１６）
付記１５記載の電子回路解析装置に於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析装置。
付記１５記載の電子回路解析装置に於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析装置。
（付記１７）
付記１６記載の電子回路解析装置に於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析装置。
付記１６記載の電子回路解析装置に於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析装置。
（付記１８）
付記１５記載の電子回路解析装置に於いて、前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
付記１５記載の電子回路解析装置に於いて、前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
（付記１９）
付記１５記載の電子回路解析装置に於いて、前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
付記１５記載の電子回路解析装置に於いて、前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
（付記２０）
付記１５記載の電子回路解析装置に於いて、前記判定要否判断部は、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析装置。
付記１５記載の電子回路解析装置に於いて、前記判定要否判断部は、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析装置。
１０：回路情報入力記憶部
１２：解析モデル作成部
１４：解析部
１６： 解析結果判定部
１８： 表示部
２０：波形解析支援部
２２：電子回路情報データベース
２４：設計変更素子モデルデータベース
２６：変更設計条件データベース
２８：既存解析結果データベース
３０：設計変更対象回路検出部
３２：解析対象回路記憶部
３４：判定部
３６：特性算出部
３８：電圧電流特性算出部
４０：過渡特性算出部
４２：周波数特性算出部
４４：類似度算出部
４６：解析要否判断部
４８：判定閾値記憶部
５０：判定要否判断部
５２：判定結果処理部
５４：波形解析指示部
５６：波形判定指示部
５８：プリント回路基板
６０，６２：ＬＳＩ
６４，６４−１〜６４−５，６４−２０，６４−３０：ドライバ
６６，６６−１〜６６−２，６６−２０，６６−４０：レシーバ
６８：ドライバ素子モデル
７０：レシーバ素子モデル
７２，７６：パッケージ等価回路モデル
７４：伝送路等価回路モデル
７８，８４，８６，９２：抵抗成分
８０，９０：キャパシタ成分
８２，８８：インダクタンス成分
９４：ドライバ電圧電流特性モデル
９６：レシーバ電圧電流特性モデル
１１２：Ｓ１２通過特性
１１４：Ｓ１１反射特性
１２８：電圧電流特性閾値テーブル
１３０：過渡特性閾値テーブル
１３２：周波数特性閾値テーブル
１２：解析モデル作成部
１４：解析部
１６： 解析結果判定部
１８： 表示部
２０：波形解析支援部
２２：電子回路情報データベース
２４：設計変更素子モデルデータベース
２６：変更設計条件データベース
２８：既存解析結果データベース
３０：設計変更対象回路検出部
３２：解析対象回路記憶部
３４：判定部
３６：特性算出部
３８：電圧電流特性算出部
４０：過渡特性算出部
４２：周波数特性算出部
４４：類似度算出部
４６：解析要否判断部
４８：判定閾値記憶部
５０：判定要否判断部
５２：判定結果処理部
５４：波形解析指示部
５６：波形判定指示部
５８：プリント回路基板
６０，６２：ＬＳＩ
６４，６４−１〜６４−５，６４−２０，６４−３０：ドライバ
６６，６６−１〜６６−２，６６−２０，６６−４０：レシーバ
６８：ドライバ素子モデル
７０：レシーバ素子モデル
７２，７６：パッケージ等価回路モデル
７４：伝送路等価回路モデル
７８，８４，８６，９２：抵抗成分
８０，９０：キャパシタ成分
８２，８８：インダクタンス成分
９４：ドライバ電圧電流特性モデル
９６：レシーバ電圧電流特性モデル
１１２：Ｓ１２通過特性
１１４：Ｓ１１反射特性
１２８：電圧電流特性閾値テーブル
１３０：過渡特性閾値テーブル
１３２：周波数特性閾値テーブル
Claims (6)
- コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、を実行させ、
前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。
- コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、を実行させ、
前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。
- コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、を実行させ、
前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析方法。
- コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、を実行させ、
前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とすることを特徴とする電子回路解析方法。
- 電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力部と、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出部と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部と、
前記解析要否判断部による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部と、
前記解析要否判断部で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部とを備え、
前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
- 電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力部と、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出部と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部と、
前記解析要否判断部による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部と、
前記解析要否判断部で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部とを備え、
前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか１つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005191544A JP4600823B2 (ja) | 2005-06-30 | 2005-06-30 | 電子回路解析プログラム、方法及び装置 |
| US11/259,273 US7395519B2 (en) | 2005-06-30 | 2005-10-27 | Electronic-circuit analysis program, method, and apparatus for waveform analysis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005191544A JP4600823B2 (ja) | 2005-06-30 | 2005-06-30 | 電子回路解析プログラム、方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007011677A JP2007011677A (ja) | 2007-01-18 |
| JP4600823B2 true JP4600823B2 (ja) | 2010-12-22 |
Family
ID=37591327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005191544A Expired - Fee Related JP4600823B2 (ja) | 2005-06-30 | 2005-06-30 | 電子回路解析プログラム、方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7395519B2 (ja) |
| JP (1) | JP4600823B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4553852B2 (ja) * | 2006-02-08 | 2010-09-29 | 富士通株式会社 | Ｉｂｉｓ補正ツール、ｉｂｉｓ補正方法および波形シミュレーション装置 |
| JP2007226567A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | 回路シミュレータおよび回路シミュレーションプログラム |
| KR101478554B1 (ko) * | 2008-10-02 | 2015-01-06 | 삼성전자 주식회사 | 오버 슈트 전압의 산출 방법 및 그를 이용한 게이트 절연막열화분석방법 |
| US8782577B2 (en) * | 2010-07-24 | 2014-07-15 | Cadence Design Systems, Inc. | Method, apparatus, and article of manufacture for providing in situ, customizable information in designing electronic circuits with electrical awareness |
| US8694950B2 (en) | 2010-07-24 | 2014-04-08 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness |
| JP2012150718A (ja) * | 2011-01-20 | 2012-08-09 | Elpida Memory Inc | Ｉｂｉｓシミュレーションモデルの抽出方法 |
| JP5849525B2 (ja) * | 2011-08-19 | 2016-01-27 | 富士通株式会社 | シミュレーション装置、シミュレーションプログラムおよびシミュレーション方法 |
| US10140403B2 (en) * | 2012-12-01 | 2018-11-27 | Synopsys Inc. | Managing model checks of sequential designs |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0954787A (ja) * | 1995-08-17 | 1997-02-25 | Fujitsu Ltd | 回路シミュレーション装置 |
| JP2001282874A (ja) * | 2000-03-31 | 2001-10-12 | Ricoh Co Ltd | 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508937A (en) * | 1993-04-16 | 1996-04-16 | International Business Machines Corporation | Incremental timing analysis |
| US5880967A (en) * | 1995-05-01 | 1999-03-09 | Synopsys, Inc. | Minimization of circuit delay and power through transistor sizing |
| US5751593A (en) * | 1996-04-10 | 1998-05-12 | Motorola, Inc. | Accurate delay prediction based on multi-model analysis |
| JPH1021267A (ja) | 1996-06-28 | 1998-01-23 | Hitachi Ltd | 回路設計支援方法、および、回路設計支援システム |
| US6041170A (en) * | 1997-07-31 | 2000-03-21 | Lucent Technologies, Inc. | Apparatus and method for analyzing passive circuits using reduced-order modeling of large linear subcircuits |
| US6374204B1 (en) * | 1998-02-18 | 2002-04-16 | Hughes Electronics Corporation | Transistor amplifier model and circuit analysis methods |
| US6230302B1 (en) * | 1998-07-20 | 2001-05-08 | International Business Machines Corporation | Method and system for performing timing analysis on an integrated circuit design |
| US6493853B1 (en) * | 1999-07-15 | 2002-12-10 | Texas Instruments Incorporated | Cell-based noise characterization and evaluation |
| JP2002032424A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 回路解析装置、回路解析方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US6718523B2 (en) * | 2001-07-05 | 2004-04-06 | International Business Machines Corporation | Reduced pessimism clock gating tests for a timing analysis tool |
| US6834379B2 (en) * | 2002-10-30 | 2004-12-21 | Broadcom Corporation | Timing path detailer |
-
2005
- 2005-06-30 JP JP2005191544A patent/JP4600823B2/ja not_active Expired - Fee Related
- 2005-10-27 US US11/259,273 patent/US7395519B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0954787A (ja) * | 1995-08-17 | 1997-02-25 | Fujitsu Ltd | 回路シミュレーション装置 |
| JP2001282874A (ja) * | 2000-03-31 | 2001-10-12 | Ricoh Co Ltd | 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070006104A1 (en) | 2007-01-04 |
| JP2007011677A (ja) | 2007-01-18 |
| US7395519B2 (en) | 2008-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4600823B2 (ja) | 電子回路解析プログラム、方法及び装置 | |
| US7559045B2 (en) | Database-aided circuit design system and method therefor | |
| US7086018B2 (en) | Electronic circuit design method, simulation apparatus and computer-readable storage medium | |
| US8060852B1 (en) | Method and system for screening nets in a post-layout environment | |
| US7280953B2 (en) | Noise countermeasure determination method and apparatus and storage medium | |
| CN104112031A (zh) | 检测电路板上芯片电源引脚布线的方法和装置 | |
| US6898746B2 (en) | Method of and apparatus for testing a serial differential/mixed signal device | |
| JP2023519139A (ja) | 電気回路設計検査システムおよび方法 | |
| US11609267B2 (en) | Immunity evaluation system and immunity evaluation method | |
| CN116298785A (zh) | 一种电子信号测试方法、装置、电子设备及存储介质 | |
| CN110456763A (zh) | 智能驾驶控制器的测试系统及方法 | |
| US7065480B2 (en) | Noise countermeasure determination method and apparatus and storage medium | |
| US6385762B1 (en) | Data reduction using rank-of-ranks methodology | |
| CN114755552A (zh) | 半导体器件测试方法及装置、电子设备、存储介质 | |
| US6789239B2 (en) | Program conversion system | |
| US20150363538A1 (en) | Design support device, design support method, and program | |
| JP6878992B2 (ja) | 部品位置検出プログラム、部品位置検出方法および情報処理装置 | |
| CN111983338A (zh) | 测试方法及测试系统 | |
| JPH06309420A (ja) | 放射ノイズのシミュレーション方法 | |
| JP4524322B2 (ja) | 電子回路解析装置及び電子回路解析方法及び電子回路解析プログラム | |
| US6850860B2 (en) | Semiconductor device testing apparatus and test method therefor | |
| JPH09305649A (ja) | 論理シミュレーション装置 | |
| CN114441937A (zh) | 一种测试电路板的方法、装置、电子设备及存储介质 | |
| Amanor-Boadu et al. | Leveraging SIMPLIS to Better Predict Server Platform Power Delivery Performance | |
| JP2012220425A (ja) | ノイズ源推定装置およびノイズ源推定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |