JP4524322B2 - 電子回路解析装置及び電子回路解析方法及び電子回路解析プログラム - Google Patents

Description

本発明は電子回路解析装置及び電子回路解析方法及び電子回路解析プログラムに係り、特に電子回路の動作を確認するために使用する電子回路解析装置及び電子回路解析方法及び電子回路解析プログラムに関するものである。

近年、ディジタルＬＳＩ(Large Scale Integration)、マルチチップモジュール等の低電圧化、動作周波数の高速化に伴い、プリント回路基板(Printed Circuit Board)設計における素子のタイミング、ノイズマージンは減少してきており機器設計が難しくなってきている。一方製品のTAT（Turn Around Time）は短くなってきており、製造前段階における高速・高精度な回路解析技術が必要となっている。

また、動作周波数の高速化に伴いＩＳＩ（符号間干渉）の影響が無視できなくなっており、ＩＳＩによる影響をシミュレーションするにはより多くの時間が必要となっている。更に素子や基板の特性ばらつき、ケーブルの長さなどを考慮すると解析が必要なケースも多くなっており、更に多くの解析時間が必要となっている。このため高い解析精度を持ちつつ解析時間を短縮する解析手法の確立がますます重要になっている。

一般に、ＬＳＩ作成元は、プリント回路基板設計における電子回路のシミュレーションで使用するＬＳＩの素子モデルとして、素子の特定条件での動作結果（素子の振る舞い）を記述したビヘイビアモデルであるＩＢＩＳモデル(Input/Output Buffer Information Specification Model)、またはＬＳＩ設計モデルであるＳＰＩＣＥモデル（カリフォルニア大学バークレイ校で開発された電子回路シミュレータをベースとしたＳＰＩＣＥ系シミュレータで使用される業界標準モデル）の形式で提供している。

これら素子モデルには一長一短があり、ＬＳＩ設計モデルは精度が高いものの設計データそのものなのでＬＳＩベンダが提供したがらずモデルの入手性が難しい、データが大きく長い解析時間が必要となるなどの問題がある。これに対して、ビヘイビアモデルは精度こそＬＳＩ設計モデルに劣るものの、設計データを含まないためモデルの入手がしやすく解析時間も速いなどのメリットがあり現在広く使われている。

図１は、従来の一例である電子回路解析装置（電子回路シミュレーション装置）の機能的構成を示す図である。図１のように、従来の電子回路解析装置は、解析条件を記憶した解析条件記憶部２１と、ドライバ素子（ＬＳＩの素子モデル及びＰＣＢ（プリント配線基板）のモデル２２）のビヘイビア特性が記憶されたビヘイビア特性記憶部２２と、ＬＳＩとＰＣＢを合わせた解析モデルを作成する解析モデル作成部２３と、この解析モデルが記憶される解析結果記憶部２４と、解析モデルを入力として回路シミュレーションを実行する回路シミュレータ部２５と、この回路シミュレータ部２５が解析した解析結果を記憶する解析結果記憶部２６と、解析結果を表示する解析結果表示部２７とを有した構成とされている。

上記構成の電子回路解析装置は、ＬＳＩの素子モデルとして、ＩＢＩＳモデルまたはＳＰＩＣＥモデルの両方について使用可能な構成とされている。

ところで、回路シミュレータ部２５で適正な解析処理を行うには、解析モデル作成部２３でＬＳＩの特性が正確にモデル化されている必要があり、このモデル化が適正に行われていない場合には、作成された解析結果が実際のＬＳＩの特性と異なってしまう場合がある。そこで、特許文献１に開示されているように、回路シミュレーションの精度を検証し、この回路シミュレーションの精度結果情報を出力するようにした回路シミュレーション装置が提案されている。
特開平１１−０３９３７６号公報

一般的にビヘイビアモデルでの回路解析では動作クロック300MHz〜800MHz、伝送速度600Mbps〜1.6Gbpsを超えた辺りから十分な精度を得ることができないと言われているが解析精度はモデルと回路条件にも依存しているため明確な指標がなく、設計者の経験に依存しているのが現状である。

またトランジスタレベルで記述されたＬＳＩ設計モデルを使用すればＰＣＢ解析に必要な解析精度は得ることができるものの設計データであるためモデルの入手が難しい、解析時間が長くなり必要な解析を開発TAT内にすべて行うことが難しいなどの問題があるため精度が確保できるのであればビヘイビアモデルでの解析が望ましい。

従来の回路解析装置でビヘイビアモデルを使用したシミュレーションを実行すれば精度に関係なく何らかの解析結果が出力されるが、使用しているビヘイビアモデルと回路条件によってどの周波数帯域まで十分な精度を確保できているかを認識する手段がなく、誤った解析をしているケースがある。

誤った解析で問題が見つからずに機器の製造を行い実機で不具合が発生した場合は、設計からやり直しになるため多くの手戻りが発生し大きな損失となる。

本発明は、上述した従来技術の問題を解決する、改良された有用な電子回路解析装置及び電子回路解析方法及び電子回路解析プログラムを提供することを総括的な目的とする。

本発明のより詳細な目的は、解析実行時におけるビヘイビアモデルの動作条件を監視し、モデルに追加した精度情報または素子特性から算出された精度情報を元に解析精度を求め、解析精度が出ない場合はユーザーにその旨と推奨ビヘイビアモデル作成条件を通知、要求される解析精度を満たす推奨ビヘイビアモデル作成条件を提示または推奨ビヘイビアモデルを自動生成することで、ユーザーが精度の出ない誤った解析を気づかずにいることを防ぐ電子回路解析プログラム、方法及び装置を提供することにある。

この目的を達成するために、本発明は、素子モデルの特定条件での動作結果を記述したビヘイビアモデルを入力として解析を行う電子回路解析装置において、前記ビヘイビアモデルの各動作条件別の精度情報が格納された動作条件別精度情報記憶手段と、解析実行中における前記ビヘイビアモデルの動作条件を検出する動作条件検出手段と、該動作条件検出手段から得られた動作条件と、前記動作条件別精度情報記憶手段から得られる前記精度情報から解析精度を算出する解析精度算出手段と、前記解析精度算出手段で算出された前記解析精度の良否を判定する解析精度判定手段と、該解析精度判定手段で判定した結果を表示する解析精度表示手段と、前記解析精度判定手段において解析精度が出ていないと判定された場合、前記解析精度判定手段で良と判定されるために必要となる推奨条件を算出しこれを表示する推奨条件算出手段とを備えることを特徴とするものである。
また上記の目的を達成するために、本発明は素子モデルの特定条件での動作結果を記述したビヘイビアモデルを入力として、動作条件検出手段、解析精度算出手段、解析精度判定手段、解析精度表示手段、及び推奨条件算出手段を有するコンピュータが解析を行う電子回路解析方法において、前記動作条件検出手段が、解析実行中における前記ビヘイビアモデルの動作条件を検出するステップと、前記解析精度算出手段が、検出された該動作条件と、前記ビヘイビアモデルの各動作条件別の精度情報から解析精度を算出するステップと、前記解析精度判定手段が、算出された該解析精度の良否を判定するステップと、
前記解析精度表示手段が、前記解析精度判定手段で判定した判定結果を表示するステップと、前記推奨条件算出手段が、前記判定結果において解析精度が出ていないと判定された場合、前記判定結果が良と判定されるために必要となる推奨条件を算出しこれを表示するステップとを有することを特徴とするものである。
また上記の目的を達成するために、本発明は、コンピュータに、素子モデルの特定条件での動作結果を記述したビヘイビアモデルを入力とした解析処理をコンピュータに実行させるための電子回路解析プログラムにおいて、解析実行中における前記ビヘイビアモデルの動作条件を検出するステップと、検出された該動作条件と、前記ビヘイビアモデルの各動作条件別の精度情報から解析精度を算出するステップと、算出された該解析精度の良否を判定し、その判定結果を表示するステップと、前記判定結果において解析精度が出ていないと判定された場合、前記判定結果が良と判定されるために必要となる推奨条件を算出しこれを表示するステップとを実行させることを特徴とするものである。

本発明によれば、ビヘイビアモデルを用いて回路解析した際に必要となる解析精度で解析が行われているかが容易に分かり誤った解析を行うことを防ぐことができる。また、解析精度が分かることで、従来ＬＳＩ設計モデルで解析を行っていたものにもビヘイビアモデルでの解析を適用することが可能となり、解析時間を短縮することができる。更に、推奨となるビヘイビアモデル作成条件が表示されることで、シミュレーションに関して深い知識のない設計者でもモデル作成元（ＬＳＩベンダ）にモデル作成依頼が可能となる。

従来の一例である電子回路解析装置の機能的構成を示す図である。 本発明の一実施例である電子回路解析装置の機能的構成を示す図である。 電子回路解析装置のハード構成を示すブロック図である。 精度情報の一例を示す図である。 ビヘイビアモデルの動作条件検出部を説明するための図である。 ドライバ素子の動作条件検出例を示す図である。 ドライバ素子の過渡特性の一例を示す図である。 ドライバ素子のＶ−Ｉ特性の一例を示す図である。 予測最大誤差の検証結果の一例を示す図である。 解析精度判定条件の一例を示す図である。 ビヘイビアモデル推奨条件の算出方法を説明するための図である。 本発明の一実施例である電子回路解析処理を示すフローチャートである。

符号の説明

１ 解析条件記憶部
２ 解析モデル作成部
３ 回路シミュレータ部
４ 解析結果記憶部
５ ビヘイビア特性記憶部
６ 動作条件別精度情報記憶部
７ ビヘイビアモデル動作条件検出部
８ ビヘイビアモデル動作条件記憶部
９Ａ 解析精度算出部
９Ｂ 推奨条件算出部
１０ 解析精度予測部
１１ 精度情報記憶部
１２ 精度判定情報記憶部
１３Ａ 解析精度表示部
１３Ｂ 解析精度判定部
１３Ｃ 推奨条件表示部
１４ ビヘイビアモデル自動作成部
１７ 動作条件検出回路
３０ 演算処理装置
３１ 入力装置
３２ 出力装置
３３ 記憶装置
３４ 補助記憶装置

以下、本発明の実施形態について図面を参照しつつ説明する。

先ず、本実施の形態に関わる電子回路解析装置の機能的構成について説明する。図２は、本発明の本実施の形態に係る電子回路解析装置の構成の一例を示すブロック図である。

本実施例に係る電子回路解析装置は、解析条件を記憶する解析条件記憶部１、解析モデル作成部２、回路シミュレータ部３、解析結果を記憶する解析結果記憶部４、ドライバ素子のビヘイビア特性を記憶するビヘイビア特性記憶部５、動作条件別精度情報を記憶する動作条件別精度情報記憶部６、ビヘイビアモデル動作条件検出部７、ビヘイビアモデル動作条件を記憶するビヘイビアモデル動作条件記憶部８、解析精度算出部９Ａ、推奨条件算出部９Ｂ、解析精度予測部１０、精度情報を記憶する精度情報記憶部１１、精度判定情報を記憶する精度判定情報記憶部１２、解析精度表示部１３Ａ、解析精度判定部１３Ｂ、推奨条件表示部１３Ｃ、及びビヘイビアモデル自動作成部１４等により構成されている。

図３は、電子回路解析装置のハード構成図である。電子回路解析装置は、演算処理装置３０、入力装置３１、出力装置３２、記憶装置３３、及び補助記憶装置３４等がバス３５により接続された構成とされている。入力装置３１は、後述する解析条件やビヘイビア特性等を入力するのに用いられるものである。

また、出力装置３２は、解析精度表示部１３Ａ及び推奨条件表示部１３Ｃとして機能するものである。記憶装置３３は、後述する電子回路解析プログラムが格納されており、この電子回路解析プログラムを実行することにより、電子回路解析装置はＬＳＩ等を有する回路の回路シミュレーションを実施する。また、記憶装置３３は解析条件記憶部１，ビヘイビア特性記憶部５，動作条件別精度情報記憶部６，精度情報記憶部１１，及び精度判定情報記憶部１２等としても機能する。但し、上記各種記憶手段１，５，６，１１，１２の一部を補助記憶装置３４により機能させる構成としてもよい。

ここで、図２に示す本実施例に係る電子回路解析装置と、先に図１を用いて説明した従来の電子回路解析装置とを比較すると、従来の解析条件記憶部２１は本実施例の解析条件記憶部１に対応し、同様にビヘイビア特性記憶部２２はビヘイビア特性記憶部５と対応し、解析モデル作成部２３は解析モデル作成部２と対応し、回路シミュレータ部２５は回路シミュレータ部３に対応し、解析結果記憶部２６は解析結果記憶部４に対応する。

よって、本実施例に係る電子回路解析装置は、図１に示す従来の電子回路解析装置に動作条件別精度情報記憶部６、ビヘイビアモデル動作条件検出部７，ビヘイビアモデル動作条件記憶部８、解析精度算出部９Ａ、推奨条件算出部９Ｂ、解析精度予測部１０、精度情報記憶部１１、精度判定情報記憶部１２、解析精度表示部１３Ａ，解析精度判定部１３Ｂ、推奨条件表示部１３Ｃ、及びビヘイビアモデル自動作成部１４を付加した構成とされている。以下、付加された各構成について説明する。
［動作条件別精度情報記憶部６］
本実施例に係る電子回路解析装置は、ビヘイビア特性記憶部５と共に動作条件別精度情報記憶部６を有した構成とされている。この動作条件別精度情報記憶部６は、ドライバ素子の動作条件別の精度情報が格納される。

ビヘイビアモデルで記述されたＬＳＩ等のドライバ素子（以下、単にドライバ素子という）は、接続する負荷回路によって解析精度が変化する。即ち、ドライバ素子の解析精度は、動作条件が変化することにより変化する。そこで、負荷回路を負荷抵抗とみなし負荷抵抗を変化させたときの精度情報をドライバ素子に持つことで、任意の負荷を接続した場合の精度を計算することが可能となる。

図４は、動作条件別精度情報の一例を示した図である。同図では、横軸をドライバ素子の負荷抵抗を示しており、縦軸はドライバ素子に接続した負荷抵抗を変化したときのＬＳＩ設計モデルとの立ち上がり、立ち下り時間の誤差を示している。動作条件別精度情報記憶部６には、この図４に示すような精度情報が格納される。
［ビヘイビアモデル動作条件検出部７］
ビヘイビアモデル動作条件検出部７は、ドライバ素子の出力端に設計したＰＣＢ基板、レシーバの素子モデルを接続した状態におけるドライバ素子の動作状態を検出する機能を奏するものである。図５は、ビヘイビアモデル動作条件検出部７の内容を詳細に示した図である。同図では、ドライバ素子１５とレシーバ素子１６との間に動作条件検出回路１７、パッケージ１８、ピン１９、及びパッケージ１８Ｂが直列に接続された例を示している。

ビヘイビアモデルで記述されたドライバ素子は、前記のように接続する負荷回路によって動作状態が変化する。この動作状態を監視することで解析精度を算出することが可能となる。回路解析前に定常状態の回路解析を行い動作条件を求めて解析精度を算出する方法も考えられるが、バススイッチで接続された負荷回路が動的に変化する回路では対応できない。

そこで図５に示すように、ドライバ素子の駆動条件をリアルタイムで監視するためにシミュレーションモデルに動作条件検出回路１７を埋め込む構成としている。

ビヘイビアモデル動作条件検出部７は、ＬＳＩのパッケージモデルによる影響を除くため、ドライバ素子１５と、ドライバ素子１５のＬＳＩのパッケージ１８Ａ，１８Ｂの電気特性を記述したPackageモデルの間に直列に接続された電流計１７Ａと、ドライバ素子１５とGND間に接続された電圧計１７Ｂとで構成している。

そして、測定された時刻ｔにおける電圧V(t)と電流I(t)から、Rout(t) = V(t)／I(t)の式で時刻ｔにおける出力負荷抵抗Rout(t)を計算し、この値をビヘイビアモデル動作条件とする。このようにして求められたビヘイビアモデル動作条件は、ビヘイビアモデル動作条件記憶部８に格納される。

図６は、同一回路条件でドライバ素子モデルの作成条件を変えたとき、動作条件検出回路１７で検出された出力負荷抵抗の時間特性の一例（ビヘイビアモデル動作条件検出例）を示している。同図に示されるように、上記のビヘイビアモデル動作条件検出部７によれば、リアルタイムで動作条件の変化を検出することができる。

尚、図６はドライバ素子モデルとして、ＳＰＩＣＥモデルとＩＢＩＳモデル（50Ω、100Ω、500Ω、1000Ω、5000Ω）とを比較して示している。
［解析精度算出部９Ａ］
解析精度算出部９Ａは、ビヘイビアモデル動作条件記憶部８のビヘイビアモデル動作条件を読み出し、このビヘイビアモデル動作条件からドライバ素子の解析精度を計算する機能を奏するものである。

ビヘイビアモデル動作条件検出部７で検出された、例えば図６に示されるような動作条件は、出力抵抗が無限大から数Ωに変化しており過渡的な特性が含まれているのと、時刻ｔにおいてドライバ素子がLOW側、HIGH側のどちらを駆動しているかを認識することができないため、精度情報との単純マッチングでは精度を算出することはできない。

そこで、解析精度算出部９Ａでは、ビヘイビア特性記憶部５に予め格納されているＩＢＩＳモデルとしてドライバ素子に定義されているＶ−Ｉ特性（一例を図７Ｂに示す）と、ビヘイビアモデル動作条件検出部７で求められたビヘイビアモデル動作条件（図７Ａに示される条件）とで電圧、電流値が一致するポイントに対して精度の評価を行う。そして、一致するポイントがある場合には、後述する解析精度判定部１３Ｂによる精度判定の対象とし、逆に一致するポイントがない場合には過渡的な特性とみなし精度判定の対象外とする構成とした。

具体的には、いまドライバ素子がＯＦＦ状態からＯＮ状態に切り替わった場合を想定すると、切り替わる前におけるＯＦＦ状態におけるビヘイビアモデル動作条件は図７Ａに矢印Ａで示す条件である。ドライバ素子がＯＦＦからＯＮに切り替わる過渡状態におけるビヘイビアモデル動作条件は図７Ａに矢印Ｂで示す条件であるとする。そして、ドライバ素子がＯＦＦからＯＮに切り替わり、所定時間（ｔ）が経過したときの電圧−電流特性が図７Ａに矢印Ｃで示す条件であったとする。

次に、このビヘイビアモデル動作条件を図７Ｂに示すドライバ素子のＶ−Ｉ特性に反映させ、一致する点があるかどうかを判定する。ドライバ素子がＯＦＦ状態は抵抗値が無限大であり、図７Ｂに矢印Ａで示す状態である。ドライバ素子がＯＦＦからＯＮに切り替わる過渡状態におけるビヘイビアモデル動作条件は図７Ｂに矢印Ｂで示す条件である。そして、ドライバ素子がＯＦＦからＯＮに切り替わり、所定時間（ｔ）が経過したときの電圧−電流特性が図７Ｂに矢印Ｃで示す条件である。Ｂ点は図７ＢのＶ−Ｉ特性上に一致する点が存在しないため評価対象外と判定する。Ｃ点は図７ＢのＶ−Ｉ特性上に一致する点が存在するため評価対象と判定する。

このように一致するポイントがある場合には、精度判定の対象とし、逆に一致するポイントがない場合には過渡的な特性とみなし精度判定の対象外とすることとした。
［解析精度予測部１０］
解析精度予測部１０は、ドライバ素子に解析精度情報がない場合、ドライバ素子モデルのＶ−Ｉ特性とモデル作成時における負荷抵抗条件、立ち上がり時間、立ち下り時間を入力とし、前記動作条件検出部で検出された負荷抵抗値から最大で発生すると予測される最大誤差を算出し、これを最低限保証される解析精度情報に変換する機能を奏する。

モデルの作成条件Ａで作成したビヘイビアモデルを想定する。このモデルの作成条件Ａとなる負荷抵抗（本実施例では５０Ω）、立ち上がり時間Tr、立ち下り時間Tf時間の真値は、ビヘイビアモデルに予め定義されている。このモデル作成条件Ａ（図８参照）における出力抵抗は、負荷抵抗値とＶ−Ｉ特性からを計算することができ、この値をRout(A)とする。

また、モデルの作成条件Ａで作成したビヘイビアモデルを、異なる動作条件で解析した結果を図８に示す。同図において、動作条件Ａは負荷抵抗を５０Ωとした場合の解析結果であり、作成条件Ａで作成したビヘイビアモデルに適合した条件である。また、動作条件Ｂはモデルの作成条件Ａで作成したビヘイビアモデルに対して負荷抵抗を１００Ωとした場合、動作条件Ｃは負荷抵抗を２００Ωとした場合、動作条件Ｄは負荷抵抗を５００Ωとした場合の解析結果をそれぞれ示している。

ここで、ビヘイビアモデル動作条件検出部７により動作条件Ｂ（図８参照）における出力抵抗値を求め、この値をRout(B)とする。また、上記のRout(A)、Rout(B)とビヘイビアモデルに定義されている容量成分とを並列に接続したRC回路に理想的なパルス波形を入力とした場合、その動作条件Ａにおける出力波形の２０%〜８０%立ち上がり時間をTr(A)、その動作条件Ａにおける出力波形の２０%〜８０%立ち上がり時間をTr(B)とすると、Tr(A)及びTr(B)は下式（１），（２）で求めることができる。
Tr(A)=CRout(A)ln4 ・・・（１）
Tr(B)=CRout(B)ln4 ・・・（２）
この際、実際に入力される波形は鈍っており、よって理想的なパルス波形が入力されるようなことはない。しかしながら、入力波形に対する誤差が最も大きく発生するのは、この理想的なパルス波形が入力された場合である。このため、本実施例では、理想的な立ち上がりを持つ矩形波を入力した場合に発生する誤差を最大誤差を予測する基準として使用することとしている。

上式（１），（２）より、モデル作成条件Aであるモデルを負荷条件Bで使用した場合に発生すると予測される最大誤差は、下式により求めることができる。
（予測最大誤差）＝ABS｛( Tr(B) - Tr(A) ) / Tr(A)｝×１００［%］・・・（３）
実際に作成条件Aのビヘイビアモデルを使用し、負荷条件をＡ〜Ｄ（接続する回路はモデル作成条件と同一）に変化させた場合の予測最大誤差と実際の誤差の関係を図８に示す。尚、同図において、最右欄はＬＳＩ設計モデル（ＳＰＩＣＥモデル）との誤差を示している。

同図より、負荷条件Ｂ〜Ｄで発生する誤差（ＬＳＩ設計モデルとの誤差）は、予測された最大誤差（数式（３）の予測最大誤差）内に収まる。よって、ドライバ素子に解析精度情報がない場合であっても、解析精度予測部１０により、最低限保証される解析精度情報を得ることができる。
［解析精度判定部１３Ｂ］
解析精度判定部１３Ｂは、解析精度と解析条件別にユーザーにより定義され精度判定情報記憶部１２に格納されている解析精度判定条件を入力とし、解析精度算出部９Ａで算出された解析精度から解析精度が正しいかを判定する機能を奏するものである。

一般的に、解析周波数が高いほど、また電源電圧が低いほど必要な解析精度は厳しくなる。そこで解析精度判定条件として、解析周波数帯域、電源電圧毎に必要な解析精度をユーザーが定義可能とする。この解析精度判定条件は、入力装置３１（図３参照）を用いてユーザーが直接入力処理することにより定義する。

一般的には、ある周波数以上の解析を行う際、ビヘイビアモデルでは精度がでないと言われている。しかしながら、この本実施例の構成では、解析している周波数条件で精度がでているかわるため、従来は勘や経験でＬＳＩ設計モデルを用いて解析していた解析に対してビヘイビアモデルでの解析可能なケースが分かり解析精度を維持しつつ解析時間の短縮が可能となる。

図９は、解析精度判定条件の一例を示している。具体的な解析精度判定としては、前記した解析精度算出部９Ａで求められる精度情報と、図９に示される解析精度判定条件を比較して、要求される解析精度が出ているかどうかを判定する。
［推奨条件算出部９Ｂ］
推奨条件算出部９Ｂは、精度の出る解析を行うためのビヘイビアモデル作成条件の範囲を算出する機能を奏する。この原理は解析精度判定の逆の処理を行うことで実現することができ、解析したい周波数に対して精度が保証されるモデルの測定負荷条件の範囲を求めることにより、高精度の解析を行いうる推奨条件を得ることができる。

推奨条件を算出するには、先ず解析を実行している周波数及び電源電圧と、前記した図９の解析精度判定条件から要求される精度（誤差）の範囲を取得する。次に、現在の負荷回路と同一条件でビヘイビアモデルを作成した場合で接続する負荷回路を変化させた場合の誤差を解析精度予測部１０と同じ方法で予測する。

更に、現在の負荷回路に対して負荷をプラスマイナス変化（スイープ）させて負荷回路付近の条件で作成した場合の解析精度を予測する。このようにして求められた精度情報と要求解析精度から精度を満たすための負荷条件の範囲を求める。

例を図１０に示す。図中破線で示す負荷条件Ｘに対し、その前後に(1)、(2)、(3)のように負荷条件を変化（図中、左右方向に移動）させ、破線における要求精度（例では５％）を満たしている範囲(1)〜(3)（例では１５０Ω〜２５０Ω）を求める。

具体的には、先ず図中破線で示す負荷条件Ｘと、予測された予想最大誤差（図中、矢印Ｙで示す）との交点Ｐを求める。そして、(1)の値を求めるには、特性を破線に対して図中一点鎖線で示す位置、即ちＶ字条の特性の右側部分（矢印Ｖ１で示す）が点Ｐと交差する位置まで左側に移動させる。そして、この時の回路負荷抵抗を推奨条件の下限とする（この値が１５０Ω）。

一方、(3)の値を求めるには、特性を破線に対して図中二点鎖線で示す位置、即ちＶ字条の特性の左側部分（矢印Ｖ２で示す）が点Ｐと交差する位置まで右側に移動させる。そして、この時の回路負荷抵抗を推奨条件の上限とする（この値が２５０Ω）。以上の処理により、回路負荷抵抗の推奨条件を得ることができる。

続いて、上記構成とされた電子回路解析装置を用いた、電子回路解析方法について説明する。この電子回路解析方法に基づく電子回路解析（シミュレーション）処理は、記憶装置３３に格納されている電子回路解析プログラムに従い実行される。図１１は、電子回路解析プログラムに基づく電子回路解析処理のフローチャートである。

この電子回路解析処理が起動すると、先ずステップ１０（図では、ステップをＳと略称している）において、解析条件、及びＬＳＩ（ドライバ素子），パッケージ，回路基板等のモデルを含む電子回路情報の読み込み処理が行われる。この読み込み処理は入力装置３１を用いて行われ、入力された解析条件は解析条件記憶部１に記憶され、また電子回路情報はビヘイビア特性記憶部５に記憶される。

続くステップ１１では、解析条件記憶部１に記憶された解析条件と、ビヘイビア特性記憶部５に記憶された電子回路情報を読み出し、入力されたモデルを結合して、解析条件に合わせた解析モデルの作成を行う。続くステップ１２では、解析開始時刻を時刻ｔに設定し、ステップ１３ではステップ１１で作成した解析モデルに対して時刻ｔにおける電子回路解析を実行する。

次に、ステップ１４において、ステップ１１で作成した解析モデルがビヘイビアモデルであるかどうかが判定される。ステップ１１で、解析モデルがビヘイビアモデルではないと判断された場合には、処理はステップ２１に進む、
一方、ステップ１４でステップ１１で作成した解析モデルがビヘイビアモデルであると判定されると、ビヘイビアモデル動作条件検出部７において動作条件検出回路１７の電流計１７Ａ及び電圧計１７Ｂ（図５参照）で測定された電圧及び電流から出力抵抗値Routを算出する（ステップ１５）。

続くステップ１６では、演算された出力抵抗値Routが、ビヘイビアモデルに定義されているドライバ素子のＶ−Ｉ特性上にあるかどうかが判断される（図７参照）。このステップ１６で否定判断（ＮＯ）がされた場合、前記のように精度判定対象外であるため、処理はステップ１３に戻る。

これに対し、ステップ１６で肯定判断（ＹＥＳ）がされると、処理はステップ１７に進み、精度情報が存在するかどうかが判断される。精度情報があると判断された場合には、解析精度算出部９Ａにおいて精度情報を算出する。一方、精度情報がないと判断された場合には、解析精度予測部１０において最大予想誤差から精度情報を算出する。この精度情報は、ステップ２０において精度情報記憶部１１に記憶される。

ステップ２１では、時刻ｔを解析ステップ時間進める。そして、続くステップ２２では、ステップ２１で求められた時刻ｔが解析終了時刻を越えているかどうかが判定される。ステップ２２で、解析終了時刻を越えていないと判断された場合は、処理はステップ１３に戻り、ステップ１４〜２１の処理を繰り返し実施する。

一方、ステップ２２でステップ２１で求められた時刻ｔが解析終了時刻を越えたと判断されると、処理はステップ２３に進み、解析精度判定部１３Ｂにおいて解析精度が精度判定条件を満たしているかどうかが判断される。

ステップ２３で解析精度が精度判定条件を満たしていると判断された場合には、ステップ２４で解析精度表示部１３Ａによりこの解析精度判定結果が表示される。一方、ステップ２３で解析精度が精度判定条件を満たしていないと判断された場合には、ステップ２５に進み、推奨条件算出部９Ｂにおいて推奨ビヘイビアモデル作成条件が算出され、この推奨ビヘイビアモデル作成条件はステップ２４において推奨条件表示部１３Ｃで表示される。

上記の一連の処理を実施することにより、精度判定条件或いは推奨ビヘイビアモデル作成条件が解析精度表示部１３Ａ或いは推奨条件表示部１３Ｃにより表示されるため、ビヘイビアモデルを用いて回路解析した際に必要となる解析精度で解析が行われているかが容易に分かり、誤った解析を行うことを防ぐことができる。

また、解析精度が分かることで、従来ＬＳＩ設計モデルで解析を行っていたものにもビヘイビアモデルでの解析を適用することが可能となり、解析時間を短縮することができる。更に、推奨となるビヘイビアモデル作成条件が表示されることで、シミュレーションに関して深い知識のない設計者でもモデル作成元（ＬＳＩベンダ）にモデル作成依頼が可能となる。

Claims (12)

1. 素子モデルの特定条件での動作結果を記述したビヘイビアモデルを入力として解析を行う電子回路解析装置において、
   前記ビヘイビアモデルの各動作条件別の精度情報が格納された動作条件別精度情報記憶手段と、
   解析実行中における前記ビヘイビアモデルの動作条件を検出する動作条件検出手段と、
   該動作条件検出手段から得られた動作条件と、前記動作条件別精度情報記憶手段から得られる前記精度情報から解析精度を算出する解析精度算出手段と、
   前記解析精度算出手段で算出された前記解析精度の良否を判定する解析精度判定手段と、
   該解析精度判定手段で判定した結果を表示する解析精度表示手段と、
   前記解析精度判定手段において解析精度が出ていないと判定された場合、前記解析精度判定手段で良と判定されるために必要となる推奨条件を算出しこれを表示する推奨条件算出手段とを備えることを特徴とする電子回路解析装置。
2. 前記解析精度判定手段において解析精度が出ていないと判定された場合で、かつビヘイビアモデルを作成可能な場合は、解析精度が高くなるビヘイビアモデルを自動作成するビヘイビアモデル自動作成手段を具備することを特徴とする請求項１記載の電子回路解析装置。
3. 前記解析精度判定手段において解析精度が出ていないと判定された場合でかつ前記ビヘイビアモデルに精度情報がない場合、発生するであると考えられる最大誤差から保証される解析精度を算出する解析精度予測手段を具備することを特徴とする請求項１記載の電子回路解析装置。
4. 前記動作条件検出手段は、前記ビヘイビアモデルの精度算出に出力抵抗の変化を用いることを特徴とする請求項１記載の電子回路解析装置。
5. 素子モデルの特定条件での動作結果を記述したビヘイビアモデルを入力として、動作条件検出手段、解析精度算出手段、解析精度判定手段、解析精度表示手段、及び推奨条件算出手段を有するコンピュータが解析を行う電子回路解析方法であって、
   前記動作条件検出手段が、解析実行中における前記ビヘイビアモデルの動作条件を検出するステップと、
   前記解析精度算出手段が、検出された該動作条件と、前記ビヘイビアモデルの各動作条件別の精度情報から解析精度を算出するステップと、
   前記解析精度判定手段が、算出された該解析精度の良否を判定するステップと、
   前記解析精度表示手段が、前記解析精度判定手段で判定した判定結果を表示するステップと、
   前記推奨条件算出手段が、前記判定結果において解析精度が出ていないと判定された場合、前記判定結果が良と判定されるために必要となる推奨条件を算出しこれを表示するステップとを有することを特徴とする電子回路解析方法。
6. 前記コンピュータはビヘイビアモデル自動作成手段を有し、
   前記ビヘイビアモデル自動作成手段が、前記判定結果において解析精度が出ていないと判定された場合で、かつビヘイビアモデルを作成可能な場合に、解析精度が高くなるビヘイビアモデルを自動作成するステップを有することを特徴とする請求項５記載の電子回路解析方法。
7. 前記コンピュータは解析精度予測手段を有し、
   前記解析精度予測手段が、前記判定結果において解析精度が出ていないと判定された場合で、かつ前記ビヘイビアモデルに精度情報がない場合に、発生するであると考えられる最大誤差から保証される解析精度を算出することにより解析精度予測を行うステップを有することを特徴とする請求項５記載の電子回路解析方法。
8. 前記動作条件検出手段が、前記動作条件を検出する際、前記ビヘイビアモデルの精度算出に出力抵抗の変化を用いることを特徴とする請求項５記載の電子回路解析方法。
9. コンピュータに、
   素子モデルの特定条件での動作結果を記述したビヘイビアモデルを入力とした解析処理をコンピュータに実行させるための電子回路解析プログラムにおいて、
   解析実行中における前記ビヘイビアモデルの動作条件を検出するステップと、
   検出された該動作条件と、前記ビヘイビアモデルの各動作条件別の精度情報から解析精度を算出するステップと、
   算出された該解析精度の良否を判定し、その判定結果を表示するステップと、
   前記判定結果において解析精度が出ていないと判定された場合、前記判定結果が良と判定されるために必要となる推奨条件を算出しこれを表示するステップとを実行させることを特徴とする電子回路解析プログラム。
10. 前記判定結果において解析精度が出ていないと判定された場合で、かつビヘイビアモデルを作成可能な場合は、解析精度が高くなるビヘイビアモデルを自動作成するステップを更に有することを特徴とする請求項９記載の電子回路解析プログラム。
11. 前記判定結果において解析精度が出ていないと判定された場合で、かつ前記ビヘイビアモデルに精度情報がない場合、発生するであると考えられる最大誤差から保証される解析精度を算出することにより解析精度予測を行うステップを更に有することを特徴とする請求項９記載の電子回路解析プログラム。
12. 前記動作条件を検出する際、前記ビヘイビアモデルの精度算出に出力抵抗の変化を用いることを特徴とする請求項９記載の電子回路解析プログラム。

Images