JP2007011677A - 電子回路解析プログラム、方法及び装置 - Google Patents
電子回路解析プログラム、方法及び装置 Download PDFInfo
- Publication number
- JP2007011677A JP2007011677A JP2005191544A JP2005191544A JP2007011677A JP 2007011677 A JP2007011677 A JP 2007011677A JP 2005191544 A JP2005191544 A JP 2005191544A JP 2005191544 A JP2005191544 A JP 2005191544A JP 2007011677 A JP2007011677 A JP 2007011677A
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- electronic circuit
- change
- element model
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 設計変更対象回路検出部30で電子回路を記述した素子モデルを含む回路情報を入力して変更された素子モデルを使用している電子回路を検出し、判定部34で変更前の素子モデルと変更後の素子モデルの特性を比較して解析要否判断部46で波形解析の要否を判断し、必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる。更に、判定要否判断部50により変更後の素子モデルの波形解析不要を判定した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させる。
【選択図】 図1
Description
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を実行させることを特徴とする。
回路情報入力ステップは、変更前の素子モデルを使用している電子回路の波形解析結果を入力し、
解析要否判断ステップは、波形解析の必要なしと判定した場合、変更前の素子モデルと変更後の素子モデルの特性が所定の許容範囲を外れた場合に、変更前の素子モデルについての解析波形の再判定の必要性を出力し、
判定結果処理ステップは、判定ステップから出力された再判定の必要性に応じて対応する電子回路の解析波形を表示する。
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を備えたことを特徴とする。
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力記憶部10と、
回路情報から変更された素子モデルを使用している電子回路を検出する設計変更対象回路検出部30と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部46と、
解析要否判断部46による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部52と、
解析要否判断部46で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部50と、
を備えたことを特徴とする。
(1)解析条件
(2)レイアウトデータ
(3)素子モデルデータ
(4)パラメータデータ
が格納されている。
(A)特性に関するパラメータ
(B)判定に関するパラメータ
で構成されている。
(1)電源電圧
(2)入出力容量
(3)プルアップの電圧電流特性
(4)プルダウンの電圧電流特性
(5)グランドクランプの電圧電流特性
(6)パワークランプの電圧電流特性
(7)素子の立ち上がり時間
(8)素子の立ち下がり時間
(9)負荷抵抗
(10)タイミング測定電圧
から構成されている。
(1)クロックが入力されてからデータが出力されるまでの時間の最小値
(2)クロックが入力されてからデータが出力されるまでの時間の最大値
が設定されている。
(A)特性に関するパラメータ
(B)判定に関するパラメータ
の2つから構成される。
(1)電源電圧
(2)入出力容量
(3)グランドクランプの電圧電流特性
(4)パワークランプの電圧電流特性
で構成される。
(1)スレッショルド電圧low側
(2)スレッショルド電圧
(3)スレッショルド電圧high側
(4)オーバーシュート電圧
(5)アンダーシュート電圧
(6)セットアップ時間
(7)ホールド時間
で構成されている。
このような類似度の算出を行うことで、誤差が大きいほど類似度が小さくなる数値を求めることができる。
(1)全波形データの振幅範囲で最大値Vmaxと最小値Vminを求める。
(2)各時間における類似度を、各時間tにおける電圧値V1に対して、前後Δt時間の範囲にある比較対照波形の電圧値V2(t2)との絶対値誤差の最小値から算出する。
(t−Δt)≦t2≦(t+Δt)
(式2)
(1)全波形データの振幅範囲の最大値Vmaxと最小大値Vminを求める。
(2)各時間における類似度を、各時間tにおける電圧値V1に対して、前後Δt時間の範囲にある比較対照波形の電圧値V2(t2)との絶対値誤差の最小値から算出する。
(t−Δt)≦t2≦(t+Δt)
(式3)
(1)1Hz〜10MHz
(2)10MHz〜100MHz
(3)100MHz〜300MHz
の3つの帯域に分けている。
(2)回路内の全ての素子に対し電圧誤差の最大値の総和をとった値が100mV以内に収まっていること。
(3)回路内の全ての素子で許容時間が100ps以内に収まっていること。
(4)回路内の全ての素子に対し許容時間の最大値の総和をとった値が1000ps以内に収まっていること。
(1)1Hz〜10MHzの周波数範囲で類似度90%以上
(2)10MHz〜100MHzの周波数範囲で類似度95%以上
(3)100MHz〜300MHzの周波数範囲で類似度99%以上
を、波形解析を不要とする判定閾値として設定している。
(付記)
(付記1)
コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を実行させることを特徴とする電子回路解析プログラム。(1)
付記1記載の電子回路解析プログラムに於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを実行させることを特徴とする電子回路解析プログラム。(2)
付記1記載の電子回路解析プログラムに於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析プログラム。(3)
付記3記載の電子回路解析プログラムに於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析プログラム。(4)
付記1記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。(5)
付記1記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。(6)
付記2記載の電子回路解析プログラムに於いて、前記判定要否判断ステップは、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析プログラム。(7)
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を備えたことを特徴とする電子回路解析方法。(8)
付記8記載の電子回路解析方法に於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを備えたことを特徴とする電子回路解析方法。(9)
付記8記載の電子回路解析方法に於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析方法。
付記10記載の電子回路解析方法に於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析方法。
付記8記載の電子回路解析方法に於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析方法。
付記8記載の電子回路解析方法に於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析方法。
付記9記載の電子回路解析方法に於いて、前記判定要否判断ステップは、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析方法。
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力部と、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出部と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部と、
前記解析要否判断部による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部と、
前記解析要否判断部で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部と、
を備えたことを特徴とする電子回路解析装置。(10)
付記15記載の電子回路解析装置に於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析装置。
付記16記載の電子回路解析装置に於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析装置。
付記15記載の電子回路解析装置に於いて、前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
付記15記載の電子回路解析装置に於いて、前記解析要否判断部は、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析装置。
付記15記載の電子回路解析装置に於いて、前記判定要否判断部は、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析装置。
12:解析モデル作成部
14:解析部
16: 解析結果判定部
18: 表示部
20:波形解析支援部
22:電子回路情報データベース
24:設計変更素子モデルデータベース
26:変更設計条件データベース
28:既存解析結果データベース
30:設計変更対象回路検出部
32:解析対象回路記憶部
34:判定部
36:特性算出部
38:電圧電流特性算出部
40:過渡特性算出部
42:周波数特性算出部
44:類似度算出部
46:解析要否判断部
48:判定閾値記憶部
50:判定要否判断部
52:判定結果処理部
54:波形解析指示部
56:波形判定指示部
58:プリント回路基板
60,62:LSI
64,64−1〜64−5,64−20,64−30:ドライバ
66,66−1〜66−2,66−20,66−40:
68:ドライバ素子モデル
70:レシーバ素子モデル
72,76:パッケージ等価回路モデル
74:伝送路等価回路モデル
78,84,86,92:抵抗成分
80,90:キャパシタ成分
82,88:インダクタンス成分
94:ドライバ電圧電流特性モデル
96:レシーバ電圧電流特性モデル
112:S12通過特性
114:S11反射特性
128:電圧電流特性閾値テーブル
130:過渡特性閾値テーブル
132:周波数特性閾値テーブル
Claims (10)
- コンピュータに、
電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を実行させることを特徴とする電子回路解析プログラム。
- 請求項1記載の電子回路解析プログラムに於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを実行させることを特徴とする電子回路解析プログラム。
- 請求項1記載の電子回路解析プログラムに於いて、前記電子回路は、基板に実装された集積回路のドライバ素子、前記ドライバ素子の出力を接続した前記回路基板上の伝送路、及び前記伝送路を入力接続した別の集積回路のレシーバ素子で構成される伝送回路であることを特徴とする電子回路解析プログラム。
- 請求項3記載の電子回路解析プログラムに於いて、前記電子回路の素子モデルは、ドライバ素子モデル、伝送路等価回路モデル、レシーバ素子モデル、集積回路のパッケージ等価回路モデルを含むこと特徴とする電子回路解析プログラム。
- 請求項1記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の類似度を算出し、全ての特性の類似度が所定の閾値以上の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の類似度が前記閾値未満の場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。
- 請求項1記載の電子回路解析プログラムに於いて、前記解析要否判断ステップは、変更前の素子モデルと変更後の素子モデルの特性として、電圧電流特性、過渡特性及び周波数特性を算出すると共にそれぞれの特性の誤差を算出し、全ての特性の誤差が所定の閾値以下の場合に波形解析の必要性の無しを判定し、少なくとも何れか1つの特性の誤差が前記閾値を越える場合に波形解析の必要性の有りを判定することを特徴とする電子回路解析プログラム。
- 請求項2記載の電子回路解析プログラムに於いて、前記判定要否判断ステップは、前記変更後の素子モデルの設計要求条件が変更前に対し厳しくなった場合に、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させることを特徴とする電子回路解析プログラム。
- 電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力ステップと、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出ステップと、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断ステップと、
前記波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理ステップと、
を備えたことを特徴とする電子回路解析方法。
- 請求項8記載の電子回路解析方法に於いて、更に、前記解析要否判断ステップで波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断ステップを備えたことを特徴とする電子回路解析方法。
- 電子回路を記述した素子モデルを含む回路情報を入力する回路情報入力部と、
前記回路情報から変更された素子モデルを使用している電子回路を検出する変更回路検出部と、
変更前の素子モデルと変更後の素子モデルの特性を比較して波形解析の要否を判断する解析要否判断部と、
前記解析要否判断部による波形解析要否の判断結果を表示すると共に、波形解析の必要性を判定した変更後の素子モデルを使用している電子回路の波形解析を指示して実行させる判定結果処理部と、
前記解析要否判断部で波形解析不要を判断した際に、変更後の素子モデルを含む電子回路の設計要求条件が変更前に対し変化していた場合、既存の波形解析結果が変更後の設計要求条件を満たすか否かの良否判定を指示して実行させ、判定結果を表示させる判定要否判断部と、
を備えたことを特徴とする電子回路解析装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005191544A JP4600823B2 (ja) | 2005-06-30 | 2005-06-30 | 電子回路解析プログラム、方法及び装置 |
US11/259,273 US7395519B2 (en) | 2005-06-30 | 2005-10-27 | Electronic-circuit analysis program, method, and apparatus for waveform analysis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005191544A JP4600823B2 (ja) | 2005-06-30 | 2005-06-30 | 電子回路解析プログラム、方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007011677A true JP2007011677A (ja) | 2007-01-18 |
JP4600823B2 JP4600823B2 (ja) | 2010-12-22 |
Family
ID=37591327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005191544A Expired - Fee Related JP4600823B2 (ja) | 2005-06-30 | 2005-06-30 | 電子回路解析プログラム、方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7395519B2 (ja) |
JP (1) | JP4600823B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041548A (ja) * | 2011-08-19 | 2013-02-28 | Fujitsu Ltd | シミュレーション装置、シミュレーションプログラムおよびシミュレーション方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4553852B2 (ja) * | 2006-02-08 | 2010-09-29 | 富士通株式会社 | Ibis補正ツール、ibis補正方法および波形シミュレーション装置 |
JP2007226567A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | 回路シミュレータおよび回路シミュレーションプログラム |
KR101478554B1 (ko) * | 2008-10-02 | 2015-01-06 | 삼성전자 주식회사 | 오버 슈트 전압의 산출 방법 및 그를 이용한 게이트 절연막열화분석방법 |
US8782577B2 (en) * | 2010-07-24 | 2014-07-15 | Cadence Design Systems, Inc. | Method, apparatus, and article of manufacture for providing in situ, customizable information in designing electronic circuits with electrical awareness |
US8762914B2 (en) | 2010-07-24 | 2014-06-24 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for constraint verification for implementing electronic circuit designs with electrical awareness |
JP2012150718A (ja) * | 2011-01-20 | 2012-08-09 | Elpida Memory Inc | Ibisシミュレーションモデルの抽出方法 |
US10140403B2 (en) * | 2012-12-01 | 2018-11-27 | Synopsys Inc. | Managing model checks of sequential designs |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0954787A (ja) * | 1995-08-17 | 1997-02-25 | Fujitsu Ltd | 回路シミュレーション装置 |
JP2001282874A (ja) * | 2000-03-31 | 2001-10-12 | Ricoh Co Ltd | 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5508937A (en) * | 1993-04-16 | 1996-04-16 | International Business Machines Corporation | Incremental timing analysis |
US5880967A (en) * | 1995-05-01 | 1999-03-09 | Synopsys, Inc. | Minimization of circuit delay and power through transistor sizing |
US5751593A (en) * | 1996-04-10 | 1998-05-12 | Motorola, Inc. | Accurate delay prediction based on multi-model analysis |
JPH1021267A (ja) | 1996-06-28 | 1998-01-23 | Hitachi Ltd | 回路設計支援方法、および、回路設計支援システム |
US6041170A (en) * | 1997-07-31 | 2000-03-21 | Lucent Technologies, Inc. | Apparatus and method for analyzing passive circuits using reduced-order modeling of large linear subcircuits |
US6374204B1 (en) * | 1998-02-18 | 2002-04-16 | Hughes Electronics Corporation | Transistor amplifier model and circuit analysis methods |
US6230302B1 (en) * | 1998-07-20 | 2001-05-08 | International Business Machines Corporation | Method and system for performing timing analysis on an integrated circuit design |
US6493853B1 (en) * | 1999-07-15 | 2002-12-10 | Texas Instruments Incorporated | Cell-based noise characterization and evaluation |
JP2002032424A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 回路解析装置、回路解析方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6718523B2 (en) * | 2001-07-05 | 2004-04-06 | International Business Machines Corporation | Reduced pessimism clock gating tests for a timing analysis tool |
US6834379B2 (en) * | 2002-10-30 | 2004-12-21 | Broadcom Corporation | Timing path detailer |
-
2005
- 2005-06-30 JP JP2005191544A patent/JP4600823B2/ja not_active Expired - Fee Related
- 2005-10-27 US US11/259,273 patent/US7395519B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0954787A (ja) * | 1995-08-17 | 1997-02-25 | Fujitsu Ltd | 回路シミュレーション装置 |
JP2001282874A (ja) * | 2000-03-31 | 2001-10-12 | Ricoh Co Ltd | 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041548A (ja) * | 2011-08-19 | 2013-02-28 | Fujitsu Ltd | シミュレーション装置、シミュレーションプログラムおよびシミュレーション方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4600823B2 (ja) | 2010-12-22 |
US20070006104A1 (en) | 2007-01-04 |
US7395519B2 (en) | 2008-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4600823B2 (ja) | 電子回路解析プログラム、方法及び装置 | |
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
US7086018B2 (en) | Electronic circuit design method, simulation apparatus and computer-readable storage medium | |
US20150143308A1 (en) | Simulation system and method for testing a simulation of a device against one or more violation rules | |
US7280953B2 (en) | Noise countermeasure determination method and apparatus and storage medium | |
US6898746B2 (en) | Method of and apparatus for testing a serial differential/mixed signal device | |
KR20220157428A (ko) | 전기회로 설계 검사 시스템 및 방법 | |
US11609267B2 (en) | Immunity evaluation system and immunity evaluation method | |
US7065480B2 (en) | Noise countermeasure determination method and apparatus and storage medium | |
US9830420B2 (en) | Support device, design support method, and program | |
US6385762B1 (en) | Data reduction using rank-of-ranks methodology | |
CN114755552A (zh) | 半导体器件测试方法及装置、电子设备、存储介质 | |
JP5098852B2 (ja) | 電子回路解析装置 | |
JP2008071204A (ja) | 半導体チップを含む装置の設計方法、設計支援システム及びプログラム | |
JP4417084B2 (ja) | アナログ回路の故障検出シミュレーションシステム | |
US20020156607A1 (en) | Method of and apparatus for automatically correcting device model, and computer product | |
US20030158616A1 (en) | Program conversion system | |
JPH06309420A (ja) | 放射ノイズのシミュレーション方法 | |
CN111983338A (zh) | 测试方法及测试系统 | |
JP4524322B2 (ja) | 電子回路解析装置及び電子回路解析方法及び電子回路解析プログラム | |
JP2004287609A (ja) | 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム | |
TW200538001A (en) | System and method for verifying space of the pcb layout nets | |
US20060036423A1 (en) | Electronic circuit analyzing apparatus, electronic circuit analyzing method, and electronic circuit analyzing program | |
JP2006221375A (ja) | 電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体 | |
JPH09305649A (ja) | 論理シミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |