TWI833602B - 測試裝置以及測試方法 - Google Patents
測試裝置以及測試方法 Download PDFInfo
- Publication number
- TWI833602B TWI833602B TW112109018A TW112109018A TWI833602B TW I833602 B TWI833602 B TW I833602B TW 112109018 A TW112109018 A TW 112109018A TW 112109018 A TW112109018 A TW 112109018A TW I833602 B TWI833602 B TW I833602B
- Authority
- TW
- Taiwan
- Prior art keywords
- application platform
- test
- controller
- circuit
- under test
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 181
- 238000013500 data storage Methods 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000001568 sexual effect Effects 0.000 claims 1
- 238000010998 test method Methods 0.000 claims 1
- 101100494367 Mus musculus C1galt1 gene Proteins 0.000 description 28
- 101150035415 PLT1 gene Proteins 0.000 description 28
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 21
- 101150091805 DUT1 gene Proteins 0.000 description 21
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本發明係提出一種測試裝置以及測試方法。測試裝置包括控制器以及資料儲存器。控制器透過輸入介面以接收應用平台分別發送的多個操作命令順序。資料儲存器儲存各應用平台所對應的多個電路資訊以及各應用平台所對應的各操作命令順序。控制器在測試期間,透過輸出介面與至少一受測裝置進行連接,控制器根據各應用平台所對應的各電路資訊以及各應用平台所對應的各操作命令順序對至少一受測裝置執行測試動作。
Description
本發明是有關於一種測試裝置以及測試方法,且特別是有關於一種對應多種應用平台的測試裝置以及測試方法。
在製程微縮持續進展的世代,透過習知技術以透過大型的專業測試機台對晶片進行測試,無法排除晶片應用在各種應用平台中所可能產生的相關問題。
舉例來說明,透過習知的大型的專業測試機台完成測試的晶片,應用在第一應用平台可正常工作,但應用在第二應用平台卻可能發生問題。因此,產品測試人員需要將晶片實際設置在不同的應用平台上,才能得知晶片可否正常工作。
而隨著市面上的產品種類越來越多,產品測試人員需要收集市面上的應用平台也越來越多。同時,考慮到應用平台的生命週期較短及耐用性短的各種可能性,需要做備品的準備,造成應用平台占用的空間變大,甚至無法做有效的管理,導致設備設置的成本增加,降低測試工作效率。
本發明提供一種用於多種應用平台的測試裝置以及測試方法,可對應多種應用平台來針對受測裝置執行測試動作。
本發明的測試裝置包括控制器以及資料儲存器。控制器透過輸入介面與多個應用平台進行連接。控制器透過輸入介面以接收應用平台分別發送的多個操作命令順序。資料儲存器儲存各應用平台所對應的多個電路資訊以及各應用平台所對應的各操作命令順序。其中,控制器在測試期間,透過輸出介面與至少一受測裝置進行連接,控制器根據對應各應用平台的各電路資訊以及各應用平台所對應的各操作命令順序對至少一受測裝置執行測試動作。
本發明的測試方法包括:透過輸入介面與多個應用平台進行連接;透過輸入介面以接收應用平台分別發送的多個操作命令順序;儲存各應用平台所對應的多個電路資訊以及各應用平台所對應的各操作命令順序;在測試期間,透過輸出介面與至少一受測裝置進行連接;以及,根據各應用平台所對應的各電路資訊以及各應用平台所對應的各操作命令順序對至少一受測裝置執行測試動作。
基於上述,本發明的測試裝置係透過記錄多個應用平台的操作命令順序以及電路資訊,並根據各應用平台所對應的操作命令順序以及各應用平台所對應的電路資訊來模擬對應的各個應用平台以對一個或多個受測裝置執行測試動作。如此一來,測試裝置可有效的針對受測裝置在各種應用平台中的操作狀態進行測試,提升測試效率,並大幅降低測試成本。
請參照圖1,圖1繪示本發明一實施例的測試裝置的示意圖。測試裝置100包括控制器110、資料儲存器120、輸入介面130以及輸出介面140。控制器110耦接至資料儲存器120、輸入介面130以及輸出介面140。
在本實施例中,在設定模式下,控制器110可透過輸入介面130與多個應用平台PLT1~PLTM進行連接。控制器110可透過輸入介面130以接收應用平台PLT1~PLTM所分別發送的多個操作命令順序。並將所接收到的操作命令順序儲存在資料儲存器120中。
在此請注意,控制器110可透過輸入介面130逐一的與應用平台PLT1~PLTM進行連接。並逐一的接收應用平台PLT1~PLTM所發送的操作命令順序。控制器110並將對應各個應用平台PLT1~PLTM的操作命令順序儲存在資料儲存器120中。
在另一方面,資料儲存器120並用以儲存對應各個應用平台PLT1~PLTM的多個電路資訊。在本發明實施例中,設計者可將各個應用平台PLT1~PLTM的電路網表(netlist)輸入至測試裝置100中。控制器110可透過解析各個應用平台PLT1~PLTM的電路網表來獲得對應各個應用平台PLT1~PLTM的電路中,寄生元件所產生的寄生效應。
此外,電路資訊包括各應用平台的電路走線資訊、元件配置位置資訊以及各應用平台中的多層電路板間的介電系數。上述的寄生效應還可能肇因於各個應用平台PLT1~PLTM中,電路走線的狀態、各個元件配置的位置以及各個應用平台PLT1~PLTM所具有的印刷電路板間所具有的介電層的介電係數。在本發明實施例中,設計者並可攝取各個應用平台PLT1~PLTM的電路板的多個影像,並將上述的影像傳送至控制器110中。控制器110可透過解析各個應用平台PLT1~PLTM的電路板的影像,來進一步獲知對應各個應用平台PLT1~PLTM的電路中的走線狀態、元件位置以及電路板間所具有的介電層的介電係數,進一步獲得各個應用平台PLT1~PLTM的電路資訊。
在設定模式下,當控制器110將所有的應用平台PLT1~PLTM的電路資訊都記錄在資料儲存器120後,測試裝置100可進入測試模式。在測試模式下,測試裝置100可解除與應用平台PLT1~PLTM的任一者間的連接關係。測試裝置100並可透過輸出介面140來與一個或多個的受測裝置DUT1~DUTN進行連接。
值得注意的,在測試模式下,測試裝置100可透過輸出介面140同時與多個受測裝置DUT1~DUTN進行連接,並同步針對多個受測裝置DUT1~DUTN進行測試動作。其中,在測試期間,控制器110可由資料儲存器120中,逐一讀取對應各個應用平台PLT1~PLTM的電路資訊以及操作命令順序,並根據對應各應用平台PLT1~PLTM的各電路資訊以及各操作命令順序以產生測試信號組以針對受測裝置DUT1~DUTN進行測試動作。在細節上,測試工程試可提供測試程式至控制器110,控制器110可透過執行測試程式,並根據對應各應用平台PLT1~PLTM的各電路資訊以及各操作命令順序以產生測試信號組,並透過輸出介面140以傳輸測試信號組至受測裝置DUT1~DUTN,以同步完成一個或多個受測裝置DUT1~DUTN的測試動作。
在本實施例中,控制器110可根據對應各應用平台PLT1~PLTM的電路資訊來計算出其中的寄生效應,並根據對應各應用平台PLT1~PLTM的寄生效應來進行測試信號組的信號時序的調整動作。如此一來,測試裝置100可有效模擬出各應用平台PLT1~PLTM的操作命令的傳輸狀態,再根據各應用平台PLT1~PLTM的操作命令順序來透過測試信號組對受測裝置DUT1~DUTN進行測試。
由上述說明可以得知,本發明實施例的測試裝置100可接收多個應用平台PLT1~PLTM的操作命令順序以及電路資訊,並根據上述的操作命令順序以及電路資訊來分別且依序的模擬成多個應用平台PLT1~PLTM,並發送測試信號組以完成受測裝置DUT1~DUTN的測試動作。如此一來,測試裝置100可快速的執行受測裝置DUT1~DUTN的應用端的測試動作,有效節省測試動作的成本。
附帶一提的,在本實施例中,受測裝置DUT1~DUTN可以為記憶體,並例如為動態隨機存取記憶體。應用平台則可以為任意需裝載記憶體的電子裝置,沒有特定的限制。
以下請參照圖2,圖2繪示本發明實施例中,測試裝置與應用平台間的連接關係的示意圖。在本發明實施例中,測試裝置另包括轉接板240。其中,轉接板240用以作為測試裝置的輸入介面230以及應用平台PLT的連接媒介。在細節上,轉接板240具有第一端S1以電性連接測試裝置的輸入介面230。轉接板240並具有第二端S2以電性連接置應用平台PLT。轉接板240的第二端S2上的連接端子可對應應用平台PLT的輸出入介面來進行客制化設計,沒有固定的形式。轉接板240的第一端S1上的連接端子則可對應測試裝置的輸入介面230進行定型化的設計。其中,在本實施例中,例如測試裝置的輸入介面230上的傳輸匯流排上具有金手指形式的連接端子231,則轉接板240的第一端S1上的連接端子可對應連接端子231而為金手指形式的另一連接端子241。如此一來,當測試裝置的輸入介面230要與應用平台PLT產生電性連接時,可透過簡單的治具來使連接端子231與241相互對準備並壓合即可。
在本實施例中,在測試裝置中,對應多個應用平台可設置多個轉接板。如此一來,測試裝置的輸入介面230可透過簡單的壓合方式,來逐一的透過轉接板,來與相對應的轉接板進行連接。有效免除利用人力來進行測試裝置與應用平台的連接動作,有效提升測試動作的效率並降低人力成本。
以下請參照圖3,圖3繪示本發明另一實施例的測試裝置的示意圖。測試裝置300包括控制器310、資料儲存器320、輸入介面330、輸出介面340以及多個溫度控制器351~35N。控制器310耦接至資料儲存器320、輸入介面330以及輸出介面340。控制器310並可耦接至溫度控制器351~35N。在本實施例中,溫度控制器351~35N對應受測裝置DUT1~DUTN進行設置。
在本實施例中,在測試期間中,控制器310可透過溫度控制器351~35N來分別調整受測裝置DUT1~DUTN的環境溫度,並根據資料儲存器320中所記錄的對應各個應用平台的電路資訊以及操作命令順序,來透過輸出介面340以傳送測試信號組以對受測裝置DUT1~DUTN進行耐久度的測試。溫度控制器351~35N的每一者可提升或降低對應的受測裝置DUT1~DUTN的每一者的環境溫度,並完成受測裝置DUT1~DUTN在多個環境溫度下的測試動作。
附帶一提的,為了增加測試動作的準確度,在測試期間,控制器310更可針對各應用平台的電路資訊來進行溫度係數的計算,並藉以調整對應受測裝置DUT1~DUTN的環境溫度的測試信號組。具體來說明,當受測裝置DUT1~DUTN的環境溫度為一高測試溫度時,控制器310可針對高測試溫度以針對各應用平台的電路資訊進行補償動作,並模擬出各應用平台在此高測試溫度下所可能產出的操作命令的信號以產生測試信號組。當受測裝置DUT1~DUTN的環境溫度為一低測試溫度時,控制器310可針對低測試溫度以針對各應用平台的電路資訊進行補償動作,並模擬出各應用平台在此低測試溫度下所可能產出的操作命令的信號以產生測試信號組。
上述的高測試溫度可以為大於標準測試溫度(例如攝氏25度)的一測試溫度,上述的低測試溫度可以為小於標準測試溫度的另一測試溫度,沒有固定的限制。
附帶一提的,在本實施例中,控制器310可以為具運算能力的處理器。或者,控制器310可以是透過硬體描述語言(Hardware Description Language, HDL)或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計,並透過現場可程式邏輯門陣列(Field Programmable Gate Array, FPGA)、複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)或是特殊應用積體電路(Application-specific Integrated Circuit, ASIC)的方式來實現的硬體電路。資料儲存器320可以為任意形式的記憶體、硬碟、光碟或固態硬碟等,沒有特定的限制。
此外,輸出介面340以及輸入介面330均可以為任意本領域具通常知識者所熟知的通信介面,沒有特別的限制。
以下請參照圖4,圖4繪示本發明一實施例的測試方式的示意圖。在步驟S410中,測試裝置可透過輸入介面與多個應用平台進行連接。在步驟S420中,測試裝置,在設定模式下,並透過輸入介面以接收應用平台分別發送的多個操作命令順序。接著,在步驟S430中,則儲存各應用平台所對應的多個電路資訊以及各應用平台所對應的各操作命令順序。在完成設定後,在步驟S440中,測試裝置在測試期間,透過輸出介面與至少一受測裝置進行連接。在步驟S450中,測試裝置可根據各應用平台所對應的各電路資訊以及各應用平台所對應的各操作命令順序對至少一受測裝置執行測試動作。
關於上述步驟的動作細節,在前述的多個實施例中已有詳細的說明,在此恕不多贅述。
綜上所述,本發明的測試裝置透過與多個應用平台電性連接,並藉以獲得應用平台發送的操作命令順序。本發明的測試裝置並解析出應用平台的電路資訊。在測試期間,測試裝置根據應用平台的電路資訊以及操作命令順序,來模擬應用平台以產生測試信號組,並對一個或多個的受測裝置執行測試動作。測試裝置可儲存關於多個應用平台的電路資訊以及操作命令順序,並分時模擬多個應用平台以對受測裝置執行多平台的測試動作,有效降低測試動作的複雜度,並減低測試成本。
100、300:測試裝置
110、310:控制器
120、320:資料儲存器
130、230、330:輸入介面
140、340:輸出介面
231、241:連接端子
240:轉接板
351~35N:溫度控制器
DUT1~DUTN:受測裝置
PLT1~PLTM、PLT:應用平台
S1:第一端
S2:第二端
S410~S450:步驟
圖1及圖3係繪示本發明不同實施例的測試裝置示意圖。
圖2繪示本發明實施例中,測試裝置與應用平台間的連接關係的示意圖。
圖4繪示本發明一實施例的測試方式的示意圖。
100:測試裝置
110:控制器
120:資料儲存器
130:輸入介面
140:輸出介面
DUT1~DUTN:受測裝置
PLT1~PLTM:應用平台
Claims (10)
- 一種測試裝置,包括:一控制器,透過一輸入介面與多個應用平台進行連接,該控制器透過該輸入介面以接收各該應用平台分別發送的多個操作命令順序;以及一資料儲存器,儲存各該應用平台所對應的多個電路資訊以及各該應用平台所對應的各該操作命令順序,其中,該控制器在一測試期間,透過一輸出介面與至少一受測裝置進行連接,該控制器根據各該應用平台所對應的各該電路資訊以及各該應用平台所對應的各該操作命令順序對該至少一受測裝置執行一測試動作,其中各該應用平台的各該電路資訊包括各該應用平台的電路走線資訊、元件配置位置資訊以及各該應用平台中的多層電路板間的介電系數。
- 如請求項1所述的測試裝置,其中該控制器接收各該應用平台的電路網表,並解析各該應用平台的電路網表來產生各該應用平台的各該電路資訊。
- 如請求項1所述的測試裝置,其中該控制器該根據對應各該應用平台的各該電路資訊以及各該應用平台所對應的各該操作命令順序以產生一測試信號組以針對該至少一受測裝置進行測試動作。
- 如請求項1所述的測試裝置,更包括: 至少一溫度控制器,耦接至該控制器,該至少一溫度控制器對應該至少一受測裝置,用以控制該至少一受測裝置的環境溫度。
- 如請求項1所述的測試裝置,其中該至少一受測裝置為記憶體。
- 如請求項1所述的測試裝置,更包括:多個轉接板,分別用以連接各該應用平台其中,該輸入介面具有一傳輸匯流排以與各該轉接板透過壓合來產生電性連接。
- 一種測試方法,包括:透過一輸入介面與多個應用平台進行連接;透過該輸入介面以接收各該應用平台所發送的多個操作命令順序;儲存各該應用平台所對應的多個電路資訊以及各該應用平台所對應的各該操作命令順序;在一測試期間,透過一輸出介面與至少一受測裝置進行連接;以及根據各該應用平台所對應的各該電路資訊以及各該應用平台所對應的各該操作命令順序對該至少一受測裝置執行一測試動作,其中各該應用平台的各該電路資訊包括各該應用平台的電路走線資訊、元件配置位置資訊以及各該應用平台中的多層電路板間的介電系數。
- 如請求項7所述的測試方法,更包括:接收各該應用平台的電路網表,並解析各該應用平台的電路網表來產生各該應用平台的各該電路資訊。
- 如請求項7所述的測試方法,其中根據各該應用平台所對應的各該電路資訊以及各該應用平台所對應的各該操作命令順序對該至少一受測裝置執行該測試動作的步驟包括:根據各該應用平台所對應的各該電路資訊以及各該應用平台所對應的各該操作命令順序以產生一測試信號組以針對該至少一受測裝置進行測試動作。
- 如請求項7所述的測試方法,更包括:設置至少一溫度控制器以對應該至少一受測裝置;以及提供該至少一溫度控制器以控制該至少一受測裝置的環境溫度。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112109018A TWI833602B (zh) | 2023-03-10 | 2023-03-10 | 測試裝置以及測試方法 |
CN202310472049.6A CN118625092A (zh) | 2023-03-10 | 2023-04-27 | 测试装置以及测试方法 |
US18/317,100 US20240302428A1 (en) | 2023-03-10 | 2023-05-15 | Testing device and testing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112109018A TWI833602B (zh) | 2023-03-10 | 2023-03-10 | 測試裝置以及測試方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI833602B true TWI833602B (zh) | 2024-02-21 |
TW202437035A TW202437035A (zh) | 2024-09-16 |
Family
ID=90825067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112109018A TWI833602B (zh) | 2023-03-10 | 2023-03-10 | 測試裝置以及測試方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240302428A1 (zh) |
CN (1) | CN118625092A (zh) |
TW (1) | TWI833602B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140229666A1 (en) * | 2013-02-08 | 2014-08-14 | Theodore Z. Schoenborn | Memory subsystem i/o performance based on in-system empirical testing |
TWI546692B (zh) * | 2011-10-27 | 2016-08-21 | 電子戰協會公司 | 包括與已知電路板資訊有關之電路測試及驗證等特徵的裝置鑑別之系統及方法 |
CN115048312A (zh) * | 2022-06-30 | 2022-09-13 | 东风汽车集团股份有限公司 | 一种基于协议集的仿真平台和芯片通用验证方法 |
CN115684895A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计测试方法、测试平台及其生成方法及装置 |
CN115684896A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计测试方法、测试平台及其生成方法及装置 |
-
2023
- 2023-03-10 TW TW112109018A patent/TWI833602B/zh active
- 2023-04-27 CN CN202310472049.6A patent/CN118625092A/zh active Pending
- 2023-05-15 US US18/317,100 patent/US20240302428A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI546692B (zh) * | 2011-10-27 | 2016-08-21 | 電子戰協會公司 | 包括與已知電路板資訊有關之電路測試及驗證等特徵的裝置鑑別之系統及方法 |
US20140229666A1 (en) * | 2013-02-08 | 2014-08-14 | Theodore Z. Schoenborn | Memory subsystem i/o performance based on in-system empirical testing |
CN115048312A (zh) * | 2022-06-30 | 2022-09-13 | 东风汽车集团股份有限公司 | 一种基于协议集的仿真平台和芯片通用验证方法 |
CN115684895A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计测试方法、测试平台及其生成方法及装置 |
CN115684896A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计测试方法、测试平台及其生成方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20240302428A1 (en) | 2024-09-12 |
CN118625092A (zh) | 2024-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW567329B (en) | Auto system-level test apparatus and method | |
KR20010110048A (ko) | 칩 설계 검증 및 테스트 장치 및 방법 | |
CN101932943B (zh) | 半导体器件测试系统 | |
US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
JPH02171668A (ja) | 電子素子のテスト方法 | |
US7511507B2 (en) | Integrated circuit and circuit board | |
CN112597719A (zh) | 数据网络设计验证方法、装置以及验证设备 | |
US10684930B2 (en) | Functional testing of high-speed serial links | |
US20080030203A1 (en) | System and Method for Utilizing an Automatic Circuit Tester System having Multiple Automatic Circuit Tester Platforms | |
US9506980B2 (en) | Integrated circuit testing architecture | |
TWI833602B (zh) | 測試裝置以及測試方法 | |
US7408362B2 (en) | Electronic package and method for testing the same | |
US7679394B2 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
TW202437035A (zh) | 測試裝置以及測試方法 | |
US8103927B2 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
CN1320368C (zh) | 大规模集成电路检查装置及其方法 | |
CN113438799B (zh) | 老化电路板,老化测试结构及方法 | |
CN112490215B (zh) | 集成电路、芯片以及晶圆的功能测试方法 | |
TW202221345A (zh) | 半導體晶片及其預燒測試方法 | |
US6789239B2 (en) | Program conversion system | |
JPH0252446A (ja) | 集積回路の試験装置 | |
US9013205B2 (en) | Testing apparatus and testing method | |
US20210173994A1 (en) | Method and system for viewing simulation signals of a digital product | |
JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
JP2003307543A (ja) | Lsi検査装置及び検査手法 |