DE19881319C2 - Zeitsteuerungsgenerator - Google Patents

Description

TECHNISCHES GEBIET

Die vorliegende Erfindung bezieht sich auf einen Zeitsteuerungsgenerator bzw. Taktgenerator, der für den Einsatz in einem IC-Halbleiterbauelement-Testgerät (üblicherweise als IC-Tester bezeich­ net) zum Testen eines Halbleiterbauelements wie etwa beispielsweise einer integrierten Halblei­ terschaltung (ICs) geeignet ist. Insbesondere bezieht sich die Erfindung auf eine Verbesserung in einer Taktdatenverarbeitungsschaltung, die in dem Zeitsteuerungsgenerator zum Einsatz kommt.

STAND DER TECHNIK

Bislang werden integrierte Halbleiterschaltungen (im folgenden als ICs bezeichnet) hauptsächlich in zwei Typen unterteilt, von denen einer als Speicher-ICs bezeichnet wird, bei denen jeweils ein Speicherabschnitt der jeweiligen Speicher-ICs dominiert, und der andere Typ als logische ICs bzw. Logik-ICs bezeichnet wird, in denen ein logischer Schaltungsabschnitt (logischer Abschnitt bzw. Logikabschnitt) der jeweiligen Logik-ICs dominiert. Bei den Speicher-ICs besteht eine Tendenz hinsichtlich einer Zunahme der Anzahl Ihrer Stifte bzw. Anschlußkontakte (der Anzahl von Anschlüssen) entsprechend der in den letzten Jahren vergrößerten Speicherkapazität.

Da sich die Testverfahren von Speicher-ICs und von Logik-ICs erheblich voneinander unterschei­ den, sind ein IC-Tester zum Testen von Speicher-ICs (ein Speichertestsystem) und ein IC-Tester zum Testen von Logik-ICs (ein Logik-Testsystem) jeweils getrennt aufgebaut worden, um Speicher-ICs bzw. Logik-ICs unter Verwendung dieser jeweiligen IC-Tester zu testen.

Fig. 4 stellt ein Blockschaltbild dar, in dem der allgemeine Aufbau eines Beispiels des herkömmli­ chen, zum Testen eines Speicher-ICs dienenden IC-Testers (des herkömmlichen Speichertest­ systems) dargestellt ist. Der gezeigte IC-Tester TES weist eine Hauptsteuereinrichtung 11, einen Mustergenerator 12, einen Zeitsteuerungsgenerator bzw. Taktgenerator 13, eine Wellen- bzw. Signalformungseinrichtung 14, einen Wellenformgenerator 15, einen logischen Vergleicher 18, eine Gruppe von Treibern 16, eine Gruppe von analogen Vergleichern 17, einen Fehleranalyse­ speicher 19 und eine Bauelementenergiequelle bzw. Bauelementspannungsversorgung PS auf.

Die Hauptsteuereinrichtung 11 ist im allgemeinen durch ein Computersystem gebildet und steuert im wesentlichen den Mustergenerator 12 und den Zeitsteuerungsgenerator 13 in Übereinstim­ mung mit einem Testprogramm PM, das durch einen Benutzer erzeugt worden ist.

Bevor ein Testen von ICs begonnen wird, werden unterschiedliche Arten von Daten in dem IC- Tester durch die Hauptsteuereinrichtung 11 eingestellt. Die Hauptsteuereinrichtung 11 überträgt beispielsweise Musterinformationen zu dem Mustergenerator 12, damit die Informationen in einem für Muster vorgesehenen Speicher (nicht gezeigt) gespeichert werden, der in dem Mustergenerator 12 vorhanden ist. Zusätzlich überträgt die Hauptsteuereinrichtung 11 zunächst Periodendaten an den Zeitsteuerungsgenerator 13, damit die Daten in einem Periodendatenspei­ cher, der in einem (nicht gezeigten) Periodengenerator vorgesehen ist, der eine der Komponenten darstellt, durch die der Zeitsteuerungsgenerator 13 gebildet ist, und ferner auch in einem Periodendatenspeicher gespeichert werden, der in einer (nicht gezeigten) Taktdatenverarbei­ tungsschaltung vorhanden ist, die eine der Komponenten ist, aus denen der Zeitsteuerungsgene­ rator 13 gebildet ist. Als zweites überträgt die Hauptsteuereinrichtung 11 Taktdaten zu der Taktdatenverarbeitungsschaltung, damit Periodendaten, die zuvor in dem Periodendatenspeicher der Taktdatenverarbeitungsschaltung eingestellt wurden, aus diesem ausgelesen werden, um hierdurch einen arithmetischen und logischen Verarbeitungsvorgang zwischen den ausgelesenen Periodendaten und den Taktdaten auszuführen, wobei das Ergebnis des Verarbeitungsprozesses oder die übertragenen Taktdaten in einem Taktdatenspeicher gespeichert werden, der in einem (nicht gezeigten) Taktgenerator vorhanden ist, der ebenfalls eine der Komponenten ist, aus denen der Zeitsteuerungsgenerator 13 aufgebaut ist. Die Festlegung der hauptsächlichen Daten, die mit der vorliegenden Erfindung zusammenhängen, ist hiermit im wesentlichen abgeschlossen.

Damit solch Festlegungen bzw. Einstellungen der unterschiedlichen Arten der Daten durch die Hauptsteuereinrichtung 11 sequentiell ausgeführt werden, ist es notwendig, daß die Periodenda­ ten mindestens in dem Periodendatenspeicher der Taktdatenverarbeitungsschaltung vor der Festlegung der Taktdaten gesetzt bzw. festgelegt werden.

Nachdem die unterschiedlichen Arten von Daten festgelegt worden sind, wird ein Testvorgang hinsichtlich der ICs begonnen. Zunächst gibt die Hauptsteuereinrichtung 11 einen Teststartbefehl oder ein Kommando an den Mustergenerator 12 ab. Als Ergebnis dessen beginnt der Musterge­ nerator 12 mit der Erzeugung eines Musters. Demzufolge wird derjenige Zeitpunkt, zu dem der Mustergenerator 12 mit der Erzeugung eines Musters beginnt, zu dem Zeitpunkt des Beginns eines Testvorgangs. Der Mustergenerator 12 gibt an die Wellenformungseinrichtung 14 Testmu­ sterdaten PTND ab und legt zur gleichen Zeit Zeitsteuerungseinstellinformationen TS (diese werden auch als Zeitsteuerungseinstelldaten bezeichnet) an den Periodengenerator und den Taktgenerator des Zeitsteuerungsgenerators 13 an.

Mit den Zeitsteuerungseinstellinformationen ist ein Paar aus zwei Informationen gemeint, von denen eine Information zum Auswählen von Periodendaten, die zuvor in dem Periodendatenspei­ cher des Periodengenerators festgelegt worden sind, und die weitere Information zum Auswählen von Taktdaten dient, die vorab in dem Taktdatenspeicher des Taktgenerators festgelegt worden sind. Wie im weiteren Text im einzelnen beschrieben wird, sind in dem Periodendatenspeicher des Periodengenerators Zeitintervalle für Periodendaten festgelegt, die der Anzahl von Zeitsteue­ rungseinstellinformationen (TS1, TS2, TS3, . . .) entsprechen, und zwar üblicherweise in einer einer Nanosekunde (ns) entsprechenden Einheit (z. B. ist TS1 gleich 90 ns, TS2 gleich 130 ns, TS3 gleich 80 ns, . . .). In gleichartiger Weise sind in dem Taktdatenspeicher des Taktgenerators Zeitintervalle für Periodendaten festgelegt, die der Anzahl der Zeitsteuerungseinstellinformationen mit einer Nanosekunde (ns) als Einheit entsprechen (z. B. ist TS1 gleich 100 ns, TS2 gleich 80 ns, TS3 gleich 30 ns, . . .). Demzufolge bedeuten die Zeitsteuerungseinstellinformationen bei diesem Beispiel Informationen zur Angabe der Anzahl bzw. Nummer der Zeitsteuerungseinstellin­ formationen für jeden der Mustererzeugungszyklen, derart, daß der erste Zyklus der Musterer­ zeugungszyklen gleich TS1 ist, der zweite Zyklus der Mustererzeugungszyklen gleich TS4 ist, der dritte Zyklus der Mustererzeugungszyklen gleich TS2 ist, der vierte Zyklus der Mustererzeu­ gungszyklen gleich TS5 ist, usw. Die Zeitsteuerungseinstellinformationen sind im voraus durch einen Benutzer programmiert.

Durch Benutzung der Zeitsteuerungseinstellinformationen TS für den Zeitsteuerungsgenerator 13 erzeugt dieser Zeitsteuerungsgenerator 13 ein Zeitsteuerungssignal (Taktimpuls) zum Steuern der Zeitpunkte der Betätigung der Wellenformungseinrichtung 14, des logischen Vergleichers 19 und dergleichen.

Die Testmusterdaten PTND werden in ein Testmustersignal, das eine reelle bzw. tatsächliche Wellenform besitzt, durch die Wellenformungseinrichtung 14 und den Wellenformgenerator 15 umgewandelt, der in der der Wellenformungseinrichtung 14 nachfolgenden Stufe angeordnet ist. Die Wellenformungseinrichtung 14 und der Wellenformgenerator 15 werden im weiteren Text im einzelnen beschrieben. Das umgewandelte Testmustersignal wird an einen im Test befindlichen IC (üblicherweise als DUT bezeichnet) 20 durch eine Gruppe der Treiber 16 angelegt, so daß es in dem Speicher des im Test befindlichen ICs 20 gespeichert wird.

Auf der anderen Seite wird ein Antwortsignal, das aus dem im Test befindlichen IC 20 ausgele­ sen wird, in einer Gruppe der analogen Vergleicher 17 mit einer Referenzspannung, die von einer (nicht gezeigten) Vergleichsreferenzspannungsquelle stammt, verglichen, um hierdurch zu erkennen, ob das Antwortsignal einen vorbestimmten logischen Pegel (eine Spannung gemäß dem logischen Pegel H (hoher logischer Pegel), oder eine Spannung gemäß dem logischen Pegel L (niedriger logischer Pegel)) aufweist oder nicht. Ein Antwortsignal, von dem erfaßt worden ist, daß es den vorbestimmten logischen Pegel aufweist, wird zu dem logischen Vergleicher 18 geleitet, in dem das Antwortsignal mit Erwartungswertdaten verglichen wird, die von dem Mustergenerator 12 ausgegeben werden. Wenn das Antwortsignal nicht mit den Erwartungs­ wertdaten übereinstimmt, wird hieraus geschlossen, daß die Speicherzelle des im Test befindli­ chen ICs 20 unter derjenigen Adresse, aus der das Antwortsignal ausgelesen worden ist, defekt oder fehlerhaft ist, und es wird die Adresse der fehlerhaften Speicherzelle bei jedem Auftreten eines Fehlers in dem Fehleranalysespeicher 19 als eine fehlerhafte Adresse gespeichert. Übli­ cherweise wird die Adresse einer fehlerhafter Speicherzelle in einer Speicherzelle des Fehler­ analysespeichers 19 gespeichert, die die gleiche Adresse wie diejenige des im Test befindlichen ICs 20 besitzt. Zum Zeitpunkt des Abschlusses des Tests werden die fehlerhaften Adressen bzw. Fehleradressen, die in dem Fehleranalysespeicher 19 gespeichert sind, aus diesem ausgelesen, um hierbei beispielsweise zu ermitteln, ob die fehlerhafte Speicherzelle oder die fehlerhaften Speicherzellen des getesteten ICs 20 ersetzt werden können oder nicht.

Wie vorstehend erläutert, erzeugt der Zeitsteuerungsgenerator 13 in Abhängigkeit von den Zeitsteuerungseinstellinformationen TS, die von dem Mustergenerator 12 abgegeben werden, ein Zeitsteuerungssignal (Taktimpuls) zum Festlegen eines Anstiegszeitpunkts und eines Abfallzeit­ punkts der Wellenform eines Testmustersignals, das an einen im Test befindlichen IC 20 anzulegen ist, ein Zeitsteuerungssignal (Taktimpuls) für einen Strobe- bzw. Abtastimpuls, durch den der Zeitpunkt des logischen Vergleichs im dem logischen Vergleicher 18 festgelegt wird, und dergleichen.

Die Zeitpunkte und die Perioden zur Erzeugung dieser Zeitsteuerungssignale sind als Zeitsteue­ rungseinstellinformationen in dem durch einen Benutzer erzeugten Testprogramm PM einge­ schrieben. Der IC-Tester ist derart ausgelegt, daß ein Testmustersignal an einen im Test befindlichen IC 20 mit einer Betätigungs- bzw. Ansteuerungsperiode oder einem Tastzyklus und mit einer zeitlichen Lage angelegt wird, die von dem Benutzer beabsichtigt ist, um hierdurch den im Test befindlichen IC 20 anzusteuern, so daß getestet werden kann, ob die Arbeitsweise des im Test befindlichen ICs 20 korrekt ist oder nicht.

Fig. 5 zeigt ein Beispiel für einen speziellen Schaltungsaufbau jeweils für den Zeitsteuerungsgene­ rator 13, die Wellenformungseinrichtung 14 und den Wellenformgenerator 15. Der Zeitsteue­ rungsgenerator 13 weist einen Periodengenerator 21, der mit einem Periodendatenspeicher (nicht gezeigt) versehen ist, in dem von der Hauptsteuereinrichtung 11 zugeführte Periodendaten gespeichert werden, einen Taktgenerator 22, an den von dem Periodengenerator 21 Periodenim­ pulse angelegt werden, die auf der Grundlage der bereits vorab in dem Periodendatenspeicher des Periodengenerators 21 gespeicherten Periodendaten erzeugt werden, und eine Taktdatenver­ arbeitungsschaltung 23 auf, die mit einem Periodendatenspeicher 23M ausgestattet ist, in dem Periodendaten gespeichert werden, die von der Hauptsteuereinrichtung 11 zugeführt werden. Die Taktdatenverarbeitungsschaltung 23 ist nur dann, wenn verschiedene Arten von Daten vorab festgelegt worden sind, derart betreibbar, daß Daten zum Festlegen der zeitlichen Lage der Takterzeugung zu einem Taktdatenspeicher 24 gespeist werden, der in dem Taktgenerator 22 vorgesehen ist. Daher befindet sich die Taktdatenverarbeitungsschaltung 23 in einem unbetätig­ ten Zustand, wenn ein Testvorgang von ICs ausgeführt wird.

Bei der Festlegung von unterschiedlichen Arten von Daten werden Periodendaten RATDAT, die von der Hauptsteuereinrichtung (siehe Fig. 4) zugeführt werden, an einen Eingangsanschluß T1 des Zeitsteuerungsgenerators 13 angelegt, und es werden weiterhin Taktdaten CLDAT von der Hauptsteuereinrichtung an einen Eingangsanschluß T2 des Zeitsteuerungsgenerators 13 angelegt. Der Eingangsanschluß T1 ist sowohl mit dem Periodengenerator 21 als auch mit der Taktdaten­ verarbeitungsschaltung 23 verbunden. Daher werden die Periodendaten RATDAT, die an den Eingangsanschluß T1 angelegt werden, sowohl zu dem Periodengenerator 21 als auch zu der Taktdatenverarbeitungsschaltung 23 geleitet, so daß sie in deren Periodendatenspeichern gespeichert werden. Der Eingangsanschluß T2 ist lediglich mit der Taktdatenverarbeitungsschal­ tung 23 verbunden, und es werden demzufolge die Taktdaten CLDAT, die an den Eingangsan­ schluß T2 angelegt werden, lediglich zu der Taktdatenverarbeitungsschaltung 23 geleitet. Wie vorstehend erläutert, werden die Taktdaten CLDAT an den Eingangsanschluß T2 der Taktdaten­ verarbeitungsschaltung 23 angelegt, nachdem die Periodendaten RATDAT in dem Periodendaten­ speicher gespeichert worden sind.

Nachdem die Periodendaten RATDAT in dem Periodendatenspeicher 23M der Taktdatenverarbei­ tungsschaltung 23 festgelegt worden sind, vergleicht die Taktdatenverarbeitungsschaltung 23 die Taktdaten CLDAT, die von der Hauptsteuereinrichtung an den Eingangsanschluß T2 angelegt werden, mit den Periodendaten RATDAT, die aus dem Periodendatenspeicher 23M mittels der Zeitsteuerungseinstellinformationen TS ausgelesen werden. Wenn der Wert der Taktdaten CLDAT kleiner ist als der Wert der Periodendaten RATDAT, erzeugt die Taktdatenverarbeitungsschaltung 23 eine Kennung "GLEICH" (im folgenden als Gleichheitskennung bezeichnet), die angibt, daß ein Taktimpuls in der Periode zu erzeugen ist, die dem Wert dieser Periodendaten RATDAT ent­ spricht, und legt die Gleichheitskennung GLEICH und die empfangenen Taktdaten CLDAT an den Taktdatenspeicher 24 direkt an, der in dem Taktgenerator 22 vorgesehen ist.

Auf der anderen Seite erzeugt die Taktdatenverarbeitungsschaltung 23 dann, wenn der Wert der Taktdaten CLDAT größer ist als der Wert der Periodendaten RATDAT, eine Kennung NÄCHSTE (im folgenden als Nächster-Kennung bezeichnet), die angibt, daß ein Taktimpuls in der nächsten Periode zu erzeugen ist, und gibt die Nächster-Kennung NÄCHSTER und einen Absolutwert des Werts der Differenz zwischen den empfangenen Taktdaten CLDAT und den ausgelesenen Periodendaten RATDAT an den Taktdatenspeicher 24 ab, der in dem Taktgenerator 22 vorgese­ hen ist.

Aus diesem Grund umfaßt die Taktdatenverarbeitungsschaltung 23 bei diesem Beispiel einen Subtrahierer 25, ein Tor bzw. Torschaltung 26 (ein UND-Glied bei diesem Beispiel) und einen Multiplexer 27 zusätzlich zu dem Periodendatenspeicher 23M. Der Subtrahierer 25 weist zwei Eingangsanschlüsse A und B, einen Ausgangsanschluß und einen Übertragsignal-Ausgangsan­ schluß CR auf. Periodendaten RATDAT, die aus dem Periodendatenspeicher 23M ausgelesen werden, werden an den Eingangsanschluß B angelegt, und es werden Taktdaten CLDAT zu dem Eingangsanschluß A gespeist. Der Subtrahierer 25 subtrahiert die Taktdaten CLDAT von den Periodendaten RATDAT (B-A).

Wenn das Subtraktionsergebnis positiv ist (RATDAT < CLDAT), wird der Übertragsignal- Ausgangsanschluß CR in einem Zustand gehalten, bei dem er den logischen Pegel L (= 0) abgibt. Der Übertragsignal-Ausgangsanschluß CR ist an einen Eingangsanschluß des UND-Glieds 26 angeschlossen, und es ist der andere Eingangsanschluß des UND-Glieds 26 mit einem Modusein­ stell-Eingangsanschluß MT verbunden. Obwohl dieser Moduseinstell-Eingangsanschluß MT auf den logischen Pegel H ("1 ") eingestellt ist, liegt das Ausgangssignal des UND-Glieds 26 auf dem logischen Pegel L, da der Übertragsignal-Ausgangsanschluß CR bei dem logischen Pegel L gehalten ist. Als Ergebnis dessen wird dieser logische Pegel L an einen Steueranschluß S des Multiplexers 27 bzw. an den Taktdatenspeicher 24 angelegt.

Der Multiplexer 27 gibt dann, wenn an seinen Steueranschluß S der logische Pegel L angelegt wird, die Taktdaten CLDAT, die an seinen Eingangsanschluß A angelegt sind, direkt zu dem Taktdatenspeicher 24 aus, damit die Taktdaten CLDAT in diesem gespeichert werden. Zusätzlich wird der logische Pegel L, der an den Taktdatenspeicher 24 angelegt ist und der das Ausgangs­ signal des UND-Glieds 26 ist, in dem Taktdatenspeicher 24 als die Gleichheitskennung GLEICH gespeichert.

Wenn andererseits aber das Subtraktionsergebnis invertiert ist, d. h. einen negativen Wert aufweist, wird an dem Übertragsignal-Ausgangsanschluß CR ein logischer Pegel H ausgegeben. Als Ergebnis dessen wird an dem Ausgangsanschluß des UND-Glieds 26 der logische Pegel H abgegeben und an den Steueranschluß S des Multiplexers 27 bzw. an den Taktdatenspeicher 24 angelegt. Der Multiplexer 27 wählt seinen Eingangsanschluß B aus, wenn der logische Pegel H an seinen Steueranschluß S angelegt ist, und gibt den Absolutwert des Subtraktionsergebnisses des Subtrahierers 25, das an seinen Eingangsanschluß B angelegt ist, aus, so daß das Subtraktions­ ergebnis in den Taktdatenspeicher 24 eingespeichert wird. Zur gleichen Zeit wird der logische Pegel H von dem Übertragsignal-Ausgangsanschluß CR des UND-Glieds 26 an den Taktdaten­ speicher 24 geleitet und in diesem als eine Nächster-Kennung NÄCHSTER gespeichert, die angibt, daß ein Taktimpuls in der nächsten Periode zu erzeugen ist.

Fig. 7 zeigt ein Beispiel für die Beziehung zwischen den Zeitsteuerungseinstellinformationen TS und den Periodendaten RATDAT, die vorab in dem Periodendatenspeicher 23M der Taktdaten­ verarbeitungsschaltung 23 (die gleichen Periodendaten RATDAT sind auch bereits vorab in dem Periodendatenspeicher des Periodengenerators 21 gesetzt worden) gespeichert worden sind, sowie den Taktdaten CLDAT, die von der Hauptsteuereinrichtung zugeführt werden. Weiterhin ist in Fig. 7 die Beziehung zwischen Kennungen gezeigt, die in dem Taktdatenspeicher 24 des Taktgenerators 22 durch die Taktdatenverarbeitungsschaltung 23 gesetzt worden sind, die den Betriebsablauf auf der Grundlage der Periodendaten und der Taktdaten gemäß der vorstehenden Beschreibung sowie von Taktdaten ausführt. Wie in Fig. 7 gezeigt ist, sind in dem Periodenda­ tenspeicher und dem Taktdatenspeicher bereits vorab Zeitsteuerungeinstellinformationen sowie Periodendaten und Taktdaten in ihrer jeweiligen gegenseitigen Beziehung gespeichert.

Wenn beispielsweise von dem Mustergenerator 12 die Zeitsteuerungseinstellinformationen TS1 an die Taktdatenverarbeitungsschaltung 23 angelegt werden, werden Periodendaten für 200 ns entsprechend den Informationen TS1 aus dem Periodendatenspeicher 23M der Taktdatenverar­ beitungsschaltung 23 ausgelesen. Wenn die Zeitsteuerungseinstellinformationen TS3 bereitge­ stellt werden, werden Periodendaten für 100 ns entsprechend den Informationen TS3 aus dem Periodendatenspeicher 23M ausgelesen. Wenn andererseits aber Zeitsteuerungseinstellinforma­ tionen TS1 an den Periodengenerator 21 und an den Taktgenerator 22 von dem Mustergenerator 12 angelegt werden, werden Periodendaten gemäß 200 ns entsprechend den Informationen TS1 aus dem Periodendatenspeicher des Periodengenerators 21 und Taktdaten gemäß 100 ns entsprechend den Informationen TS1 aus dem Taktdatenspeicher 24 des Taktgenerators 22 zusammen mit der Gleichheitskennung GLEICH ausgelesen. Wenn die Zeitsteuerungseinstellin­ formationen TS3 bereitgestellt werden, werden Periodendaten für 100 ns entsprechend den Informationen TS3 aus dem Periodendatenspeicher des Periodengenerators 21 und Taktdaten entsprechend 30 ns gemäß den Informationen TS3 aus dem Taktdatenspeicher 24 des Taktgene­ rators 22 zusammen mit einer Nächster-Kennung NÄCHSTER ausgelesen.

Im Fall der Festsetzung von unterschiedlichen Arten von Daten wird davon ausgegangen, daß die Zeitsteuerungseinstellinformationen von dem Mustergenerator 12 in der Reihenfolge TS1, TS2, TS3 und TS2 (TS1 → TS2 → TS3 → TS2) erzeugt werden, wobei Periodendaten RATDAT, die zuvor in dem Periodendatenspeicher 23M der Taktdatenverarbeitungsschaltung 23 gespeichert wurden, die in Fig. 7 gezeigte Ausgestaltung aufweisen, und Taktdaten CLDAT, die von der Hauptsteuer­ einrichtung an den Eingangsanschluß T2 des Zeitsteuerungsgenerators 13 angelegt werden, ebenfalls die in Fig. 7 gezeigte Gestaltung aufweisen.

Auch wenn in Fig. 7 nur drei Zeitsteuerungseinstellinformationen TS1 bis TS3 gezeigt sind, werden aber üblicherweise viele Zeitsteuerungsinformationen und Periodendaten, Taktdaten, Kennungen und dergleichen entsprechend den Zeitsteuerungseinstellinformationen vorab festgelegt. Zusätzlich wird die Reihenfolge der Erzeugung der Zeitsteuerungseinstellinformationen bereits vorab durch einen Benutzer programmiert, so daß es demzufolge unterschiedliche Abfolgen gibt.

Zuerst werden in dem ersten Zyklus Zeitsteuerungseinstellinformationen TS1 von dem Musterge­ nerator 12 erzeugt und an die Taktdatenverarbeitungsschaltung 23 angelegt. Als Reaktion hierauf werden Periodendaten für 200 ns aus dem Periodendatenspeicher 23M der Taktdatenverarbei­ tungsschaltung 23 ausgelesen, die an den einen Eingangsanschluß B des Subtrahierers 25 angelegt werden sollen. Zur gleichen Zeit werden von der Hauptsteuereinrichtung an den anderen Eingangsanschluß A des Subtrahierers 25 Taktdaten für 100 ns über den Eingangsanschluß T2 des Zeitsteuerungsgenerators 13 zugeführt. In diesem Fall sind die Periodendaten für 200 ns größer als die Taktdaten für 100 ns, und es wird demzufolge der logische Pegel L von dem Übertragsignal-Ausgangsanschluß CR des Subtrahierers 25 ausgegeben. Als Ergebnis dessen werden die Taktdaten für 100 ns als 100 ns in dem Taktdatenspeicher 24 so, wie sie sind, gespeichert, und es wird gleichzeitig hiermit die Gleichheitskennung GLEICH, die angibt, daß ein Taktimpuls in derselben Periode erzeugt werden muß, in den Taktdatenspeicher 24 gespeichert.

In dem zweiten Zyklus werden von dem Mustergenerator 12 Zeitsteuerungseinstellinformationen TS2 erzeugt und an die Taktdatenverarbeitungsschaltung 23 angelegt. Als Reaktion hierauf werden Periodendaten für 150 ns aus dem Periodendatenspeicher 23M der Taktdatenverarbei­ tungsschaltung 23 ausgelesen, die an den einen Eingangsanschluß B des Subtrahierers 25 anzulegen sind. Zur gleichen Zeit werden an den anderen Eingangsanschluß A des Subtrahierers 25 von der Hauptsteuereinrichtung Taktdaten für 80 ns über den Eingangsanschluß T2 des Zeitsteuerungsgenerators 13 angelegt. In diesem Fall sind die Periodendaten für 150 ns größer als die Taktdaten für 80 ns, und es wird demzufolge der logische Pegel L auch in diesem Fall von dem Übertragsignal-Ausgangsanschluß CR des Subtrahierers 25 abgegeben. Als Ergebnis dessen werden die Taktdaten für 80 ns als 80 ns in dem Taktdatenspeicher 24 so, wie sie sind, gespeichert, und es wird gleichzeitig hiermit eine Gleichheitskennung GLEICH, die angibt, daß ein Taktimpuls in derselben Periode zu erzeugen ist, in dem Taktdatenspeicher 24 gespeichert.

In dem dritten Zyklus werden von dem Mustergenerator 12 Zeitsteuerungseinstellinformationen TS3 erzeugt und an die Taktdatenverarbeitungsschaltung 23 angelegt. Als Reaktion hierauf werden aus dem Periodendatenspeicher 23M der Taktdatenverarbeitungsschaltung 23 Perioden­ daten für 100 ns ausgelesen, die an den einen Eingangsanschluß B des Subtrahierers 25 anzulegen sind. Zur gleichen Zeit werden von der Hauptsteuereinrichtung an den anderen Eingangsanschluß A des Subtrahierers 25 Taktdaten für 130 ns über den Eingangsanschluß T2 des Zeitsteuerungsgenerators 13 angelegt. In diesem Fall sind die Periodendaten für 100 ns kleiner als die Taktdaten für 130 ns, und es wird demzufolge der logische Pegel H von dem Übertragsignal-Ausgangsanschluß CR des Subtrahierers 25 ausgegeben. Als Ergebnis dessen werden die Taktdaten für 100 ns nicht zu dem Taktdatenspeicher 24 geleitet, und es wählt statt dessen der Multiplexer 27 den absoluten Wert (30 ns) des Subtraktionsergebnisses an dem Ausgangsanschluß des Subtrahierers 25 aus, der dann in dem Taktdatenspeicher 24 als Taktdaten gespeichert wird. Zur gleichen Zeit wird der an dem Ausgangsanschluß des UND- Glieds 26 abgegebene logische Pegel H zu dem Taktdatenspeicher 24 gespeist, damit er in diesem als eine Nächster-Kennung NÄCHSTER gespeichert werden kann, die angibt, daß ein Taktimpuls in der nächsten Periode zu erzeugen ist.

Zuletzt werden in dem vierten Zyklus Zeitsteuerungseinstellinformationen TS2 von dem Muster­ generator 12 erzeugt und zu der Taktdatenverarbeitungsschaltung 23 gespeist. Als Reaktion hierauf werden Periodendaten für 150 ns aus dem Periodendatenspeicher 23M der Taktdatenver­ arbeitungsschaltung 23 ausgelesen, die an den einen Eingangsanschluß B des Subtrahierers 25 anzulegen sind. Zur gleichen Zeit werden an den anderen Eingangsanschluß A des Subtrahierers 25 von der Hauptsteuereinrichtung Taktdaten für 80 ns über den Eingangsanschluß T2 des Zeitsteuerungsgenerators 13 angelegt. In diesem Fall sind die Periodendaten für 150 ns größer als die Taktdaten für 80 ns, und es wird demzufolge der logische Pegel L von dem Übertrag­ signal-Ausgangsanschluß CR des Subtrahierers 25 ausgegeben. Als Ergebnis dessen werden die Taktdaten für 80 ns als 80 ns in dem Taktdatenspeicher 24 so, wie sie sind, gespeichert, und es wird gleichzeitig hiermit eine Gleichheitskennung GLEICH, die angibt, daß in der gleichen Periode ein Taktimpuls erzeugt werden muß, in dem Taktdatenspeicher 24 gespeichert.

Auf diese Weise werden die Kennungen und Taktdaten, die in der rechten Spalte der Fig. 7 gezeigt sind, vorab in dem Taktdatenspeicher 24 des Taktgenerators 22 eingestellt.

Fig. 6 zeigt in Form von Signalverläufen die Periodenimpulse RT und die Taktimpulse CL, die jeweils von dem Periodengenerator 21 und von dem Taktgenerator 22 des Zeitsteuerungsgenera­ tors 13 erzeugt werden, der in der in Fig. 5 gezeigten Weise aufgebaut ist, und zwar für einen Fall, bei dem die in Fig. 7 gezeigten Periodendaten vorab in dem Periodendatenspeicher des Periodengenerators 21 gespeichert sind, und bei dem die in Fig. 7 gezeigten Taktdaten und Kennungen vorab in dem Taktdatenspeicher 24 festgelegt sind, wobei zusätzlich noch die Testmusterdaten PTND, die von dem Mustergenerator 12 erzeugt werden, und ein hierdurch erzeugtes Testmustersignal PTNS gezeigt sind. Bei diesem Beispiel wird hierbei angenommen, daß der Mustergenerator 12 die Zeitsteuerungseinstellinformationen TS zu dem Periodengenera­ tor 21 und zu dem Taktgenerator 22 speist und auch Testmusterdaten PTND für insgesamt vier Zyklen generiert, wie dies in Fig. 6A gezeigt ist, wobei sich hierbei logische "1 " und logische "0" jeweils bei jeder Periode miteinander abwechseln.

Der Periodengenerator 21 erzeugt Periodenimpulse in Echtzeit anhand seines Periodendatenspei­ chers auf der Grundlage der Zeitsteuerungseinstellinformationen TS, die von dem Mustergenera­ tor 12 bereitgestellt werden, und gibt die Impulse an den Taktgenerator 22 ab. Der Taktgenerator 22 verzögert jeden der Periodenimpulse um ein Zeitintervall, das durch die Taktdaten und die Kennung, die in dem Taktdatenspeicher 24 gespeichert sind, bestimmt ist, wenn er die Perio­ denimpulse von dem Periodengenerator 21 empfängt, und gibt diese dann als Taktimpulse aus.

Wenn angenommen wird, daß Zeitsteuerungseinstellinformationen für jeden Zyklus von dem Mustergenerator 12 in der Reihenfolge TS1 → TS2 → TS3 → TS2 erzeugt werden, und daß die Periodendaten RATDAT, die vorab in dem Periodendatenspeicher des Periodengenerators 21 gespeichert worden sind, und die Kennungen und die Taktdaten, die vorab in dem Taktdatenspei­ cher 24 gesetzt sind, die in Fig. 7 gezeigte Auslegung aufweisen, erzeugt der Periodengenerator 21 dann sequentiell die in Fig. 6B gezeigten Periodenimpulse RT (RT1 → RT2 → RT3 → RT4) aufgrund von Periodendaten (200 ns → 150 ns → 100 ns → 150 ns), die aus seinem Periodendaten­ speicher ausgelesen werden, auf der Basis der Zeitsteuerungseinstellinformationen TS1 → TS2 → TS3 → TS2, die von dem Mustergenerator 12 zugeführt werden.

Da die Zeitsteuerungseinstellinformationen für jeden Zyklus ebenfalls zur gleichen Zeit an den Taktgenerator 22 angelegt werden, werden die Kennungen und Taktdaten, die vorab in dem Taktdatenspeicher 24 des Taktgenerators 22 gesetzt worden sind, aus diesem auf der Grundlage dieser Zeitsteuerungseinstellinformationen ausgelesen, und es verzögert der Taktgenerator 22 dann, wenn die Periodenimpulse RT1, RT2, RT3 und RT4 an ihn von dem Periodengenerator 21 angelegt werden, jeden dieser Periodenimpulse um ein Zeitintervall, das demjenigen Wert entspricht, der durch eine Kennung und die Taktdaten bestimmt ist, die in dem Taktdatenspeicher 24 gespeichert sind, und gibt die in Fig. 6C gezeigten Taktimpulse CL1, CL2, CL3 und CL4 aus.

Dies wird noch weiter in größeren Einzelheiten erläutert. Da die Periodendaten bei dem in Fig. 7 gezeigten Beispiel aus dem Periodendatenspeicher des Periodengenerators 21 in der Reihenfolge von 200 ns, 150 ns, 100 ns und 150 ns ausgelesen werden, haben die Periodenimpulse RT, die von dem Periodengenerator 21 erzeugt werden, Perioden mit einem Wert von 200 ns zwischen RT1 und RT2, von 150 ns zwischen RT2 und RT3, von 100 ns zwischen RT3 und RT4, und von 150 ns zwischen RT4 und RT5, wie dies in Fig. 6B gezeigt ist.

In der ersten, mit dem Periodenimpuls RT1 verknüpften Periode werden eine Gleichheitskennung GLEICH und Taktdaten für 100 ns aus dem Taktdatenspeicher 24 des Taktgenerators 22 in Abhängigkeit von den Zeitsteuerungseinstellinformationen TS1 ausgelesen. Folglich wird der erste Takt CL1 von dem Taktgenerator 22 zu einem Zeitpunkt erzeugt, der um 100 ns gegenüber dem Periodenimpuls RT1 in der gleichen Periode verzögert ist, wie dies in Fig. 6C gezeigt ist.

In der zweiten, mit dem Periodenimpuls RT2 verknüpften Periode werden eine Gleichheitsken­ nung GLEICH und Taktdaten für 80 ns aus dem Taktdatenspeicher 24 des Taktgenerators 22 in Abhängigkeit von den Zeitsteuerungseinstellinformationen TS2 ausgelesen. Folglich wird der zweite Takt CL2 von dem Taktgenerator 22 mit einer zeitlichen Lage erzeugt, die um 80 ns gegenüber dem Periodenimpuls RT2 in der gleichen Periode verzögert ist, wie dies in Fig. 6C gezeigt ist.

In der dritten, mit dem Periodenimpuls RT3 verknüpften Periode werden eine Nächster-Kennung NÄCHSTER und Taktdaten für 30 ns aus dem Taktdatenspeicher 24 des Taktgenerators 22 auf der Grundlage der Zeitsteuerungseinstellinformationen TS3 ausgelesen. Folglich wird der dritte Takt CL3 durch den Taktgenerator 22 nicht in der dritten Periode erzeugt, sondern wird mit einer zeitlichen Lage generiert, die um 30 ns gegenüber dem Periodenimpuls RT4 in der nächsten Periode verzögert ist, wie dies in Fig. 6C gezeigt ist. Diese zeitliche Lage ist die gleiche wie die zeitliche Lage, die um 130 ns gegenüber dem Periodenimpuls RT3 verzögert ist.

In der vierten, mit diesem Periodenimpuls RT4 verknüpften Periode werden eine Gleichheitsken­ nung GLEICH und Taktdaten für 80 ns aus dem Taktdatenspeicher 24 des Taktgenerators 22 in Abhängigkeit von den Zeitsteuerungseinstellinformationen TS2 ausgelesen. Folglich wird der vierte Takt CL4 von dem Taktgenerator 22 mit einer zeitlichen Lage erzeugt, die in derselben Periode um 80 ns gegenüber dem Periodenimpuls RT4 verzögert ist, wie dies in Fig. 6C gezeigt ist.

Aus der vorstehenden Erläuterung ist ersichtlich, daß bei dem in Fig. 7 gezeigten Beispiel dann, wenn die Taktdaten CLDAT, die von der Hauptsteuereinrichtung ausgegeben werden, kleiner sind als die Periodendaten RATDAT, die zuvor in dem Periodenspeicher 23M der Taktdatenverarbei­ tungsschaltung 23 festgelegt worden sind, eine Gleichheitskennung GLEICH in dem Taktdaten­ speicher 24 des Taktgenerators 22 gesetzt wird, und es werden zur gleichen Zeit die Taktdaten CLDAT, die von der Hauptsteuereinrichtung zugeführt werden, direkt so, wie sie sind, in dem Taktdatenspeicher 24 gesetzt, wohingegen dann, wenn die Taktdaten CLDAT größer sind als die Periodendaten RATDAT, eine Nächster-Kennung NÄCHSTER in dem Taktdatenspeicher 24 des Taktgenerators 22 gesetzt wird und zur gleichen Zeit auch der Absolutwert der Differenz zwischen den zuvor festgelegten Periodendaten und den von der Hauptsteuereinrichtung zugeführten Daten CLDAT in dem Taktdatenspeicher 24 gespeichert wird.

Es ist weiterhin ersichtlich, daß von dem Mustergenerator 12 Testmusterdaten PTND erzeugt werden, die insgesamt vier Zyklen umfassen, und daß ein Taktimpuls in derselben Periode erzeugt wird, wenn die Gleichheitskennung GLEICH gesetzt ist, wohingegen ein Taktimpuls in der nächsten Periode in demjenigen Fall generiert wird, daß die Nächster-Kennung NÄCHSTER gesetzt ist.

Es werden nun die Wellenformungseinrichtung 14 und der Wellenformgenerator 15 kurz beschrieben, auch wenn diese nicht mit der vorliegenden Erfindung zusammenhängen.

Die Wellenformungseinrichtung 14 ist bei dem in Fig. 5 gezeigten Aufbau durch ein erstes und ein zweites, d. h. insgesamt zwei Gates bzw. Tore (Torschaltungen) 141 und 142 gebildet (bei diesem Beispiel sind beide Tore UND-Glieder). Alle beide Eingangsanschlüsse des ersten UND- Glieds 141 sind nicht invertierende Eingangsanschlüsse, wohingegen einer der beiden Eingangs­ anschlüsse des zweiten UND-Glieds 142 ein invertierender Eingangsanschluß ist. Die Testmu­ sterdaten PTND werden an den einen Eingangsanschluß des ersten UND-Glieds 141 und an den invertierenden Eingangsanschluß des zweiten UND-Glieds 142 von dem Mustergenerator 12 angelegt. Zusätzlich werden die Taktimpulse CL1, CL2, CL3 und CL4 an die beiden anderen jeweiligen Eingangsanschlüsse der UND-Glieder 141 bzw. 142 von dem Taktgenerator 22 angelegt.

Es sei angenommen, daß die Testmusterdaten PTND, die von dem Mustergenerator 12 ausgege­ ben werden, beispielsweise in der folgenden Reihenfolge ausgegeben werden, nämlich beispiels­ weise eine logische "1" in dem ersten Zyklus, eine logische "0" in dem zweiten Zyklus, eine logische "1" in dem dritten Zyklus und eine logische "0" in dem vierten Zyklus, wie dies in Fig. 6A gezeigt. Da das erste UND-Glied 141 sich in einem aktivierten Zustand (eingeschalteten Zustand) zu demjenigen Zeitpunkt befindet, zu dem der erste Takt CL1 erzeugt wird, wird der erste Takt CL1 über das erste Glied 141 an den Setzanschluß S eines RS-Flipflops (Setz/Rücksetz-Flipflops) FF angelegt, das den Wellenformgenerator 15 bildet. Als Ergebnis dessen steigt die Ausgangswellenform bzw. die Wellenform des Ausgangssignals des Wellen­ formgenerators 15 zum Zeitpunkt des ersten Takts CL1 auf den logischen hohen Pegel H an, wie dies in Fig. 6D gezeigt ist.

Da die Testmusterdaten PTND in dem zweiten Zyklus gleich logisch "0" sind, befindet sich das zweite Glied 142 zu diesem Zeitpunkt in dem aktivierten Zustand und es wird der zweite Takt CL2 über das zweite Glied 142 an einen Rücksetzanschluß R des RS-Flipflops FF angelegt. Daher fällt die von dem Wellenformgenerator 15 ausgegebene Wellenform zu dem Zeitpunkt des zweiten Takts CL2 auf den logischen Pegel L ab, wie dies in Fig. 6D gezeigt ist.

Da die Testmusterdaten PTND in dem dritten Zyklus den logischen Pegel "1" aufweisen, befindet sich das erste Glied 141 in dem aktivierten Zustand. Auch wenn der dritte Takt CL3 nicht in der dritten Periode erzeugt wird, wie dies vorstehend erläutert ist, erzeugt der in Fig. 5 gezeigte Wellenformgenerator 15 bei dem dargestellten Fall eine NRZ-Wellenform (Wellenform ohne Rückkehr auf 0). Daher wird das erste Glied 141 in dem aktivierten Zustand gehalten, bis der dritte Takt CL3 erzeugt wird. Der dritte Takt CL3 wird an den Setzanschluß S des RS-Flipflops FF über das erste Glied 141 angelegt, wodurch bewirkt wird, daß die von dem Wellenformgenerator 15 abgegebene Wellenform auf den hohen logischen Wert H zum Zeitpunkt des dritten Takts CL3 ansteigt, wie dies in Fig. 6D gezeigt ist.

Da die Testmusterdaten PTND in dem vierten Zyklus den logischen Wert "0" aufweisen, gelangt das zweite Glied 142 in den aktivierten Zustand, nachdem der dritte Takt CL3 erzeugt worden und durch das erste Glied 141 hindurch übertragen worden ist. Der vierte Takt CL4 wird an den Rücksetzanschluß R des RS-Flipflops FF über das zweite Glied 142 angelegt. Damit fällt die von dem Wellenformgenerator 15 abgegebene Wellenform zu dem Zeitpunkt des vierten Takts CL4 auf den logischen Pegel L ab, wie dies in Fig. 6D gezeigt ist.

Auf diese Weise wird ein Testmustersignal PTNS durch die Takte CL1, CL2, CL3 und CL4 erzeugt, die von dem Taktgenerator 22 ausgegeben werden. Dieses Testmustersignal PTNS wird an einen im Test befindlichen IC 20 über die Treibergruppe 16 angelegt. Ferner erzeugt der in Fig. 5 gezeigte Wellenformgenerator 15 eine nicht auf 0 zurückkehrende Wellenform, die dies vorstehend erläutert ist, wobei dies aber nur ein Beispiel darstellt. In der Praxis weist der Wellenformgenerator 15 jedoch auch Schaltungskonfigurationen zum Erzeugen von anderen Wellenformmodi auf, die zu ihm hinzugefügt sind.

Wie in Fig. 5 gezeigt ist, wird ein System, bei dem Zeitsteuerungssignale (Taktimpulse), die von einem einzigen Zeitsteuerungsgenerator 13 erzeugt werden, zur Erzeugung eines Testmuster­ signals eingesetzt werden, in diesem technischen Gebiet als "Einweg-System" bezeichnet. Auf der anderen Seite wird in diesem technischen Gebiet ein System, bei dem von einer Mehrzahl von Zeitsteuerungsgeneratoren erzeugte Zeitsteuerungssignale (Taktimpulse) einer Multiplexbehand­ lung unterzogen werden und dieses in Multiplexform vorliegende Zeitsteuerungssignal zur Erzeugung eines Testmustersignals benutzt wird, als "Mehrweg-System" bezeichnet.

Fig. 8 zeigt ein Blockschaltbild, in dem ein Beispiel des Zeitsteuerungsgenerators veranschaulicht ist, der im Fall der Erzeugung eines Testmustersignals durch ein "Mehrweg-System" eingesetzt wird, wie dies vorstehend erwähnt ist. Bei diesem Beispiel sind zwei Sätze mit einem Schal­ tungsaufbau vorgesehen, die jeweils den Zeitsteuerungsgenerator 13, den Mustergenerator 12 und die Wellenformungseinrichtung 14 umfassen, wobei alle diese Komponenten den gleichen Aufbau wie der in Fig. 5 gezeigte Aufbau aufweisen. Ferner sind zwei ODER-Glieder 151 und 152 zu dem Wellenformgenerator 15 hinzugefügt, und es ist die Auslegung derart getroffen, daß die Ausgangssignale der beiden entsprechenden UND-Glieder 141A und 141 B der Wellenfor­ mungseinrichtungen 14A und 14B sowie die Ausgangssignale der beiden entsprechenden UND- Glieder 142A und 142B der Wellenformungseinrichtungen 14A und 14B der jeweiligen Sätze an den Setzanschluß S bzw. an den Rücksetzanschluß R des RS-Flipflops FF des Wellenformgenera­ tors 15 über die ODER-Glieder 151 bzw. 152 angelegt werden.

Aus Gründen der Klarheit der Erläuterung sind die in Fig. 8 gezeigten Schaltungen und Elemente, die den in Fig. 5 gezeigten Schaltungen und Elementen entsprechen, mit den gleichen Bezugszei­ chen wie diejenigen in Fig. 5 bezeichnet, wobei zusätzlich zu den Bezugszeichen der Schaltungen und der Elemente eines Satzes (der in Fig. 8 in deren oberem Bereich gezeigten Schaltungskonfi­ guration) ein weiterer Buchstabe "A" hinzugefügt ist, und zu den Bezugszeichen der Schaltungen und der Elemente des anderen Satzes (der in Fig. 8 in deren unterem Bereich gezeigten Schal­ tungskonfiguration) der weitere Buchstabe "B" hinzugefügt ist.

Ein System, bei dem, wie in Fig. 8 gezeigt ist, zwei Zeitsteuerungsgeneratoren 13A und 13B bereitgestellt sind und die Zeitsteuerungssignale (Taktimpulse), die von diesen Zeitsteuerungsge­ neratoren 13A und 13B ausgegeben werden, einer Multiplexbehandlung zur Lieferung des multiplex-verschachtelten Zeitsteuerungssignals zu dem Wellenformgenerator 15 unterzogen werden, um hierdurch ein Testmustersignal zu erzeugen, wird in diesem technischen Gebiet als "Zweiwege-System" bezeichnet.

Wie bereits erläutert, erzeugen die Mustergeneratoren 12A und 12B der jeweiligen Sätze Testmusterdaten PTND, die durch Benutzer programmiert worden sind, und weiterhin auch Zeitsteuerungseinstellinformationen TS. Für jeden Mustergenerierungszyklus sind Testmusterda­ ten PTND und Zeitsteuerungseinstellinformationen vorhanden.

Gemäß Fig. 8 werden bei der Festlegung von unterschiedlichen Arten von Daten ähnlich wie im Fall des in Fig. 5 gezeigten Zeitsteuerungsgenerators die Periodendaten RATDAT, die von der Hauptsteuereinrichtung (siehe Fig. 4) bereitgestellt werden, an die beiden Eingangsanschlüsse T1A bzw. T1B der Zeitsteuerungsgeneratoren 13A bzw. 13B angelegt, und es werden die Taktdaten CLDAT jeweils an die beiden Eingangsanschlüsse T2A und T2B der Zeitsteuerungsge­ neratoren 13A bzw. 13B angelegt. Die Eingangsanschlüsse T1A und T1B sind sowohl mit dem Periodengenerator 21A als auch mit der Taktdatenverarbeitungsschaltung 23A bzw. sowohl mit dem Periodengenerator 21 B als auch mit der Taktdatenverarbeitungsschaltung 23B verbunden. Daher werden die an die Eingangsanschlüsse T1A und T1B angelegten Periodendaten RATDAT sowohl an den Periodengenerator 21A als auch an die Taktdatenverarbeitungsschaltung 23A bzw. sowohl an den Periodengenerator 21 B als auch an die Taktdatenverarbeitungsschaltung 23B angelegt, so daß sie in deren Periodendatenspeichern gespeichert werden.

Die Eingangsanschlüsse T2A und T2B sind lediglich mit der Taktdatenverarbeitungsschaltung 23A bzw. mit der Taktdatenverarbeitungsschaltung 23B verbunden, und es werden demzufolge die Taktdaten CLDAT, die an die Eingangsanschlüsse T2A und T2B angelegt werden, lediglich zu der Taktdatenverarbeitungsschaltung 23A bzw. zu der Taktdatenverarbeitungsschaltung 23B gespeist. Wie vorstehend erläutert, werden die Taktdaten CLDAT an die Eingangsanschlüsse T2A und T2B der Taktdatenverarbeitungsschaltungen 23A und 23B angelegt, nachdem die Perioden­ daten RATDAT in den Periodendatenspeichern gespeichert worden sind.

Nachdem die Periodendaten RATDAT in den Periodendatenspeichern 23MA und 23MB der Taktdatenverarbeitungsschaltungen 23A bzw. 23B gespeichert worden sind, vergleichen die Taktdatenverarbeitungsschaltungen 23A und 23B die Taktdaten CLDAT, die an die jeweiligen Eingangsanschlüsse T2A und T2B von der Hauptsteuereinrichtung angelegt werden, mit den Periodendaten RATDAT, die aus dem Periodendatenspeicher 23MA bzw. aus dem Periodenda­ tenspeicher 23MB ausgelesen werden. Wenn der Wert der Taktdaten CLDAT kleiner ist als der Wert der Periodendaten RATDAT, erzeugen die Taktdatenverarbeitungsschaltungen 23A und 23B die Kennungen GLEICH, die jeweils angeben, daß ein Taktimpuls in derjenigen Periode zu erzeugen ist, die jeweils dem Wert dieser Periodendaten RATDAT entspricht, und geben die Gleichheitskennungen GLEICH und die empfangenen Taktdaten CLDAT direkt an die Taktdaten­ speicher 24A und 24B der Taktgeneratoren 22A bzw. 22B ab.

Wenn andererseits aber der Wert der Taktdaten CLDAT größer ist als der Wert der Periodendaten RATDAT, erzeugen die Taktdatenverarbeitungsschaltungen 23A und 23B Kennungen NÄCH­ STER, die jeweils angeben, daß ein Taktimpuls jeweils in der nächsten Periode zu erzeugen ist, und geben die Nächster-Kennungen NÄCHSTER und die Differenzwerte (absolute Werte) zwischen den empfangenen Taktdaten CLDAT und den ausgelesenen Periodendaten RATDAT an die Taktdatenspeicher 24A bzw. 24B ab.

Die Taktdatenverarbeitungsschaltungen 23A und 23B der jeweiligen Sätze weisen hierbei den gleichen Schaltungsaufbau wie derjenige der Taktdatenverarbeitungsschaltung 23 auf, der in Fig. 5 gezeigt ist. Dies bedeutet, daß die Taktdatenverarbeitungsschaltung 23A durch einen Subtra­ hierer 25A, ein UND-Glied 26A und einen Multiplexer 27A gebildet ist, und daß die Taktdaten­ verarbeitungsschaltung 23B durch einen Subtrahierer 25B, ein UND-Glied 26B und einen Multiplexer 27B gebildet ist.

Da es sich ferner um ein Zweiwege-System handelt, werden hierbei die Testmusterdaten PTND und die Zeitsteuerungseinstellinformationen TS von den Mustergeneratoren 12A und 12B der jeweiligen Sätze in abwechselnden Zyklen erzeugt, und es werden die Zeitsteuerungseinstellin­ formationen TS an die entsprechenden Zeitsteuerungsgeneratoren 13A und 13B angelegt. Weiterhin sind die Periodengeneratoren 21A und 21 B der jeweiligen Sätze so ausgelegt, daß sie Zeitsteuerungseinstellinformationen zwischen sich senden und empfangen können.

Nachfolgend wird die Arbeitsweise der in Fig. 8 gezeigten Zeitsteuerungsgeneratoren erläutert.

Es sei angenommen, daß ein Testprogramm, das von einem Benutzer erzeugt worden ist, beispielsweise ein Testprogramm zum Erzeugen von Testmusterdaten PTND ist, die insgesamt vier Zyklen umfassen, und daß die Zeitsteuerungseinstellinformationen TS1, wie in Fig. 9 gezeigt ist, denjenigen Periodendaten RATDAT entsprechen, die zuvor in den jeweiligen Periodendaten­ speichern der Periodengeneratoren 21A und 21B und den jeweiligen Periodendatenspeichern 23MA und 23MB der Taktdatenverarbeitungsschaltungen 23A und 23B gespeichert worden sind und den Wert 90 ns aufweisen, daß Taktdaten CLDAT, die von der Hauptsteuereinrichtung ausgegeben werden, wenn unterschiedliche Arten von Daten eingestellt sind, gleich 60 ns sind, und daß Kennungen und Taktdaten, die vorab in den Taktdatenspeichern 24A und 24B der Taktgeneratoren 22A und 22B gesetzt worden sind, die Kennungen GLEICH sind bzw. den Wert 60 ns aufweisen; daß Zeitsteuerungseinstellinformationen TS2 denjenigen Periodendaten RATDAT entsprechen, die zuvor in den jeweiligen Periodendatenspeichern der Periodengenerato­ ren 21A und 21B und den jeweiligen Periodendatenspeichern 23MA und 23MB der Taktdaten­ verarbeitungsschaltungen 23A und 23B gesetzt worden sind, und gleich 150 ns sind, daß die Taktdaten CLDAT, die von der Hauptsteuereinrichtung zugeführt werden, wenn unterschiedliche Arten von Daten gesetzt sind, den Wert 80 ns aufweisen, und daß Kennungen und Taktdaten, die zuvor in den Taktdatenspeichern 24A und 24B der Taktgeneratoren 22A und 22B eingestellt worden sind, die Kennungen GLEICH sind bzw. den Wert von 80 ns aufweisen; daß die Zeitsteuerungseinstellinformationen TS3, die denjenigen Periodendaten RATDAT entsprechen, die zuvor in den jeweiligen Periodendatenspeichern der Periodengeneratoren 21A und 21B und den jeweiligen Periodendatenspeichern 23MA und 23MB der Taktdatenverarbeitungsschaltungen 23A und 23B gesetzt worden sind, den Wert 100 ns aufweisen, daß Taktdaten CLDAT, die von der Hauptsteuereinrichtung ausgegeben werden, wenn unterschiedliche Arten von Daten gesetzt sind, gleich 130 ns sind, und daß Kennungen und Taktdaten, die zuvor in den Taktdatenspei­ chern 24A und 24B der Taktgeneratoren 22A und 22B eingestellt worden sind, die Kennungen GLEICH sind bzw. den Wert 130 ns aufweisen.

Zusätzlich sei angenommen, daß die Zeitsteuerungseinstellinformationen für jeden Zyklus zu den entsprechenden Zeitsteuerungsgeneratoren 13A und 13B in der Reihenfolge TS1, TS2, TS3 und TS2 geleitet werden (TS1 → TS2 → TS3 → TS2), und daß die Testmusterdaten PTND in der Reihenfolge logisch "1", logisch "0", logisch "1" und logisch "0" erzeugt werden, wie dies in Fig. 10 gezeigt ist.

In einem solchen Fall liegen die Testmusterdaten PTND und die Zeitsteuerungseinstellinformatio­ nen TS, die von jedem der Mustergeneratoren 12A und 12B erzeugt werden, in der Reihenfolge PTND1, PTND0, PTND1, PTND0 bzw. in der Reihenfolge TS1, TS2, TS3, TS2 vor, wie dies in Fig. 11A bzw. in Fig. 11B gezeigt ist. Wenn lediglich die Zeitsteuerungseinstellinformationen TS betrachtet werden, verlaufen diese in der in Fig. 11C und 11D gezeigten Weise. Da die Perioden­ generatoren 21A und 21B der jeweiligen Sätze so ausgelegt sind, daß sie zwischen sich Zeitsteuerungseinstellinformationen TS senden und empfangen können, bedeutet dies, daß der Periodengenerator 21A des einen Satzes sequentiell Periodenimpulse mit einer Periode erzeugt, die der Summe aus den Periodendaten von TS1 und den Periodendaten von TS2 entspricht (eine Periode gemäß TS1 + TS2), und mit einer Periode erzeugt, die der Summe aus den Periodendaten von TS3 und den Periodendaten von TS2 entspricht (eine Periode gemäß TS3 + TS2), wie dies in Fig. 11C gezeigt ist. Der Periodengenerator 21B des anderen Satzes erzeugt sequentiell Perio­ denimpulse mit einer Periode, die der Summe aus den Periodendaten von TS2 und den Perioden­ daten von TS3 entspricht (einer Periode gemäß TS2 + TS3), wobei zu einem Zeitpunkt begonnen wird, der um den Wert der von dem Periodengenerator 21A stammenden Periodendaten von TS1 verzögert ist, wie dies in Fig. 11D dargestellt ist.

Die vorstehend beschriebenen Arbeitsweisen der Periodengeneratoren sind speziell in den Fig. 11E und 11F gezeigt, gemäß denen der Periodengenerator 21A sequentiell Periodenimpulse mit einer Periode von 240 ns (90 ns + 150 ns) und mit einer Periode von 250 ns (100 ns + 150 ns) erzeugt, wie dies in Fig. 11E dargestellt ist. Der Periodengenerator 21B erzeugt sequentiell Periodenimpulse mit einer Periode von 250 ns (150 ns + 100 ns), die zu einem Zeitpunkt beginnen, der um ein Zeitintervall von 90 ns (der Periode von TS1) gegenüber dem Periodengene­ rator 21A verzögert ist, wie dies in Fig. 11F gezeigt ist.

Die beiden Periodengeneratoren 21A und 21B erzeugen auf der Basis der Zeitsteuerungseinstell­ informationen TS, die von den Mustergeneratoren 12A und 12B bereitgestellt werden, Perio­ denimpulse anhand ihrer Periodendatenspeicher in Echtzeit, um die Impulse jeweils an die Taktgeneratoren 22A bzw. 22B anzulegen. Die Taktgeneratoren 22A und 22B verzögern dann, wenn sie Periodenimpulse von den Periodengeneratoren 21A und 21B empfangen, jeden der Periodenimpulse um ein Zeitintervall, das durch die Taktdaten und die Kennung bestimmt ist, die zuvor in jedem der Taktdatenspeicher 24A und 24B gesetzt worden sind, und geben die verzögerten Impulse jeweils als Taktimpulse aus.

Wenn angenommen wird, daß die Zeitsteuerungseinstellinformationen für jeden Zyklus von den Mustergeneratoren 12A und 12B in der Reihenfolge TS1 → TS2 → TS3 → TS2 erzeugt werden, und daß die Periodendaten RATDAT, die vorab in den jeweiligen Periodendatenspeichern der Periodengeneratoren 21A und 21B festgelegt worden sind, und die Kennungen und Taktdaten, die zuvor in den jeweiligen Taktdatenspeichern 24A und 24B eingestellt worden sind, die in Fig. 9 gezeigten Werte aufweisen, erzeugen die Periodengeneratoren 21A und 21B sequentiell Periodenimpulse RTA (RT1A, RT2A, RT3A), die in Fig. 10B gezeigt sind, sowie Periodenimpulse RTB (RT1B, RT2B1, die in Fig. 10E dargestellt sind, anhand von Periodendaten (90 ns-150 ns → 100 ns → 150 ns), die aus ihren Periodendatenspeichern ausgelesen werden, auf der Basis von Zeitsteuerungseinstellinformationen TS1 → TS2 → TS3 → TS2, die von den Mustergeneratoren 12A bzw. 12B zugeführt werden. Dies bedeutet, daß die Periode zwischen den Periodenimpulsen RT1A und RT2A gleich 240 ns ist, und daß die Periode zwischen den Periodenimpulsen RT2A und RT3A gleich 250 ns ist. Ferner weist die Periode zwischen den Periodenimpulsen RT1B und RT2B den Wert 250 ns auf.

Da die Zeitsteuerungseinstellinformationen für jeden Zyklus weiterhin an die Taktgeneratoren 22A und 22B zur gleichen Zeit angelegt werden, werden durch die Zeitsteuerungseinstellinformationen Kennungen und Taktdaten, die vorab in den Taktdatenspeichern 24A und 24B der Taktgenerato­ ren 22A und 22B gespeichert worden sind, aus diesen ausgelesen, und es verzögert der Taktgenerator 22A des einen Satzes dann, wenn die Periodenimpulse RT1A, RT2A und RT3A an ihn von dem Periodengenerator 21A angelegt werden, jeden dieser Periodenimpulse um ein Zeitintervall, das einem Wert entspricht, der durch eine Kennung und Taktdaten bestimmt ist, die zuvor in dem Taktdatenspeicher 24A gesetzt worden sind, und erzeugt die Taktimpulse CL1 und CL3, die in Fig. 10 gezeigt sind. Der Taktgenerator 22B des anderen Satzes verzögert dann, wenn die Periodenimpulse RT1B und RT2B an ihn von dem Periodengenerator 21B angelegt werden, jeden dieser Periodenimpulse um ein Zeitintervall, das einem Wert entspricht, der durch eine Kennung und die Taktdaten bestimmt ist, die zuvor in dem Taktdatenspeicher 24B gespei­ chert worden sind, und erzeugt die Taktimpulse CL2 und CL4, die in Fig. 10F dargestellt sind.

Dies wird im folgenden noch näher erläutert. Da in den beiden Taktdatenspeichern 24A und 24B die Kennungen und die Taktdaten vorab gespeichert sind, die in Fig. 9 dargestellt sind, erzeugt der Taktgenerator 22A des einen Satzes einen Taktimpuls CL1 zu einem Zeitpunkt, der um 60 ns gegenüber dem ersten Periodenimpuls RT1A der Periodenimpulse RTA verzögert ist, und erzeugt einen Taktimpuls CL3 zu einem Zeitpunkt, der um 130 ns gegenüber dem zweiten Periodenim­ puls RT2A der Periodenimpulse RTA verzögert ist, wie dies in Fig. 10C gezeigt ist. Auf der anderen Seite erzeugt der Taktgenerator 22B des anderen Satzes einen Taktimpuls CL2 zu einem Zeitpunkt, der um 80 ns gegenüber dem ersten Periodenimpuls RT1B der Periodenimpulse RTB verzögert ist, und erzeugt einen Taktimpulse CL4 zu einem Zeitpunkt, der um 80 ns gegenüber dem zweiten Periodenimpuls RT2B der Periodenimpulse RTB verzögert wird, wie dies in Fig. 10F gezeigt ist.

Auf diese Weise geben die beiden Periodengeneratoren 21A und 21B bei dem Zweiwege-System abwechselnd die Periodenimpulse RT1A, RT1B, RT2A, RT2B, RT3A in Intervallen aus, die der Summe der Werte von zwei Periodendaten entsprechen, die zwei Zeitsteuerungseinstellinforma­ tionen entsprechen, die durch ein Programm bezeichnet sind. Dies ist als eine Periode jedes der Periodengeneratoren 21A und 21B definiert. Wenn die Daten, die den in Fig. 9 gezeigten Zeitsteuerungseinstellinformationen TS3 entsprechen, betrachtet werden, sind folglich die Taktdaten größer als die Periodendaten, wobei jedoch die Periode des Periodengenerators 21A zu diesem Zeitpunkt gleich 250 ns ist, was die Summe aus den beiden Periodendatenwerten (TS3 + TS2) darstellt, und es sind demzufolge die Kennung und die Taktdaten, die zuvor in dem Taktdatenspeicher 24A eingespeichert wurden, die Gleichheitskennung GLEICH bzw. 130 ns.

Auf der anderen Seite weist ein Testmustersignal PTNS, das von dem Wellenformgenerator 15 ausgegeben wird, die in Fig. 10G gezeigte Wellenform auf, die zum Zeitpunkt des Takts CL1 auf den logischen Pegel H ansteigt, zum Zeitpunkt des Takts CL2 auf niedrigen logischen Pegel L abfällt, zum Zeitpunkt des Takts CL3 auf den logischen Pegel H anwächst, und zum Zeitpunkt des Takts CL4 auf den logischen Pegel L abfällt.

Sowohl mit der Taktdatenverarbeitungsschaltung 23A als auch mit der Taktdatenverarbeitungs­ schaltung 23B sind jeweils Moduseinstelleingangsanschlüsse MTA bzw. MTB verbunden. Im Fall des Betriebs der in Fig. 8 gezeigten Zeitsteuerungsgeneratoren in einem Zweiwege-System wird bei der Einstellung von unterschiedlichen Arten von Daten ein Moduseinstellsignal mit dem logischen Pegel L an die beiden Moduseinstelleingangsanschlüsse MTA und MTB angelegt, wodurch die UND-Glieder 26A und 26B in einem deaktivierten Zustand (ausgeschaltetem Zustand) gehalten werden. Als Ergebnis dessen kann selbst dann, wenn ein Ausgangssignal mit dem logischen Pegel H an dem Übertragsignal-Ausgangsanschluß CR jedes der Subtrahierer 25A und 25B aufgrund der Tatsache, daß die Taktdaten größer sind als die Periodendaten, erzeugt wird, dieses Signal mit hohem logischen Pegel H nicht durch die UND-Glieder 26A oder 26B gelangen, und es wird demzufolge das Signal mit hohem logischen Pegel H nicht an den Steueranschluß S des Multiplexers 27A oder 27B und an den Taktdatenspeicher 24A oder 24B angelegt. Demzufolge legt der Multiplexer 27A oder 27B lediglich die Taktdaten CLDAT, die an den Eingangsanschluß T2A oder T2B angelegt sind, an den Taktdatenspeicher 24A oder 24B an, gibt aber nicht das an dem Ausgangsanschluß des Subtrahierers 25A oder 25B abgegebene Subtraktionsergebnis an den Taktdatenspeicher 24A oder 24B ab. Zusätzlich wird irgendeine Nächster-Kennung NÄCHSTER mit dem logischen Pegel H nicht in dem Taktdatenspeicher 24A oder 24B gespeichert.

Weiterhin wird im Fall des Betriebs der in Fig. 8 gezeigten Zeitsteuerungsgeneratoren in einem Einweg-System, wie dies bereits vorstehend unter Bezugnahme auf Fig. 5 beschrieben ist, bei der Festlegung von unterschiedlichen Arten von Daten ein hoher logischer Pegel H an die Moduseinstelleingangsanschlüsse MTA und MTB angelegt, und es kann demzufolge das an dem Ausgangsanschluß des Subtrahierers 25A oder 25B abgegebene Subtraktionsergebnis und eine Nächster-Kennung NÄCHSTER vorab in dem Taktdatenspeicher 24A oder 24B eingestellt werden.

Wie vorstehend beschrieben, weisen die Periodengeneratoren 21A und 21B die Funktion der Erzeugung von Periodenimpulsen in Echtzeit auf der Basis von Periodendaten, die aus ihren Periodendatenspeichern mit Hilfe von Zeitsteuerungseinstellinformationen ausgelesen werden, und die Funktion der Erzeugung von Periodenimpulsen auf. Jedoch verfügen die Taktgeneratoren 22A und 22B nicht über die Funktion der Erzeugung von Taktimpulsen in Echtzeit auf der Grundlage von Periodenimpulsen, die von den Periodengeneratoren 21A und 21B zugeführt werden. Der Grund hierfür liegt in folgendem.

Selbst wenn nur ein einziger Periodengenerator in einem IC-Tester vorgesehen ist, kann der IC- Tester seine Aufgaben in zufriedenstellender Weise unter Verwendung dieses Periodengenerators ausführen. Jedoch muß der IC-Tester die gleiche Anzahl von Taktgeneratoren wie die Anzahl von Kanälen aufweisen, die in dem IC-Tester vorgesehen sind. Da die Anzahl von Kanälen, die in aktuellen IC-Testern vorhanden sind, von mehreren hundert bis zu mehreren tausend reicht, führt die Anordnung eines Taktgenerators, der die Funktion der arithmetischen und logischen Verarbei­ tung in Echtzeit aufweist, in jedem Kanal zu einer Schaltung mit einem erheblichen Umfang. Als Ergebnis dessen treten Probleme dahingehend auf, daß die Größer des IC-Testers beträchtlich groß wird, daß seine Leistungsaufnahme erheblich vergrößert ist, daß die Kosten des IC-Testers sehr hoch sind und ähnliches.

Aus diesem Grund wird eine derartige Ausgestaltung getroffen, daß Periodendaten vorab von der Hauptsteuereinrichtung an die Periodendatenspeicher der Periodengeneratoren 21A und 21B sowie an diejenigen der Taktdatenverarbeitungsschaltungen 23A und 23B angelegt werden, um diese in diesen Speichern zusammen mit Zeitsteuerungseinstellinformationen TS zu speichern, die von einem Benutzer programmiert worden sind, wobei dann nachfolgend Zeitsteuerungseinstellin­ formationen TS von den Mustergeneratoren 12A und 12B an die Taktdatenverarbeitungsschal­ tungen 23A und 23B angelegt werden, um hierdurch Periodendaten auszulesen, die zuvor in den Periodendatenspeichern 23MA und 23MB der Taktdatenverarbeitungsschaltungen 23A und 23B gespeichert worden sind, und es werden zur gleichen Zeit Taktdaten von der Hauptsteuereinrich­ tung an die Taktdatenverarbeitungsschaltungen 23A und 23B angelegt. Das Ergebnis der Verarbeitung der Periodendaten und der Taktdaten wird zusammen mit einer Kennung an die Taktdatenspeicher 24A und 24B der Taktgeneratoren 22A und 22B angelegt, um hierdurch Daten in den Taktdatenspeichern 24A und 24B vorab festzulegen.

Demzufolge können im Fall des Betriebs der in Fig. 8 gezeigten Zeitsteuerungsgeneratoren in einem Zweiwege-System Daten wie etwa "NÄCHSTER" (Nächster-Kennung) und "20 ns", die beispielsweise anzeigen, daß ein Takt mit einer zeitlichen Lage über zwei Zyklen hinweg zu erzeugen ist, nicht in den Taktdatenspeichern 24A und 24B gesetzt werden. Im folgenden wird der Grund hierfür erläutert.

Wie bereits vorstehend erläutert, wird bei den Zeitsteuerungsgeneratoren in einem Zweiwege- System, das in Fig. 8 gezeigt ist, davon ausgegangen, daß die Zeitsteuerungseinstellinformatio­ nen TS von den Mustergeneratoren 12A und 12B an die Zeitsteuerungsgeneratoren 13A und 13B in der Reihenfolge TS1, TS2, TS3 und TS2 angelegt werden, und daß der Inhalt der Kennungen und der Taktdaten, die vorab in den Taktdatenspeichern 24A und 24B gesetzt worden sind, derart ist, daß, wie in Fig. 12 gezeigt ist, die Zeitsteuerungseinstellinformationen TS1 dem Inhalt entsprechen, daß die Kennung die Kennung "NÄCHSTER" ist, und daß die Taktdaten gleich 20 ns sind, daß die Zeitsteuerungseinstellinformationen TS2 dem Inhalt entsprechen, daß die Kennung die Kennung "GLEICH" ist und die Taktdaten gleich 80 ns, und daß die Zeitsteuerungseinstellinformationen TS3 dem Inhalt entsprechen, daß die Kennung die Kennung "GLEICH" ist und daß die Taktdaten gleich 130 ns sind.

Wenn die Daten für "NÄCHSTER" und "20 ns" vorab in dem in Fig. 8 gezeigten Taktdatenspei­ cher 24A gesetzt werden, erzeugt der Taktgenerator 22A einen Taktimpuls CL1 zu einem Zeitpunkt, der um 20 ns nach der Erzeugung des zweiten Periodenimpulses RT2A verzögert ist, wie dies in Fig. 13 gezeigt ist.

Jedoch sind solche Daten wie etwa "NÄCHSTER" und "20 ns" jeweils Daten, die allein durch die arithmetische und logische Verarbeitung und durch Verarbeitung der Taktdatenverarbeitungs­ schaltung 23A im Hinblick auf die Einstellung von unterschiedlichen Arten von Daten erhalten werden. Wenn daher bei der Einstellung von unterschiedlichen Arten von Daten, d. h. vor dem Beginn eines Tests von ICs, ein Benutzer Daten, die den Daten für "NÄCHSTER" und "20 ns" entsprechen, als die Zeitsteuerungseinstellinformationen TS1 programmiert, würden die Perio­ dendaten, die den Zeitsteuerungseinstellinformationen TS1 entsprechen, beispielsweise 90 ns sein, falls die Periodendaten die gleichen wären wie die in Fig. 9 gezeigten Periodendaten. Falls demgemäß die Summe (240 ns) von TS1 und TS2 die Periode des Periodengenerators 21A darstellen würde, müßte ein Benutzer die Taktdaten auf 260 ns festlegen. Folglich kann der Benutzer keine derartige Programmierung ausführen, daß die Periodendaten gleich 240 ns sind und daß die Taktdaten gleich 20 ns sind.

Falls die Taktdatenverarbeitungsschaltung 23A die Daten für "NÄCHSTER" und "20 ns" aufgrund ihrer arithmetischen und logischen Verarbeitung und Behandlung auf der Grundlage von Daten (die Periodendaten betragen hier 90 ns und die Taktdaten sind gleich 260 ns) bilden kann, die diesen programmierten Zeitsteuerungseinstellinformationen TS1 entsprechen, ist es möglich, diese Daten bereits vorab in dem Taktdatenspeicher 24A zu speichern.

Jedoch kann die Taktdatenverarbeitungsschaltung 23A nicht lediglich aufgrund der Periodenda­ ten von 90 ns und der Taktdaten von 260 ns die Daten für "NÄCHSTER" und "20 ns" aufgrund ihrer arithmetischen und logischen Behandlung und Verarbeitung bilden, da die Daten für 150 ns, die die Periodendaten darstellen, die den Zeitsteuerungseinstellinformationen TS2 entsprechen, noch nicht ausgelesen worden sind. Aus diesem Grund kann die Taktdatenverarbeitungsschal­ tung 23A die Daten für "NÄCHSTER" und "20 ns" nicht bereits vorher in dem Taktdatenspeicher 24A einspeichern.

Anders ausgedrückt, sind es die Daten für "NÄCHSTER" und "170 ns", die die Taktdatenverar­ beitungsschaltung 23A aufgrund ihrer arithmetischen und logischen Behandlung und Verarbei­ tung bilden kann, und es würde die Taktdatenverarbeitungsschaltung 23A demzufolge diese Daten für "NÄCHSTER" und "170 ns" vorab in dem Taktdatenspeicher 24A einspeichern. Dies führt zu der Erzeugung eines Takts mit einer zeitlichen Lage, die sich von der zeitlichen Lage, die der Benutzer festgelegt hat, recht deutlich unterscheidet.

Aus dem vorstehend erläuterten Grund ist es im Fall des Betriebs der in Fig. 8 gezeigten Zeitsteuerungsgeneratoren in einem Zweiwege-System gemäß der vorstehenden Beschreibung notwendig, die Zeitsteuerungsgeneratoren bei dem vorhergehenden Einstellen von unterschiedli­ chen Arten von Daten derart auszulegen, daß der logische Pegel L an die Moduseinstelleingangs­ anschlüsse MTA und MTB, die jeweils in den beiden Taktdatenverarbeitungsschaltungen 23A und 23B vorgesehen sind, angelegt wird, um hierdurch die UND-Glieder 26A und 26B in dem deaktivierten Zustand zu halten, so daß selbst dann, wenn das in dem Subtrahierer 25A oder 25B erhaltene Ergebnis bei der Subtraktion der Taktdaten von den Periodendaten negativ (-) wird, und somit ein Ausgangssignal mit dem logischen Pegel H an dem Übertragsignal-Ausgangsan­ schluß CR des Subtrahierers 25A oder 25B ausgegeben wird, dieses Signal mit dem logischen Pegel H nicht an den Multiplexer 27A oder 27B und an den Taktdatenspeicher 24A oder 24B angelegt wird. Dies bedeutet, daß es notwendig ist, zu verhindern, daß das an dem Ausgangsan­ schluß des Subtrahierers 25A oder 25B abgegebene Subtraktionsergebnis an den Taktdatenspei­ cher 24A oder 24B angelegt wird, und weiterhin auch zu verhindern, daß eine Nächster-Kennung "NÄCHSTER" in dem Taktdatenspeicher 24A oder 24B gesetzt wird.

Demzufolge ergibt sich bei den Zeitsteuerungsgeneratoren, die bei der Erzeugung eines Testmu­ stersignals in einem Zweiwege-System eingesetzt werden, der wesentliche Nachteil, daß sie keinen Takt in dem nächsten Zyklus erzeugen können. Zusätzlich ist in einem Fall, bei dem ein Benutzer ein Programm erzeugt, auch zu beachten, daß die Taktdaten einen Wert aufweisen, der nicht jenseits des nächsten Zyklus liegt. Dieser Nachteil führt zu dem Problem, daß ein IC, der zum Beispiel Daten, zu denen ein Lesebefehl hinzugefügt worden ist, ausgibt, nachdem der Zyklus von demjenigen Zyklus, der den Zeitpunkt enthält, zu dem der Lesebefehl gegeben worden ist, zu dem nächsten Zyklus fortgeschritten ist, nicht getestet werden kann.

Weiterhin gibt es bei aktuellen Speicher-ICs zunehmend mehr und mehr ICs des synchronen Typs (taktsynchronisierter Typ). Bekanntlich führen die Speicher-ICs des synchronen Typs alle ihre Arbeitsvorgänge unter Synchronisation mit Takten aus, die eine konstante Periode besitzen. Daher weisen im Fall des Testens und Messens von derartigen Speicher-ICs des synchronen Typs unter Verwendung eines IC-Testers alle Periodendaten, die vorab festgelegt worden sind, stets jeweils einen konstanten Wert auf.

Fig. 14 zeigt ein Beispiel für die entsprechende Beziehung zwischen den Zeitsteuerungseinstellin­ formationen TS, die von den Mustergeneratoren 12A und 12B erzeugt werden, und den Periodendaten, die vorab in den Periodendatenspeichern gespeichert worden sind, sowie den Taktdaten, die von der Hauptsteuereinrichtung bei der vorhergehenden Festlegung von unter­ schiedlichen Arten von Daten zugeführt werden. Ferner ist in Fig. 14 die entsprechende Bezie­ hung zwischen den Zeitsteuerungseinstellinformationen TS und den Kennungen und Taktdaten, die in den Speichern 24A und 24B gespeichert sind, für den Fall des Testens und Messens von Speicher-ICs des synchronen Typs unter Einsatz der Zeitsteuerungsgeneratoren des Zweiwege- Systems gezeigt, das in Fig. 8 dargestellt ist.

Da, wie aus Fig. 14 ersichtlich ist, alle Periodendaten jeweils einen konstanten Wert (100 ns) aufweisen, besitzen die nächsten Periodendaten einen bekannten Wert (100 ns). Wenn daher TS1 gemäß Fig. 14 (diese Information entspricht dem Sachverhalt, daß die Periodendaten gleich 100 ns sind und daß die Taktdaten gleich 230 ns sind) von dem Mustergenerator 12A an die Taktdatenverarbeitungsschaltung 23A angelegt wird, sollte die Taktdatenverarbeitungsschaltung 23A Daten für die Kennung "NÄCHSTER" und Taktdaten für "30 ns", wie dies in den Spalten für den Speicherinhalt des Taktdatenspeichers in Fig. 14 dargestellt ist, aufgrund ihrer arithmeti­ schen und logischen Behandlung und Verarbeitung ausgeben, um hierdurch die Daten in dem Taktdatenspeicher 24A zu speichern. Dies wird hierbei dadurch erreicht, daß ein Wert gemäß dem doppelten der empfangenen Periodendaten von 100 ns (100 ns × 2) von den Taktdaten für 230 ns, die von der Hauptsteuereinrichtung zugeführt werden, subtrahiert wird, und daß das Subtraktionsergebnis und eine Kennung in dem Taktdatenspeicher 24A gespeichert werden.

Wie vorstehend erläutert, ist es bei den herkömmlichen Zeitsteuerungsgeneratoren in einem Zweiwege-System verhindert, eine Nächster-Kennung "NÄCHSTER" in dem Taktdatenspeicher zu speichern, und es ergibt sich somit der erhebliche Nachteil, daß eine nächster "NÄCHSTER" in dem Taktdatenspeicher selbst dann nicht gespeichert werden kann, wenn Speicher-ICs des synchronen Typs zu testen und zu messen sind.

Die vorstehend erläuterten Nachteile treten nicht nur bei Zeitsteuerungsgeneratoren eines Zweiwege-Systems auf, sondern stellen sich auch bei Zeitsteuerungsgeneratoren ein, die zur Erzeugung eines Testmustersignals in anderen Mehrwege-Systemen (einem Dreiwege-System, einem Vierwege-System, usw.) eingesetzt werden.

Aus der Druckschrift. DE 195 34 735 A1 ist eine Zeitsteuerungsgeneratoreinrichtung, die eine Mehrzahl von N Taktgeneratoren umfaßt, wobei N eine ganze Zahl gleich oder größer als 2 bezeichnet, bekannt. Die zeitliche Lage der Erzeugung eines von jedem der Taktgeneratoren abgegebenen Taktes wird auf der Basis von Daten gesteuert, die vorab gespeichert sind, um hierdurch einen Takt mit einer gewünschten zeitlichen Lage durch jeden der Taktgeneratoren zu erzeugen. Die von den einzelnen Taktgeneratoren erzeugten Signale werden kombiniert und über einen Treiber als das eigentliche Testsignal an den Prüfling angelegt. Auf der Grundlage der in den Prüfmustern enthaltenen Informationen wird das Prüfsignal im Logikschaltungsabschnitt mittels Logik-Verzögerungsschaltungen, die eine taktsynchrone Verzögerung vornehmen, Logik- Verzögerungssteuerschaltungen und Logikschaltungen zum Erzeugen variabler Verzögerungen, so verzögert, daß die Genauigkeit und die Auflösung bei der Formung der Taktflanken von Prüfsignalen verbessert werden. Dabei handhaben ein erstes ODER-Gatter, eine erste der Logik- Verzögerungssteuerschaltungen und eine erste der Logikschaltungen den zeitlichen Verlauf der Anstiegsflanken der Prüfsignale, während ein zweites ODER-Gatter, eine zweite der Logik- Verzögerungssteuerschaltungen und eine zweite der Logikschaltungen den zeitlichen Verlauf der Abfallflanken der Prüfsignale handhaben.

KURZFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Zeitsteuerungsgenerators, der imstande ist, Daten zu speichern, die angeben, daß ein Zeitsteuerungssignal in dem nächsten Zyklus zu erzeugen ist, und zwar auch im Fall der Erzeugung eines Testmustersignals in einem Mehrwege-System.

Ferner wird durch die vorliegende Erfindung, ein Zeitsteuerungsgenerator geschaffen, der imstande ist, Daten zu speichern, die angeben, daß ein Zeitsteuerungssignal in einem nachfolgenden Zyklus bis hin zu dem vierfachen der Periode zu erzeugen ist, sofern der Wert aller jeweiligen Periodendaten konstant ist, und zwar auch im Fall der Erzeugung eines Testmustersignals in einem Zweiwege-System.

Zur Lösung der vorstehend genannten Aufgabe wird gemäß einem Aspekt der vorliegenden Erfindung ein Zeitsteuerungsgenerator geschaffen, der umfaßt: eine Mehrzahl von N Zeitsteue­ rungsgeneratoren, wobei N eine ganze Zahl gleich oder größer als 2 bezeichnet und jeder der N Zeitsteuerungsgeneratoren einen Taktgenerator, einen Periodengenerator und eine Taktdatenver­ arbeitungsschaltung enthält, und wobei die Zeitsteuerungsgeneratoreinrichtung derart ausgelegt ist, daß die zeitliche Lage der Erzeugung eines von jedem der Taktgeneratoren ausgegebenen Takts auf der Basis von Daten gesteuert wird, die bereits zuvor in einem Speicher gespeichert worden sind, der in jedem der Taktgeneratoren vorhanden ist, um hierdurch einen Takt mit einer gewünschten zeitlichen Lage durch jeden der Taktgeneratoren zu generieren, wobei jede der Taktdatenverarbeitungsschaltungen einen Multiplizierer zum Multiplizieren des Werts von aus einem Periodendatenspeicher der zugehörigen Taktdatenverarbeitungsschaltung ausgelesenen Periodendaten mit dem Faktor N, und einen Subtrahierer zum Ausführen einer Subtraktion zwischen den Periodendaten, die durch den Multiplizierer mit dem Faktor N multipliziert worden sind, oder den aus dem Periodendatenspeicher ausgelesenen Periodendaten und Taktdaten enthält, die von außen her zugeführt werden, wobei die Zeitsteuerungsgeneratoreinrichtung weiterhin umfaßt: eine Einrichtung zum Zuführen der aus dem Periodendatenspeicher ausgelese­ nen Periodendaten an jeden der Multiplizierer, um die Periodendaten mit N zu multiplizieren, und um hierdurch ein Steuersignal für jede der Taktdatenverarbeitungsschaltungen zu erzeugen, wobei diese Zuführung der Periodendaten zu jedem der Multiplizierer jedoch lediglich in demjeni­ gen Fall erfolgt, daß N oder mehr Periodendaten aufeinanderfolgend vorhanden sind und die Periode von allen diesen Periodendaten konstant ist, wobei es das Steuersignal ermöglicht, einen Subtraktionswert, der an einem Ausgangsanschluß jedes der Subtrahierer abgegeben wird, und eine Nächster-Kennung, die an einem Übertragsignal-Ausgangsanschluß jedes der Subtrahierer dann abgegeben wird, wenn der Wert der Taktdaten größer ist als derjenige der mit dem Faktor N multiplizierten Periodendaten, in dem Speicher jedes der Taktgeneratoren zu speichern, wobei die Nächster-Kennung angibt, daß ein Takt in dem nächsten Zyklus zu erzeugen ist, so daß dann in einem Fall, bei dem jeder der Zeitsteuerungsgeneratoren in einem N-Wege-System betrieben wird und Taktdaten zur Erzeugung eines Takts zu einem gewünschten Zeitpunkt in dem nächsten Zyklus zusammen mit aus dem zugehörigen Periodendatenspeicher ausgelesenen Periodendaten zugeführt werden, eine Nächster-Kennung, die an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird, und der Subtraktionswert, der an dem Ausgangsan­ schluß des zugehörigen Subtrahierers abgegeben wird, in dem Speicher des zugehörigen Taktgenerators gespeichert werden können.

Bei einem bevorzugten Ausführungsbeispiel wird die Zeitsteuerungsgeneratoreinrichtung in einem Halbleiterbauelement-Testgerät eingesetzt, das derart ausgelegt ist, daß die zeitliche Lage der Erzeugung eines Takts, der von jedem der Taktgeneratoren abgegeben wird, auf der Basis von Daten gesteuert wird, die bereits vorab in einem in jedem der Taktgeneratoren vorhandenen Speicher gespeichert worden sind, um hierdurch einen Takt mit einer gewünschten zeitlichen Lage durch jeden der Taktgeneratoren zu generieren, wobei die in dieser Weise erzeugten Taktimpulse einer Multiplexbehandlung zur Erzeugung eines Testmustersignals für den Test eines Halbleiterbauelements unter Einsatz der multiplex-behandelten Taktimpulse unterzogen werden, und wobei die Taktdatenverarbeitungsschaltung jedes der N Zeitsteuerungsgeneratoren einen Multiplizierer, an den Periodendaten angelegt werden, die aus dem Periodendatenspeicher der zugehörigen Taktdatenverarbeitungsschaltung ausgelesen werden, um hierdurch den Wert der zugeführten Periodendaten mit dem Faktor N zu multiplizieren; einen Subtrahierer mit einem Eingangsanschluß, an den die Periodendaten, die durch den Multiplizierer mit N multipliziert worden sind, oder die aus dem Periodendatenspeicher ausgelesenen Periodendaten angelegt werden, wobei der Subtrahierer zum Ausführen einer Subtraktion zwischen den mit N multipli­ zierten Periodendaten und Taktdaten ausgelegt ist, die von außen her an den anderen Eingangs­ anschluß des Subtrahierers angelegt werden; eine Wähleinrichtung zum Auswählen der an den Subtrahierer angelegten Taktdaten oder eines Subtraktionswerts, der an einem Ausgangsan­ schluß des Subtrahierers ausgegeben wird, um hierdurch die ausgewählte Größe an einen Speicher auszugeben, der in dem zugehörigen Taktgenerator vorhanden ist; eine erste Steuerein­ richtung zum Steuern der Wähleinrichtung derart, daß die an den Subtrahierer angelegten Taktdaten ausgewählt werden, wenn der Wert der Taktdaten kleiner ist als derjenige der Periodendaten, um hierdurch zu verhindern, daß ein an dem Ausgangsanschluß des Subtrahierers abgegebener Subtraktionswert in dem Speicher des zugehörigen Taktgenerators gespeichert wird; und eine zweite Steuereinrichtung umfaßt, die dazu dient, lediglich in einem Fall, bei dem N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren Periode jeweils konstant ist, Periodendaten aus dem Periodendatenspeicher an den zugehörigen Multiplizierer zum Multiplizie­ ren der Periodendaten mi 46397 00070 552 001000280000000200012000285914628600040 0002019881319 00004 46278t dem Faktor N auszulesen, um hierdurch zu ermöglichen, daß der Subtraktionswert, der an dem Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, und eine Nächster-Kennung, die an einem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird, in dem Speicher des zugehörigen Taktgenerators gespeichert werden, wobei die Nächster-Kennung angibt, daß ein Takt in dem nächsten Zyklus zu erzeugen ist.

Die erste Steuereinrichtung enthält eine Torschaltung, die zwei Eingangsanschlüsse und einen Ausgangsanschluß umfaßt, wobei einer ihrer Eingangsanschlüsse mit dem Übertragsignal- Ausgangsanschluß des zugehörigen Subtrahierers verbunden ist, der andere Eingangsanschluß der Torschaltung an einen Sperrsignal-Zuführungsanschluß angeschlossen ist, und der Aus­ gangsanschluß der Torschaltung mit einem Steueranschluß der zugehörigen Wähleinrichtung und des Speichers bzw. dem Speicher des zugehörigen Taktgenerators verbunden ist, wobei in einem Fall, bei dem jeder Zeitsteuerungsgenerator in einem N-Wege-System betrieben wird, die erste Steuereinrichtung ein Sperrsignal an den anderen Eingangsanschluß der Torschaltung über den Sperrsignal-Zuführungsanschluß anlegt, um hierdurch zu verhindern, daß die Wähleinrichtung selektiv den Subtraktionswert ausgibt, der an dem Ausgangsanschluß des zugehörigen Subtrahie­ rers abgegeben wird, und auch zu verhindern, daß die Torschaltung die Nächster-Kennung durch sie hindurchleitet, die an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird.

Die zweite Steuereinrichtung umfaßt eine Torschaltung, die zwei Eingangsanschlüsse und einen Ausgangsanschluß aufweist, wobei ein Eingangsanschluß der Torschaltung mit dem Übertrag­ signal-Ausgangsanschluß des zugehörigen Subtrahierers verbunden ist, der andere Eingangsan­ schluß der Torschaltung an einen Aktivierungssignalzuführungsanschluß angeschlossen ist und der Ausgangsanschluß der Torschaltung mit einem Steueranschluß der zugehörigen Wähleinrich­ tung und des Speichers bzw. dem Speicher des zugehörigen Taktgenerators verbunden ist, wobei lediglich in einem Fall, bei dem N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren jeweilige Periode konstant ist, die zweite Steuereinrichtung ein Aktivierungssignal an den anderen Eingangsanschluß der Torschaltung über den Aktivierungssignal-Zuführungsanschluß anlegt, um hierdurch die Wähleinrichtung dahingehend zu aktivieren, daß diese selektiv den Subtraktionswert ausgibt, der von dem Ausgangsanschluß des zugeordneten Subtrahierers ausgegeben wird, und auch die Torschaltung dahingehend zu aktivieren, daß diese die Nächster- Kennung durch sie hindurch leitet, die an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird.

Die erste Steuereinrichtung und die zweite Steuereinrichtung benutzen gemeinsam eine Torschal­ tung, die zwei Eingangsanschlüsse und einen Ausgangsanschluß umfaßt, wobei ein Eingangsan­ schluß der Torschaltung an den Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers angeschlossen ist, der andere Eingangsanschluß der Torschaltung mit einem Sperrsignal- Zuführungsanschluß und einem Aktivierungssignal-Zuführungsanschluß verbunden ist, und der Ausgangsanschluß der Torschaltung an einen Steueranschluß der zugehörigen Wähleinrichtung und den Speicher des zugehörigen Generators angeschlossen ist, wobei im Fall des Betriebs jedes Zeitsteuerungsgenerators in einem N-Wege-System ein Sperrsignal an den anderen Eingangsan­ schluß der Torschaltung über den Sperrsignal-Zuführungsanschluß angelegt wird, um hierdurch zu verhindern, daß die Wähleinrichtung selektiv den Subtraktionswert ausgibt, der an dem Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, und auch zu verhindern, daß die Torschaltung die Nächster-Kennung, die an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, durch sie hindurch leitet, wobei lediglich in einem Fall, bei dem N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren Periode jeweils einen konstanten Wert aufweist, ein Aktivierungssignal an den anderen Eingangsanschluß der Torschaltung über den Aktivierungssignal-Zuführungsanschluß angelegt wird, um hierdurch die Wähleinrichtung dahingehend zu aktivieren, daß sie selektiv den Subtraktionswert ausgibt, der an dem Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, und auch die Torschaltung dahingehend zu aktivieren, daß sie die Nächster-Kennung, die an dem Übertrag­ signal-Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, durch sie hindurch leitet.

Der Sperrsignal-Zuführungsanschluß und der Aktivierungssignal-Zuführungsanschluß können an den anderen Eingangsanschluß der Torschaltung über ein ODER-Glied angeschlossen sein. Zusätzlich kann die Torschaltung, die gemeinsam von der ersten Steuereinrichtung und der zweiten Steuereinrichtung benutzt wird, durch ein UND-Glied gebildet sein, wobei der Subtrahie­ rer die Taktdaten von den mit N multiplizierten Periodendaten lediglich in einem Fall subtrahiert, bei dem N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren jeweilige Periode einen konstanten Wert aufweist, und dann, wenn das Ergebnis der Subtraktion einen negativen Wert (minus) besitzt, eine Nächster-Kennung mit dem logischen Pegel H an dem Übertragsignal- Ausgangsanschluß abgegeben wird und ein Sperrsignal mit dem logischen Pegel L an den Sperrsignal-Zuführungsanschluß angelegt wird, und ein Aktivierungssignal mit dem logischen Pegel H an den Aktivierungssignal-Zuführungsanschluß angelegt wird.

In dem Periodendatenspeicher jeder der Taktdatenverarbeitungsschaltungen sind unterschiedliche Arten von Periodendaten bereits vorab seitens einer Hauptsteuereinrichtung gespeichert, wobei jeder der Subtrahierer eine Subtraktion zwischen den Periodendaten, die aus dem zugehörigen Periodendatenspeicher ausgelesen werden, oder den Periodendaten, die durch den zugehörigen Multiplizierer mit dem Faktor N multipliziert worden sind, und Taktdaten ausführt, die von der Hauptsteuereinrichtung zugeführt werden, wobei die Nächster-Kennung an dem Übertragsignal- Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird, wenn der Wert der Taktda­ ten größer als der Wert der mit dem Faktor N multiplizierten Periodendaten ist.

Weiterhin sind Kurzschlüsse bzw. Kurzschlußpfade zum jeweiligen Umgehen des zugehörigen Multiplizierers aus den Multiplizierern, und eine Schalteinrichtung zum jeweiligen Einschal­ ten/Ausschalten des zugehörigen Kurzschlußpfads aus den Kurzschlußpfaden vorgesehen, wobei lediglich in einem Fall, bei dem N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren jeweilige Periode einen konstanten Wert aufweist, jede der Schalteinrichtungen den zugehörigen Kurzschlußpfad ausschaltet.

Ferner werden auf der Basis von Zeitsteuerungseinstellinformationen, die von einem Mustergene­ rator an die zugehörige Taktdatenverarbeitungsschaltung aus den Taktdatenverarbeitungsschal­ tungen angelegt werden, Periodendaten aus dem Periodendatenspeicher der zugehörigen Taktdatenverarbeitungsschaltung ausgelesen, wobei die Periodendaten den Zeitsteuerungsein­ stellinformationen entsprechen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt ein Blockschaltbild, das den Schaltungsaufbau eines Ausführungsbeispiels des Zeitsteuerungsgenerators gemäß der vorliegenden Erfindung zusammen mit einem Mustergenerator, einer Wellenformungseinrichtung und einem Wellenformgenerator veranschaulicht;

Fig. 2 zeigt eine schematische Darstellung, die ein Beispiel für die entsprechende Beziehung zwischen Zeitsteuerungseinstellinformationen, die an den in Fig. 1 gezeigten Zeitsteue­ rungsgenerator angelegt werden, und vorab festgelegten Periodendaten und Taktda­ ten, die von einer Hauptsteuereinrichtung zugeführt werden, sowie dem vorab festge­ legten Inhalt eines Taktdatenspeichers veranschaulicht;

Fig. 3 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise des in Fig. 1 dargestellten Zeitsteuerungsgenerators;

Fig. 4 zeigt ein Blockschaltbild zur Erläuterung des allgemeinen Aufbaus eines herkömmlichen IC-Testers;

Fig. 5 zeigt ein Blockschaltbild, das einen Schaltungsaufbau des herkömmlichen Zeitsteue­ rungsgenerators zusammen mit einem Mustergenerator, einer Wellenformungseinrich­ tung und einem Wellenformgenerator veranschaulicht;

Fig. 6 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise des in Fig. 5 dargestellten Zeitsteuerungsgenerators;

Fig. 7 zeigt eine schematische Darstellung, die ein Beispiel für die entsprechende Beziehung zwischen Zeitsteuerungseinstellinformationen, die an den in Fig. 5 gezeigten Zeitsteue­ rungsgenerator angelegt werden, und zuvor festgelegten Periodendaten und Taktdaten, die von einer Hauptsteuereinrichtung zugeführt werden, sowie dem vorab festgelegten Inhalt eines Taktdatenspeichers veranschaulicht;

Fig. 8 zeigt ein Blockschaltbild, das einen Schaltungsaufbau des Zeitsteuerungsgenerators eines Zweiwege-Systems, das in einem herkömmlichen IC-Tester benutzt wird, zusammen mit einem Mustergenerator, einer Wellenformungseinrichtung und einem Wellenformgenerator veranschaulicht;

Fig. 9 zeigt eine schematische Darstellung, in der ein Beispiel für die entsprechende Bezie­ hung zwischen Zeitsteuerungseinstellinformationen, die an den in Fig. 8 dargestellten Zeitsteuerungsgenerator angelegt werden, und vorab festgelegten Periodendaten und Taktdaten, die von einer Hauptsteuereinrichtung zugeführt werden, bzw. dem vorab festgelegten Inhalt eines Taktdatenspeichers dargestellt ist;

Fig. 10 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Zeitsteuerungsgenerators, der in Fig. 8 gezeigt ist;

Fig. 11 zeigt ein Zeitdiagramm zur noch weiter gehenden Erläuterung der Arbeitsweise des in Fig. 8 gezeigten Zeitsteuerungsgenerators im einzelnen;

Fig. 12 zeigt eine schematische Darstellung zur Erläuterung eines Nachteils bei dem in Fig. 8 gezeigten Zeitsteuerungsgenerator;

Fig. 13 zeigt ein Zeitdiagramm zur Erläuterung eines Nachteils bei dem in Fig. 8 gezeigten Zeitsteuerungsgenerator; und

Fig. 14 zeigt eine schematische Darstellung, in der ein Beispiel für eine entsprechende Beziehung zwischen Zeitsteuerungseinstellinformationen, die an den in Fig. 8 gezeigten Zeitsteuerungsgenerator angelegt werden, und vorab festgelegten Periodendaten und Taktdaten, die von einer Hauptsteuereinrichtung zugeführt werden, bzw. dem vorab festgelegten Inhalt eines Taktdatenspeichers dargestellt ist.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nachfolgend wird ein Ausführungsbeispiel des in Übereinstimmung mit der vorliegenden Erfindung stehenden Zeitsteuerungsgenerators im einzelnen unter Bezugnahme auf die Fig. 1 bis 3 beschrieben. Hierbei sind in Fig. 1 die Schaltungen und Elemente, die den in Fig. 8 gezeigten Schaltungen und Elementen entsprechen, mit den gleichen Bezugszeichen versehen, und es wird deren Beschreibung weggelassen, soweit sie nicht erforderlich ist.

Fig. 1 zeigt ein Blockschaltbild, in dem der Schaltungsaufbau eines Ausführungsbeispiels des in Übereinstimmung mit der vorliegenden Erfindung stehenden Zeitsteuerungsgenerators zusammen mit einem Mustergenerator, einer Wellenformungseinrichtung und einem Wellenformgenerator dargestellt ist. Hierbei ist ein Fall veranschaulicht, bei dem die vorliegende Erfindung bei einem Zeitsteuerungsgenerator eingesetzt wird, der zur Erzeugung eines Testmustersignals in einem Zweiwege-System benutzt wird.

Ähnlich wie bei den in Fig. 8 gezeigten herkömmlichen Zeitsteuerungsgeneratoren umfaßt ein Zeitsteuerungsgenerator 13A eines Satzes einen Periodengenerator 21A, einen Taktgenerator 22A, der einen Taktdatenspeicher 24A enthält, und eine Taktdatenverarbeitungsschaltung 23A. Der Zeitsteuerungsgenerator 13B des anderen Satzes weist einen Periodengenerator 21B, einen Taktgenerator 22B, der einen Taktdatenspeicher 24B enthält, und eine Taktdatenverarbeitungs­ schaltung 23B auf.

Bei der vorliegenden Erfindung umfassen die Taktdatenverarbeitungsschaltungen 23A und 23B der beiden Sätze jeweils Periodendatenspeicher 23MA bzw. 23MB, Subtrahierer 25A bzw. 25B, die jeweils zwei Eingangsanschlüsse A und B, einen Ausgangsanschluß und einen Übertragsignal- Ausgangsanschluß CR enthalten, UND-Glieder 26A bzw. 26B, die jeweils zwei Eingangsan­ schlüsse und einen Ausgangsanschluß aufweisen, Multiplexer 27A bzw. 27B, die jeweils zwei Eingangsanschlüsse A und B, einen Ausgangsanschluß und einen Steueranschluß S umfassen, Multiplizierer 28A bzw. 28B, die jeweils einen Eingangsanschluß und einen Ausgangsanschluß aufweisen, Schalter 30A bzw. 30B, durch die Pfade zum Kurzschließen der Multiplizierer 28A bzw. 28B selektiv einschaltbar und abschaltbar sind, und ODER-Glieder 29A bzw. 29B, die jeweils zwei Eingangsanschlüsse und einen Ausgangsanschluß enthalten. Dies bedeutet, daß zusätzlich zu dem Schaltungsaufbau der Taktdatenverarbeitungsschaltungen 23A und 23B bei den herkömmlichen, in Fig. 8 gezeigten Zeitsteuerungsgeneratoren noch die Multiplizierer 28A und 28B, die Schalter 30A und 30B, und die ODER-Glieder 29A und 29B hinzugefügt sind.

Die Eingangsanschlüsse der Multiplizierer 28A und 28B sind unter Zwischenschaltung der mit ihnen in Reihe geschalteten Periodendatenspeicher 23MA bzw. 23MB mit den Eingangsanschlüs­ sen T1A bzw. T1B verbunden, an die die Periodendaten RATDAT der Zeitsteuerungsgeneratoren 23A bzw. 23B angelegt sind. Die Ausgangsanschlüsse der Multiplizierer 28A und 28B sind mit den Eingangsanschlüssen B der Subtrahierer 25A bzw. 25B verbunden. Zusätzlich sind zwischen den Eingangs- und Ausgangsanschlüssen der Multiplizierer 28A bzw. 28B jeweils Kurzschluß­ schaltungen zum Erzielen eines Kurzschlusses vorgesehen, und es sind die Schalter 30A bzw. 30B in diese Kurzschlußschaltungen bzw. Kurzschlußpfade eingefügt.

Die Schalter 30A und 30B werden lediglich in einem Fall ausgeschaltet gehalten, bei dem die Periodendaten RATDAT, die aus den Periodendatenspeichern 23MA und 23MB auf der Grundlage von Zeitsteuerungseinstellinformationen, die von den Mustergeneratoren 12A und 12B ausgege­ ben werden, ausgelesen werden, jeweils aufeinanderfolgend konstante Perioden besitzen. Demzufolge werden in diesem Fall die Periodendaten nach einer Multiplikation mit N durch jeden der Multiplizierer 28A bzw. 28B an einen Eingangsanschluß B jedes der Subtrahierer 25A bzw. 25B angelegt.

Hierbei ist der Multiplikationsfaktor N der Multiplizierer 28A und 28B eine ganze Zahl, die gleich 2 oder größer als 2 ist und die gleich groß ist wie die gesamte Anzahl von Taktgeneratoren, die bei der Erzeugung eines Testmustersignals in einem Mehrweg-System (System mit N Wegen) benutzt werden. Bei dem gezeigten Beispiel werden zwei Taktgeneratoren 22A und 22B eingesetzt, so daß N folglich gleich 2 ist.

Demzufolge werden die Periodendaten RATDAT, die aus den Periodendatenspeichern 23MA bzw. 23MB ausgelesen werden, durch die Multiplizierer 28A und 28B mit N multipliziert, so daß sie an die einen Eingangsanschlüsse B der Subtrahierer 25A bzw. 25B angelegt werden, oder sie werden alternativ unter Umgehung der Multiplizierer 28A bzw. 28B geleitet, so daß sie direkt an die einen Eingangsanschlüsse B der Subtrahierer 25A bzw. 25B angelegt werden.

Bei der vorhergehenden Festlegung von Daten (von Taktdaten und Kennungen) in den Taktdaten­ speichern 24A und 24B der Taktgeneratoren 22A und 22B werden die von der Hauptsteuerein­ richtung zugeführten Taktdaten CLDAT an Eingangsanschlüsse T2A und T2B der Zeitsteuerungs­ generatoren 23A und 23B angelegt. Die Eingangsanschlüsse T2A und T2B sind gleichartig wie bei den herkömmlichen, in Fig. 8 gezeigten Zeitsteuerungsgeneratoren mit den anderen Ein­ gangsanschlüssen A der Subtrahierer 25A und 25B und den einen Eingangsanschlüssen A der Multiplexer 27A und 27B verbunden. Die Ausgangsanschlüsse der Subtrahierer 25A und 25B sind an die anderen Eingangsanschlüsse B der Multiplexer 27A bzw. 27B angeschlossen, wobei die Übertragsignal-Ausgangsanschlüsse CR der Subtrahierer mit den einen Eingangsanschlüssen der UND-Glieder 26A bzw. 26B verbunden sind. Die Ausgangsanschlüsse der UND-Glieder 26A und 26B sind an die Steueranschlüsse S der Multiplexer 27A bzw. 27B und an die Taktdaten­ speicher 24A bzw. 24B angeschlossen, und es sind die Ausgangsanschlüsse der Multiplexer 27A und 27B mit den Taktdatenspeichern 24A bzw. 24B verbunden.

Bei diesem Ausführungsbeispiel sind die Ausgangsanschlüsse der ODER-Glieder 29A und 29B an die anderen Eingangsanschlüsse der UND-Glieder 26A bzw. 26B angeschlossen, und es sind mit den einen Eingangsanschlüssen der ODER-Glieder 29A und 29B in gleicher Weise wie bei den herkömmlichen, in Fig. 8 gezeigten Zeitsteuerungsgeneratoren Moduseinstellanschlüsse MTA1 bzw. MTB1 verbunden, an die ein Signal mit dem logischen H im Fall eines Einwegmodus bzw. ein Signal mit dem logischen Pegel L in dem Fall des Zweiwege-Modus angelegt wird.

Weiterhin sind zweite Moduseinstellanschlüsse MTA2 und MTB2 mit den anderen Eingangsan­ schlüssen der ODER-Glieder 29A bzw. 29B verbunden. Ein Signal mit dem logischen Pegel H wird an die zweiten Moduseinstellanschlüsse MTA2 und MTB2 selbst bei einem Zweiwege- Modus angelegt, sofern die Periodendaten RATDAT aufeinanderfolgend einen konstanten Wert aufweisen. Während des Anlegens eines Signals mit dem logischen Pegel H an die zweiten Moduseinstellanschlüsse MTA2 und MT82 werden die Schalter 30A und 30B ausgeschaltet gehalten.

Die Subtrahierer 25A und 25B subtrahieren die Daten, die an ihre Eingangsanschlüsse A angelegt werden, von den an ihre Eingangsanschlüsse B angelegten Daten (B - A). Bei diesem Ausfüh­ rungsbeispiel werden, wie vorstehend beschrieben, lediglich in demjenigen Fall, bei dem die Periodendaten RATDAT, die aus den Periodendatenspeichern 23MA und 23MB ausgelesen werden, aufeinanderfolgend jeweils eine konstante Periode haben, die Schalter 30A und 30B im abgeschalteten Zustand halten, und es werden demzufolge in diesem Fall die Periodendaten, die durch die Multiplizierer 28A und 28B mit dem Faktor 2 multipliziert worden sind, an die einen Eingangsanschlüsse B der Subtrahierer 25A bzw. 25B angelegt. In den anderen Fällen sind die Schalter 30A und 30B im eingeschalteten Zustand gehalten, und es laufen demzufolge die Periodendaten durch die Kurzschlußpfade hindurch und werden direkt an die einen Eingangsan­ schlüsse B der Subtrahierer 25A bzw. 25B angelegt. Als Ergebnis dessen subtrahieren die Subtrahierer 25A und 25B die Taktdaten CLDAT von den Periodendaten RATDAT, die von den Multiplizierern 28A und 28B mit dem Faktor 2 multipliziert worden sind, oder von den Perioden­ daten RATDAT, die nicht durch die Multiplizierer 28A und 28B geleitet sind und nicht multipli­ zierte Werte aufweisen (B - A).

Nachfolgend wird die Arbeitsweise der in der vorstehend erläuterten Weise aufgebauten Zeitsteuerungsgeneratoren beschrieben.

Gleichartig wie die herkömmlichen Zeitsteuerungsgeneratoren wird von der Hauptsteuereinrich­ tung (siehe Fig. 4) im Fall des Betriebs der Zeitsteuerungsgeneratoren in einem Zweiwege-System ein dem logischen Pegel L aufweisendes Signal 2WEG(L) an die Moduseinstellanschlüsse MTA1 bzw. MTB1 angelegt. Dieses den logischen Pegel L aufweisende Signal 2WEG(L) läuft durch die ODER-Glieder 29A und 29B hindurch zu den anderen Eingangsanschlüssen der UND-Glieder 26A bzw. 26B, die ihrerseits wiederum stets in dem deaktivierten Zustand gehalten werden, und es kann demzufolge selbst in einem Fall, bei dem ein Signal mit dem logischen Pegel H an den Übertragsignal-Ausgangsanschlüssen CR der Subtrahierer 25A und 25B auftritt, dieses Signal mit dem logischen Pegel H nicht durch die UND-Glieder 26A und 26B hindurch geleitet werden.

Wenn das den logischen Pegel L aufweisende Signal 2WEG(L) an die Moduseinstellanschlüsse MTA1 und MTB1 angelegt wird, werden die Schalter 30A und 30B im eingeschalteten Zustand gehalten. Als Ergebnis dessen laufen die Periodendaten, die aus den Periodendatenspeichern 23MA und 23MB ausgelesen werden, nicht durch die Multiplizierer 28A und 28B hindurch und werden direkt an die Eingangsanschlüsse B der Subtrahierer 25A und 25B angelegt.

Auf der anderen Seite wird aber im Fall des Betriebs der Zeitsteuerungsgeneratoren in einem Einweg-System ein den logischen Pegel H aufweisendes Signal 1 WEG(H) von der Hauptsteuerein­ richtung an die Moduseinstellanschlüsse MTA1 bzw. MTB1 angelegt. Als Ergebnis dessen werden die UND-Glieder 26A und 26B stets in dem aktivierten Zustand gehalten. Wenn demzu­ folge ein dem logischen H aufweisendes Signal an jedem bzw. einem der Übertragsignal- Ausgangsanschlüsse CR der Subtrahierer 25A und 25B auftritt, läuft dieses den hohen logischen Pegel H aufweisende Signal durch die UND-Glieder 26A und 26B hindurch zu den Steueran­ schlüssen S der Multiplexer 27A bzw. 27B und zu den Taktdatenspeichern 24A bzw. 24B.

Wenn das den logischen Pegel H aufweisende Signal 1 WEG(H) an die Moduseinstellanschlüsse MTA1 und MTB1 angelegt wird, werden die Schalter 30A und 30B ebenfalls eingeschaltet gehalten. Als Ergebnis dessen laufen die Periodendaten, die aus den Periodendatenspeichern 23MA und 23MB ausgelesen werden, nicht durch die Multiplizierer 28A und 28B hindurch, und werden direkt an die Eingangsanschlüsse B der Subtrahierer 25A und 25B angelegt.

Bei der vorhergehenden Festlegung von Daten in den Taktdatenspeichern 24A und 24B der Taktgeneratoren 22A und 22B werden die Zeitsteuerungseinstellinformationen TS von den Mustergeneratoren 12A und 12B an die Taktdatenverarbeitungsschaltungen 23A und 23B angelegt, und es werden im wesentlichen zur gleichen Zeit die Taktdaten CLDAT von der Hauptsteuereinrichtung an die Eingangsanschlüsse T2A und T2B der Zeitsteuerungsgeneratoren 13A bzw. 13B angelegt. Als Ergebnis dessen werden die Taktdaten CLDAT zu den Eingangsan­ schlüssen A der Subtrahierer 25A und 25B und zu den Eingangsanschlüssen A der Multiplexer 27A bzw. 27B gespeist. Auf der anderen Seite werden die Periodendaten RATDAT, die aus den Periodendatenspeichern 23MA und 23MB der Taktdatenverarbeitungsschaltungen 23A und 23B in Abhängigkeit von den Zeitsteuerungseinstellinformationen TS ausgelesen werden, an die Eingangsanschlüsse B der Subtrahierer 25A bzw. 25B angelegt, nachdem sie entweder durch die Multiplizierer 28A und 28B mit dem Faktor 2 multipliziert worden sind, oder nachdem sie durch die Kurzschlußpfade der Multiplizierer 28A und 28B geleitet worden sind.

Es sei angenommen, daß die Werte der Periodendaten RATDAT, die vorab in den Periodendaten­ speichern 23MA und 23MB gespeichert worden sind, und die Werte der Taktdaten CLDAT, die von der Hauptsteuereinrichtung zugeführt werden und die den Zeitsteuerungseinstellinformatio­ nen TS entsprechen, die von den Mustergeneratoren 12A und 12B erzeugt werden, die in Fig. 2 gezeigten Werte aufweisen. Hierbei wird angenommen, daß die Zeitsteuerungseinstellinformatio­ nen TS1 angeben, daß die Periodendaten RATDAT gleich 100 ns sind und daß die Taktdaten CLDAT gleich 60 ns sind; daß die Zeitsteuerungseinstellinformationen TS2 Werten entsprechen, die angeben, daß die Periodendaten RATDAT gleich 100 ns sind und die Taktdaten gleich 80 ns sind; daß die Zeitsteuerungseinstellinformationen TS3 Werten entsprechen, die angeben, daß die Periodendaten RATDAT gleich 100 ns sind und die Taktdaten gleich 320 ns sind; daß die Zeitsteuerungseinstellinformationen TS4 Werten entsprechen, die angeben, daß die Periodenda­ ten RATDAT gleich 100 ns sind und die Taktdaten gleich 240 ns sind; daß die Zeitsteuerungs­ einstellinformationen TS5 Werten entsprechen, die angeben, daß die Periodendaten RATDAT gleich 100 ns sind und die Taktdaten gleich 180 ns sind; und daß die Zeitsteuerungseinstell­ informationen TS6 Werten entsprechen, die angeben, daß die Periodendaten RATDAT gleich 100 ns sind und daß die Taktdaten gleich 90 ns sind.

Weiterhin sei angenommen, daß die Zeitsteuerungseinstellinformationen TS in der Reihenfolge TS1, TS2, TS3, TS4, TS5, TS6, . . . zugeführt werden (TS1 → TS2 → TS3 → TS4 → TS5 → TS6 . . .).

Da die Periodendaten, die aus den Periodendatenspeichern 23MA und 23MB der Taktdatenverar­ beitungsschaltungen 23A und 23B ausgelesen werden, in diesem Fall jeweils dieselbe konstante Periode aufweisen, wird ein Signal RATFIX(H) mit dem logischen Pegel H von der Hauptsteuer­ einrichtung 11 an die zweiten Moduseinstellanschlüsse MTA2 und MTB2 angelegt, und es werden die Schalter 30A und 30B jeweils ausgeschaltet gehalten.

Da es sich um ein Zweiwege-System handelt, werden die Testmusterdaten PTND und die Zeitsteuerungseinstellinformationen TS von den Mustergeneratoren 12A und 12B der jeweiligen Sätze in abwechselnden Zyklen generiert, und es werden die Zeitsteuerungseinstellinformationen TS an die entsprechenden Zeitsteuerungsgeneratoren 13A und 13B angelegt. Weiterhin sind die Periodengeneratoren 21A und 21B der jeweiligen Sätze so ausgelegt, daß sie die Zeitsteuerungs­ einstellinformationen TS jeweils gegenseitig senden und empfangen können.

In einem solchen Fall weisen die Zeitsteuerungseinstelldaten TS, die von den beiden Mustergene­ ratoren 12A und 12B erzeugt werden, jeweils den Wert TS1 + TS2, TS2 + TS3, TS3 + TS4, TS4 + TS5, TS5 + TS6 . . . auf. Da die Periodengeneratoren 21A und 21B derart ausgelegt sind, daß sie jeweils gegenseitig die Zeitsteuerungseinstellinformationen TS senden und empfangen können, erzeugt der Periodengenerator 21A sequentiell Periodenimpluse RTA mit einer Periode TS1 + TS2, einer Periode TS3 + TS4, einer Periode TS5 + TS6, . . ., wie dies in Fig. 3A gezeigt ist, und es erzeugt der Periodengenerator 21B sequentiell Periodenimpulse RTB mit einer Periode TS1 + TS2, einer Periode TS3 + TS4, einer Periode TS5 + TS6, . . ., wie dies in Fig. 3C dargestellt ist, wobei er zu einem Zeitpunkt beginnt, der um die Periode TS1 gegenüber dem Periodengene­ rator 21A verzögert ist.

Dies wird nachfolgend im einzelnen erläutert. Der Periodengenerator 21A erzeugt sequentiell Periodenimpulse RTIA mit einer Periode von 200 ns (100 ns + 100 ns), RT2A mit einer Periode von 200 ns (100 ns + 100 ns), RT3A mit einer Periode von 200 ns (100 ns + 100 ns), RT4A mit einer Periode von 200 ns (100 ns + 100 ns), . . ., wohingegen der Periodengenerator 21B sequentiell Periodenimpulse RT1B mit einer Periode von 200 ns (100 ns + 100 ns), RT2B mit einer Periode von 200 ns (100 ns + 100 ns), RT3B mit einer Periode von 200 ns)100 ns + 100 ns), . . . erzeugt, wobei er zu einem Zeitpunkt beginnt, der um die Periode von 100 ns (TS1) gegenüber dem Periodengenerator 21A verzögert ist.

Die beiden Taktgeneratoren 22A und 22B verzögern jeweils die an sie von den vorgeschalteten Periodengeneratoren 21A bzw. 21B angelegten Periodenimpulse RTA bzw. RTB in Abhängigkeit von den Taktdaten und einer Kennung (GLEICH oder NÄCHSTER), die vorab in den Taktdaten­ speichern 24A und 24B eingespeichert wurden, um hierdurch die Taktimpulse CLA bzw. CLB zu erzeugen, die in Fig. 3B bzw. Fig. 3D gezeigt sind.

In einem Zweiwege-System geben die beiden Periodengeneratoren 21A und 21B die Periodenim­ pulse RTA bzw. RTB abwechselnd mit Intervallen bzw. Zeitabständen aus, die der Summe aus den Werten von zwei Periodendaten entsprechen, die zwei durch ein Programm spezifizierten Zeitsteuerungseinstellinformationen entsprechen, wobei die Intervalle jeweils als die Perioden der Periodengeneratoren 21A bzw. 21B definiert sind.

In dem ersten, mit dem Periodenimpuls RT1A verknüpften Zyklus wird der logische Pegel L an dem Übertragsignal-Ausgangsanschluß CR des Subtrahierers 25A ausgegeben, da die Perioden­ daten mit dem Wert 100 ns größer sind als die Taktdaten mit dem Wert 60 ns. Als Ergebnis dessen werden die Taktdaten mit dem Wert 60 ns direkt in dem Taktdatenspeicher 24A so, wie sie sind, (d. h. als 60 ns) gespeichert, und es wird gleichzeitig hiermit eine Gleichheits-Kennung "GLEICH", die angibt, daß ein Taktimpuls in der gleichen Periode zu erzeugen ist, in dem Taktdatenspeicher 24A gespeichert.

In dem zweiten, mit dem Periodenimpuls RT1B verknüpften Zyklus wird ebenfalls ein Signal mit dem logischen Pegel L an dem Übertragsignal-Ausgangsanschluß CR des Subtrahierers 25B abgegeben, da die Periodendaten mit dem Wert 100 ns größer sind als die Taktdaten mit dem Wert 80 ns. Als Ergebnis dessen werden die Taktdaten mit dem Wert 80 ns direkt in den Taktdatenspeicher 24B so, wie sie sind (d. h. als 80 ns), gespeichert, und es wird gleichzeitig hiermit eine Gleichheits-Kennung "GLEICH", die angibt, daß ein Taktimpuls in der gleichen Periode zu erzeugen ist, in dem Taktdatenspeicher 24B gespeichert.

In dem dritten, mit dem Periodenimpuls RT2A verknüpften Zyklus wird ein Signal mit dem logischen Pegel H an dem Übertragsignal-Ausgangsanschluß CR des Subtrahierers 25A abgege­ ben, da der Wert des doppelten der Periodendaten von 100 ns kleiner ist als die Taktdaten mit dem Wert 320 ns (die Periode dieses dritten Zyklus ist gleich 200 ns (TS3 + TS4), was dem doppelten dieser Periodendaten von 100 ns entspricht.

Wie vorstehend beschrieben, haben die Periodendaten stets den gleichen Wert von 100 ns, bzw., anders ausgedrückt, ist eine Vielzahl von Periodendaten mit jeweils dem gleichen Wert aufeinan­ derfolgend vorhanden, und es wird demzufolge ein Signal RATFIX(H) mit dem logischen Pegel H an die zweiten Moduseinstellanschlüsse MTA2 und MTB2 angelegt, so daß die Schalter 30A und 30B jeweils in dem ausgeschalteten Zustand gehalten werden.

Demzufolge läuft das Signal RATFIX(H) mit dem logischen Pegel H durch das ODER-Glied 29A hindurch zu dem anderen Eingangsanschluß des UND-Glieds 26A, das als Folge hiervon in dem aktivierten Zustand gehalten wird.

Der Subtrahierer 25A arbeitet derart, daß er 320 ns von (100 ns × 2) subtrahiert. Da das Ergebnis der Subtraktion -120 ns lautet, gibt der Subtrahierer 25A ein Übertragsignal mit dem logischen Pegel H an seinem Übertragsignal-Ausgangsanschluß CR ab. Das UND-Glied 26A wird im aktivierten Zustand gehalten und es läuft folglich dieses Signal mit dem logischen Pegel H durch das UND-Glied 26A hindurch zu dem Steueranschluß S des Multiplexers 27A. Da der Multiplexer 27A seinen Eingangsanschluß B selektiert, wenn der logische Pegel H an seinen Steueranschluß S angelegt wird, wird der absolute Wert des Subtraktionsergebnisses oder der Wert (-120 ns) des Subtrahierers 25A an den Taktdatenspeicher 24A angelegt. Zur gleichen Zeit wird das Signal mit dem logischen Pegel H auch an den Taktdatenspeicher 24A angelegt. Als Ergebnis dessen werden in dem Taktdatenspeicher 24A der absolute Wert (120 ns) des von dem Subtrahierer 25A gebildeten Subtraktionsergebnisses und eine Nächster-Kennung "NÄCHSTER" gespeichert, die angibt, daß ein Taktimpuls in dem nächsten Zyklus zu erzeugen ist.

In dem vierten, mit dem Periodenimpuls RT2B verknüpften Zyklus wird an dem Übertragsignal- Ausgangsanschluß CR des Subtrahierers 25B ein logischer Pegel H abgegeben, da der Wert des doppelten der Periodendaten von 100 ns kleiner ist als die Taktdaten mit der Größe 240 ns (die Periode dieses vierten Zyklus beträgt 200 ns (TS4 + TS5), was das doppelte dieser Periodendaten von 100 ns ist). Demzufolge läuft ein Signal RATFIX(H) mit dem hohen logischen Pegel H durch das ODER-Glied 29B hindurch zu dem anderen Eingangsanschluß des UND-Glieds 26B, das als Folge hiervon in aktiviertem Zustand gehalten wird.

Der Subtrahierer 25B arbeitet derart, daß er 240 ns von (100 ns × 2) subtrahiert. Da das Ergebnis der Subtraktion -40 ns lautet, gibt der Subtrahierer 25B an seinem Übertragsignal- Ausgangsanschluß CR an Übertragsignal mit dem logischen Pegel H an. Das UND-Glied 26B wird in dem aktivierten Zustand gehalten, und es gelangt folglich dieses Signal mit dem logischen Pegel H durch das UND-Glied 26B hindurch zu dem Steueranschluß S des Multiplexers 27B. Da der Multiplexer 27B seinen Ausgangsanschluß B selektiert, wenn der logische Pegel H an seinen Steueranschluß S angelegt wird, wird der absolute Wert des von dem Subtrahierer 25B gebilde­ ten Subtraktionsergebnisses (-40 ns) an den Taktdatenspeicher 24B angelegt. Zur gleichen Zeit wird dieses Signal mit dem logischen Pegel H auch an den Taktdatenspeicher 24B angelegt. Als Ergebnis dessen werden in dem Taktdatenspeicher 24B der absolute Wert (40 ns) des von dem Subtrahierer 25B gebildeten Subtraktionsergebnisses und eine Nächster-Kennung "NÄCHSTER" gespeichert, die angibt, daß ein Taktimpuls in dem nächsten Zyklus zu generieren ist.

In dem fünften, mit dem Periodenimpuls RT3A verknüpften Zyklus wird an dem Übertragsignal- Ausgangsanschluß CR des Subtrahierers 25A ein Signal mit dem logischen Pegel L ausgegeben, da die Periodendaten mit dem Wert 100 ns größer sind als die Taktdaten von 180 ns (die Periode dieses fünften Zyklus ist gleich 200 ns (TS5 + TS6), was das doppelte dieser Periodendaten von 100 ns ist). Als Ergebnis dessen werden die Taktdaten mit dem Wert 180 ns direkt in dem Taktdatenspeicher 24A so, wie sie sind (nämlich als 180 ns), gespeichert, und es wird gleichzei­ tig hiermit eine Gleichheitskennung "GLEICH", die angibt, daß ein Taktimpuls in der gleichen Periode zu erzeugen ist, in dem Taktdatenspeicher 24A gespeichert.

In dem sechsten, mit dem Periodenimpuls RT3B verknüpften Zyklus wird an dem Übertragsignal- Ausgangsanschluß CR des Subtrahierers 25B ein Signal mit dem logischen Pegel L abgegeben, da die Periodendaten von 100 ns größer sind als die Taktdaten mit dem Wert 90 ns. Als Ergebnis dessen werden die Taktdaten mit dem Wert 90 ns direkt in dem Taktdatenspeicher 24B so, wie sie sind (nämlich als 90 ns), gespeichert, und es wird gleichzeitig hiermit eine Gleichheitskennung "GLEICH", die angibt, daß ein Taktimpuls in der gleichen Periode zu erzeugen ist, in dem Taktdatenspeicher 24B gespeichert.

Wenn eine Mehrzahl von Periodendaten, die aus den Periodendatenspeichern 23MA und 23MB der Taktdatenverarbeitungsschaltungen 23A und 23B in Abhängigkeit von den Zeitsteuerungs­ einstellinformationen ausgelesen werden, Periodendaten sind, die jeweils aufeinanderfolgend die gleiche Periode besitzen, wird in der vorstehend angegebenen Weise automatisch von der Hauptsteuereinrichtung ein Signal RATFIX(H) mit dem logischen Pegel H an die zweiten Modus­ einstellanschlüsse MTA2 und MTB2 angelegt, so daß die Schalter 30A und 30B in dem ausge­ schalteten Zustand gehalten werden. Als Ergebnis dessen ist es möglich, daß dann, wenn die jeweiligen Periodendaten jeweils mit dem Faktor 2 durch die Multiplizierer 28A oder 28B multipliziert werden und das Ergebnis der Subtraktion, bei der die Taktdaten von dem doppelten Wert der Periodendaten subtrahiert werden, negativ (-) ist, eine Nächster-Kennung "NÄCHSTER", die von jedem der Subtrahierer 25A und 25B ausgegeben wird, in einem entsprechenden der Taktdatenspeicher 24A und 24B der Taktgeneratoren 22A und 22B gespeichert wird. Folglich sind oder werden die Kennungen und die Daten, die in Fig. 2 in den beiden rechten Spalten gezeigt sind, vorab in den beiden Taktdatenspeichern 24A und 248 gespeichert.

Auf der Grundlage der Kennungen und Taktdaten, die in den beiden rechten Spalten der Fig. 2 gezeigt sind, erzeugt der Taktgenerator 22A des einen Satzes einen Taktimpuls CL1A mit einer zeitlichen Lage, die um 60 ns gegenüber dem ersten Zyklusimpuls RT1A verzögert ist und in demselben Zyklus liegt, einen Taktimpuls CL2A mit einer zeitlichen Lage, die um 320 ns gegenüber dem dritten Zyklusimpuls RT2A verzögert ist und in dem nächsten Zyklus liegt, und einen Taktimpuls CL3A mit einer zeitlichen Lage, die um 180 ns gegenüber dem fünften Zyklusimpuls RT3A verzögert ist und in dem gleichen Zyklus liegt, wie dies in Fig. 3B gezeigt ist.

Auf der anderen Seite erzeugt der Taktgenerator 22B des anderen Satzes einen Taktimpuls CL1B zu einem Zeitpunkt, der um 80 ns gegenüber dem zweiten Zyklusimpuls RT1B verzögert ist und in dem gleichen Zyklus liegt, einen Taktimpuls CL2B zu einem Zeitpunkt, der um 240 ns gegenüber dem vierten Zyklusimpuls RT2B verzögert ist und in dem nächsten Zyklus liegt, und einen Taktimpuls CL3B zu einem Zeitpunkt, der um 90 ns gegenüber dem sechsten Zyklusimpuls RT3B verzögert ist und in dem gleichen Zyklus liegt, wie dies in Fig. 3D gezeigt ist.

Demgemäß ist es selbst in einem Fall, bei dem Testmustersignale in einem Zweiwege-System erzeugt werden, möglich, einen Takt in dem nächsten Zyklus zu generieren, und es ist in einem Fall, bei dem ein Benutzer ein Programm generiert, nicht notwendig, dem Umstand Beachtung zu schenken, daß die Taktdaten einen Wert aufweisen, der nicht jenseits des nächsten Zyklus liegt. Ferner wird dann, wenn zwei oder mehr Periodendaten aufeinanderfolgend erzeugt werden, die jeweils dieselbe Periode aufweisen, ein Signal mit dem logischen Pegel H automatisch an die zweiten Moduseinstellanschlüsse MTA und MTB angelegt, und es werden ferner die Schalter 30A und 30B in dem ausgeschalteten Zustand gehalten. Daher ist es möglich, daß eine Nächster- Kennung "NÄCHSTER", die angibt, daß ein Taktimpuls in dem nächsten Zyklus zu erzeugen ist, in den Taktdatenspeichern 24A und 24B gespeichert wird. Folglich kann eine Nächster-Kennung "NÄCHSTER" selbst in einem Fall, bei dem der Zeitsteuerungsgenerator in einem Zweiwege- System betrieben wird, in gleichartiger Weise wie im Fall des Betriebs des Zeitsteuerungsgenera­ tors in einem Einweg-System, in den Taktdatenspeichern 24A und 24B gespeichert werden. Demzufolge ist es ohne Entstehung irgendwelcher Probleme auch möglich, Speicher-ICs zu testen und zu messen, die jeweils alle ihre Betriebsvorgänge synchron mit Takten ausführen, die jeweils eine konstante Periode besitzen, wie es beispielsweise bei Speicher-ICs des synchronen Typs der Fall ist.

Auch wenn alle Periodendaten in den Periodendatenspeichern 23MA und 23MB, die den Zeitsteuerungseinstellinformationen TS entsprechen, einen Wert von 100 ns aufweisen, wie es in Fig. 2 gezeigt ist, werden in der Praxis in diesen Speichern vorab Periodendaten gespeichert, die unterschiedliche Längen oder Intervalle (ns) aufweisen, und es wählt ein Benutzer gewünschte Periodendaten aus diesen mittels eines Programms aus. Da die Reihenfolge des Auftretens der Zeitsteuerungseinstellinformationen TS durch einen Benutzer unter Einsatz eines Programms festgelegt wird, gibt es viele Reihenfolgen.

Bei dem vorstehend erläuterten Ausführungsbeispiel ist als Beispiel der Fall des Betriebs des Zeitsteuerungsgenerators in einem Zweiwege-System erläutert worden. Es versteht sich jedoch als Selbstverständlichkeit, daß die vorliegende Erfindung nicht auf einen solchen Fall beschränkt ist, bei dem Testmustersignale in einem Zweiwege-System erzeugt werden, und in gleichartiger Weise auch bei einem Zeitsteuerungsgenerator eingesetzt werden kann, der im Fall der Erzeu­ gung von Testmustersignalen in anderen Mehrweg-Systemen (Dreiweg-System, Vierweg-System, . . .) eingesetzt wird. Auch in solchen Fällen erübrigt es sich, festzustellen, daß die Mehrzahl bzw. der Multiplikationsfaktor N jedes der Multiplizierer 28A und 28B so gewählt ist, daß er gleich groß ist wie die Gesamtanzahl von Taktgeneratoren, die in diesem Mehrweg-System eingesetzt werden (im Fall eines Vierwege-Systems ist N beispielsweise gleich 4).

Weiterhin gibt es eine große Wahrscheinlichkeit, daß im Fall einer Mehrzahl von Periodendaten, die jeweils aufeinanderfolgend die gleiche Periode aufweisen, ein fehlerhafter Betrieb auftreten kann, falls irgendwelche Taktdaten in den Taktdatenspeichern gespeichert werden sollten, die angeben, daß ein Taktimpuls in einem nachfolgendem Zyklus erzeugt werden soll, der später als das 2 N-fache der Periode auftritt (der Zyklus nach dem nächsten Zyklus), und es ist demzufolge notwendig, zu beachten, daß solche Taktdaten nicht programmiert werden.

Wie aus den vorstehenden Ausführungen ersichtlich ist, ist die Ausgestaltung gemäß der vorliegenden Erfindung derart getroffen, daß ein Multiplizierer zum Multiplizieren irgendwelcher Periodendaten mit dem Faktor N vorhanden ist, und daß nur dann, wenn N oder mehr Perioden­ daten, die jeweils aufeinanderfolgend auftreten und dieselbe Periode mit einem konstanten Wert besitzen, die jeweiligen Periodendaten nach Multiplikation mit dem Faktor N seitens des Multipli­ zierers an einen Eingangsanschluß eines Subtrahierers angelegt werden, durch den Taktdaten, die an den anderen Eingangsanschluß des Subtrahierers von der Hauptsteuereinrichtung angelegt werden, von dem N-fachen der Periodendaten subtrahiert werden, und das Ergebnis der Subtraktion sowie ein an dem Übertragsignal-Ausgangsanschluß des Subtrahierers abgegebenes Signal zu einem Taktdatenspeicher geleitet werden können. Wenn eine Nächster-Kennung, die angibt, daß ein Takt in dem nächsten Zyklus zu erzeugen ist, von dem Übertragsignal-Ausgangs­ anschluß des Subtrahierers abgegeben wird, kann diese Nächster-Kennung daher in dem Taktdatenspeicher gespeichert werden. Als Ergebnis dessen kann selbst in dem Fall der Erzeu­ gung von Testmustersignalen in einem N-Wege-System ein Takt erzeugt werden, der bis zu dem nächsten Zyklus verzögert ist.

Es wird demgemäß der erhebliche Vorteil erzielt, daß sogar nicht nur ICs, die jeweils beispiels­ weise Daten ausgeben und an die ein Lesebefehl angelegt worden ist, nachdem der Zyklus gegenüber demjenigen Zyklus, der den Zeitpunkt enthält, zu dem der Lesebefehl erzeugt worden ist, zu dem nächsten Zyklus fortgeschritten ist, sondern auch ICs, die jeweils alle ihre Arbeits­ vorgänge unter Synchronisation mit Takten mit jeweils einer konstanten Periode ausführen, wie beispielsweise Speicher-ICs des synchronen Typs, unter Einsatz eines Zeitsteuerungsgenerators getestet und gemessen werden können, der im Fall der Erzeugung von Testmustersignalen in einem N-Wege-System eingesetzt wird.

Claims (13)

1. Zeitsteuerungsgeneratoreinrichtung, die eine Mehrzahl von N Zeitsteuerungsgenerato­ ren umfaßt, wobei N eine ganze Zahl gleich oder größer als 2 bezeichnet, und wobei jeder der N Zeitsteuerungsgeneratoren einen Taktgenerator, einen Periodengenerator und eine Taktdatenver­ arbeitungsschaltung enthält, wobei die Zeitsteuerungsgeneratoreinrichtung derart ausgelegt ist, daß die zeitliche Lage der Erzeugung eines von jedem der Taktgeneratoren abgegebenen Taktes auf der Basis von Daten gesteuert wird, die vorab in einem in jedem der Taktgeneratoren vorhandenen Speicher gespeichert sind, um hierdurch einen Takt mit einer gewünschten zeitlichen Lage durch jeden der Taktgeneratoren zu erzeugen, wobei jede der Taktdatenverarbei­ tungsschaltungen umfaßt:
einen Multiplizierer zum Multiplizieren eines Werts der aus dem Periodendatenspeicher der zugehörigen Taktdatenverarbeitungsschaltung ausgelesenen Periodendaten mit dem Faktor N, und
einen Subtrahierer zum Ausführen einer Subtraktion zwischen den Periodendaten, die durch den Multiplizierer mit N multipliziert worden sind, oder den Periodendaten, die aus dem Taktdatenspeicher ausgelesen werden, und von außen her zugeführten Taktdaten,
wobei die Zeitsteuerungsgeneratoreinrichtung weiterhin umfaßt:
eine Einrichtung zum Zuführen der aus dem Periodendatenspeicher ausgelesenen Perio­ dendaten lediglich dann, wenn N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren Periode jeweils konstant ist, zu jedem der Multiplizierer, um die Periodendaten mit dem Faktor N zu multiplizieren, wodurch ein Steuersignal an jede der Taktdatenverarbeitungsschaltun­ gen abgegeben wird, wobei es das Steuersignal ermöglicht, daß ein Subtraktionswert, der an einem Ausgangsanschluß jedes der Subtrahierer abgegeben wird, und eine Nächster-Kennung, die an einem Übertragsignal-Ausgangsanschluß jedes der Subtrahierer erzeugt wird, wenn der Wert der Taktdaten größer ist als der Wert der mit dem Faktor N multiplizierten Periodendaten, in dem Speicher jedes der Taktgeneratoren gespeichert werden, wobei die Nächster-Kennung angibt, daß ein Takt in dem nächsten Zyklus zu erzeugen ist, und
wobei im Fall des Betriebs jedes Zeitsteuerungsgenerators in einem N-Wege-System dann, wenn Taktdaten zum Erzeugen eines Takts zu einem gewünschten Zeitpunkt in dem nächsten Zyklus zusammen mit aus dem zugehörigen Periodendatenspeicher ausgelesenen Periodendaten zugeführt werden, eine Nächster-Kennung, die an dem Übertragsignal-Ausgangs­ anschluß des zugehörigen Subtrahierers abgegeben wird, und der von dem Ausgangsanschluß des zugehörigen Subtrahierers abgegebene Subtraktionswert in dem Speicher des zugehörigen Taktgenerators gespeichert werden können.

2. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 1, bei der in dem Periodendaten­ speicher jeder der Taktdatenverarbeitungsschaltungen vorab unterschiedliche Arten von Perio­ dendaten durch eine Hauptsteuereinrichtung gespeichert sind, wobei jeder der Subtrahierer eine Subtraktion zwischen Periodendaten, die aus dem zugehörigen Periodendatenspeicher ausgelesen werden, oder Periodendaten, die durch den zugehörigen Multiplizierer mit dem Faktor N multipli­ ziert worden sind, und von der Hauptsteuereinrichtung zugeführten Taktdaten ausführt, und wobei die Nächster-Kennung an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird, wenn der Wert der Taktdaten größer ist als der Wert der mit dem Faktor N multiplizierten Periodendaten.

3. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 1, bei der Kurzschlußpfade zum jeweiligen Umgehen des zugehörigen Multiplizierers aus den Multiplizieren, und eine Schaltein­ richtung zum jeweiligen Einschalten/Abschalten des zugehörigen Kurzschlußpfad aus den Kurzschlußpfaden vorgesehen sind, und bei der lediglich dann, wenn N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren jeweilige Periode einen konstanten Wert aufweist, jede der Schalteinrichtungen den zugehörigen Kurzschlußpfad abschaltet.

4. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 1, bei der aus dem Periodenda­ tenspeicher der zugehörigen Taktdatenverarbeitungsschaltung Periodendaten auf der Grundlage von Zeitsteuerungseinstellinformationen ausgelesen werden, die von einem Mustergenerator an die zugehörige Taktdatenverarbeitungsschaltung aus den Taktdatenverarbeitungsschaltungen angelegt werden, wobei die Periodendaten den Zeitsteuerungseinstellinformationen entsprechen.

5. Zeitsteuerungsgeneratoreinrichtung, die eine Mehrzahl von N Zeitsteuerungsgenerato­ ren umfaßt, wobei N eine ganze Zahl gleich oder größer als 2 ist, wobei jeder der N Zeitsteue­ rungsgeneratoren einen Taktgenerator, einen Periodengenerator und eine Taktdatenverarbei­ tungsschaltung umfaßt, wobei die Zeitsteuerungsgeneratoreinrichtung in einem Halbleiterbauele­ ment-Testgerät eingesetzt wird, das derart ausgelegt ist, daß die zeitliche Lage der Erzeugung eines von jedem der Taktgeneratoren ausgegebenen Takts auf der Basis von Daten gesteuert wird, die vorab in einem in jedem der Taktgeneratoren vorhandenen Speicher gespeichert sind, um hierdurch einen Takt durch jeden der Taktgeneratoren mit einer gewünschten zeitlichen Lage zu generieren, wobei die in dieser Weise erzeugten Impulse einer Multiplexbehandlung zur Erzeugung eines zum Testen eines Halbleiterbauelements dienenden Testmustersignals unter Verwendung der multiplexbehandelten Taktimpulse unterzogen werden, wobei die Taktdatenver­ arbeitungsschaltung jedes der N Zeitsteuerungsgeneratoren umfaßt:
einen Multiplizierer, der mit Periodendaten gespeist wird, die aus dem Periodendaten­ speicher der zugehörigen Taktdatenverarbeitungsschaltung ausgelesen werden, und der zum Multiplizieren des Werts der zugeführten Periodendaten mit dem Faktor N dient;
einen Subtrahierer, der einen Eingangsanschluß aufweist, der mit den Periodendaten, die durch den Multiplizierer mit dem Faktor N multipliziert worden sind, oder den aus dem Perioden­ datenspeicher ausgelesenen Periodendaten gespeist wird, und der eine Subtraktion zwischen den mit dem Faktor N multiplizierten Periodendaten und Taktdaten ausführt, die von außen her an den anderen Eingangsanschluß des Subtrahierers angelegt sind;
eine Wähleinrichtung zum Auswählen entweder der Taktdaten, die an den Subtrahierer angelegt werden, oder eines Subtraktionswerts, der an einem Ausgangsanschluß des Subtrahie­ rers abgegeben wird, um diese oder diesen an einen Speicher auszugeben, der in dem zugehöri­ gen Taktgenerator vorhanden ist,
eine erste Steuereinrichtung zum Steuern der Wähleinrichtung derart, daß diese die an den Subtrahierer angelegten Taktdaten ausgibt, wenn der Wert der Taktdaten kleiner ist als der Wert der Periodendaten, um hierdurch zu verhindern, daß ein an dem Ausgangsanschluß des Subtrahierers abgegebener Subtraktionswert in dem Speicher des zugehörigen Taktgenerators gespeichert wird; und
eine zweite Steuereinrichtung zum Anlegen von aus dem Periodendatenspeicher ausge­ lesenen Periodendaten an den zugehörigen Multiplizierer für eine Multiplikation der Periodendaten mit dem Faktor N lediglich dann, wenn N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren jeweilige Periode konstant ist, um hierdurch zu ermöglichen, daß der an dem Ausgangsanschluß des zugehörigen Subtrahierers abgegebene Subtraktionswert und eine Nächster-Kennung, die an einem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahie­ rers ausgegeben wird, in dem Speicher des zugehörigen Taktgenerators gespeichert werden, wobei die Nächster-Kennung angibt, daß ein Takt in dem nächsten Zyklus zu erzeugen ist,
wobei im Fall des Betriebs jedes Zeitsteuerungsgenerators in einem N-Wege-System dann, wenn Taktdaten zur Erzeugung eines Takts zu einem gewünschten Zeitpunkt in dem nächsten Zyklus zusammen mit aus dem zugehörigen Periodendatenspeicher ausgelesenen Periodendaten zugeführt werden, eine Nächster-Kennung, die an dem Übertragsignal-Ausgangs­ anschluß des zugehörigen Subtrahierers abgegeben wird, und der Subtraktionswert, der an dem Ausgangsanschluß des zugehörigen Subtrahierers ausgeben wird, in dem Speicher des zugehöri­ gen Taktgenerators gespeichert werden können.

6. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 5, bei der die erste Steuereinrich­ tung eine Torschaltung umfaßt, die zwei Eingangsanschlüsse und einen Ausgangsanschluß aufweist, wobei ein Eingangsanschluß der Torschaltung mit dem Übertragsignal-Ausgangsan­ schluß des zugehörigen Subtrahierers verbunden ist, der andere Eingangsanschluß der Torschal­ tung an einen Sperrsignal-Zuführungsanschluß angeschlossen ist, und der Ausgangsanschluß der Torschaltung mit einem Steueranschluß der zugehörigen Wähleinrichtung und dem Speicher des zugehörigen Taktgenerators verbunden ist, und bei der im Fall des Betriebs jedes Zeitsteuerungsgenerators in einem N-Wege-System ein Sperr­ signal an den anderen Eingangsanschluß der Torschaltung über den Sperrsignal-Zuführungsan­ schluß angelegt wird, um hierdurch die Wähleinrichtung daran zu hindern, selektiv den Subtrak­ tionswert, der an dem Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird, abzugeben, und auch zu verhindern, daß die Torschaltung die Nächster-Kennung durchleitet, die an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird.

7. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 5, bei der die zweite Steuerein­ richtung eine Torschaltung umfaßt, die zwei Eingangsanschlüsse und einen Ausgangsanschluß aufweist, wobei ein Eingangsanschluß der Torschaltung mit dem Übertragsignal-Ausgangsan­ schluß des zugehörigen Subtrahierers verbunden ist, der andere Eingangsanschluß der Torschal­ tung an einen Aktivierungssignal-Zuführungsanschluß angeschlossen ist, und der Ausgangsan­ schluß der Torschaltung mit einem Steueranschluß der zugehörigen Wähleinrichtung und dem Speicher des zugehörigen Taktgenerators verbunden ist, und bei der lediglich in einem Fall, bei dem N oder mehr Periodendaten aufeinanderfolgend vorhan­ den sind, deren jeweilige Periode einen konstanten Wert aufweist, ein Aktivierungssignal an den anderen Eingangsanschluß der Torschaltung über den Aktivierungssignal-Zuführungsanschluß angelegt wird, um hierdurch die Wähleinrichtung so zu aktivieren, daß diese den Subtraktions­ wert selektiv ausgibt, der an dem Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, und auch die Torschaltung so zu aktivieren, daß diese die Nächster-Kennung durchleitet, die an dem Übertragssignal-Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird.

8. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 5, bei der
die erste Steuereinrichtung und die zweite Steuereinrichtung eine Torschaltung gemein­ sam benutzen, die zwei Eingangsanschlüsse und einen Ausgangsanschluß aufweist, wobei ein Eingangsanschluß der Torschaltung an den Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers angeschlossen ist, der andere Eingangsanschluß der Torschaltung mit einem Sperrsignal-Zuführungsanschluß und einem Aktivierungssignal-Zuführungsanschluß verbunden ist, und der Ausgangsanschluß der Torschaltung an einen Steueranschluß der zugehörigen Wähleinrichtung und den Speicher des zugehörigen Taktgenerators angeschlossen ist, und
wobei im Fall des Betriebs jedes Zeitsteuerungsgenerators in einem N-Wege-System ein Sperrsignal an den anderen Eingangsanschluß der Torschaltung über den Sperrsignal-Zufüh­ rungsanschluß angelegt wird, um hierdurch zu verhindern, daß die Wähleinrichtung selektiv den Subtraktionswert ausgibt, der an dem Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, und auch die Torschaltung daran zu hindern, daß sie die Nächster-Kennung durchleitet, die an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird,
wobei lediglich in einem Fall, bei dem N oder mehr Periodendaten aufeinanderfolgend vorhanden sind, deren Periode jeweils einen konstanten Wert besitzt, ein Aktivierungssignal an den anderen Eingangsanschluß der Torschaltung über den Aktivierungssignal-Zuführungsan­ schluß angelegt wird, um hierdurch die Wähleinrichtung so zu aktivieren, daß sie selektiv den Subtraktionswert ausgibt, der an dem Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird, und auch die Torschaltung so zu aktivieren, daß sie die Nächster-Kennung durchleitet, die an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers abgegeben wird.

9. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 8, bei der der Sperrsignal-Zufüh­ rungsanschluß und der Aktivierungssignal-Zuführungsanschluß mit dem anderen Eingangsan­ schluß der Torschaltung über ein ODER-Glied verbunden sind.

10. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 8, bei der die Torschaltung, die gemeinsam von der ersten Steuereinrichtung und der zweiten Steuereinrichtung benutzt wird, ein UND-Glied ist, bei der
der Subtrahierer die Taktdaten von den mit dem Faktor N multiplizierten Periodendaten lediglich dann subtrahiert, wenn N oder mehr Periodendaten vorhanden sind, deren Periode jeweils den gleichen Wert aufweist, wobei dann, wenn das Ergebnis der Subtraktion einen negativen Wert (Minus) besitzt, an dem Übertragsignal-Ausgangsanschluß eine Nächster- Kennung mit dem logischen Pegel H abgegeben wird, und bei der
ein Sperrsignal mit dem logischen Pegel L an den Sperrsignal-Zuführungsanschluß angelegt wird, und ein Aktivierungssignal mit dem logischen Pegel H an den Aktivierungssignal- Zuführungsanschluß angelegt wird.

11. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 5, bei der in dem Periodenda­ tenspeicher jeder der Taktdatenverarbeitungsschaltungen unterschiedliche Arten von Periodenda­ ten vorab von einer Hauptsteuereinrichtung gespeichert sind, wobei jeder der Subtrahierer eine Subtraktion zwischen Periodendaten, die aus dem zugehörigen Periodendatenspeicher ausgelesen werden, oder Periodendaten, die durch den zugehörigen Multiplizierer mit dem Faktor N multipli­ ziert worden sind, und von der Hauptsteuereinrichtung zugeführten Taktdaten ausführt, wobei die Nächster-Kennung an dem Übertragsignal-Ausgangsanschluß des zugehörigen Subtrahierers ausgegeben wird, wenn der Wert der Taktdaten größer ist als der Wert der mit dem Faktor N multiplizierten Periodendaten.

12. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 5, bei der Kurzschlußpfade zum jeweiligen Umgehen des zugehörigen Multiplizierers aus den Multiplizierern, sowie Schalteinrich­ tungen zum jeweiligen Einschalten/Abschalten des zugehörigen Kurzschlußpfads aus den Kurzschlußpfaden vorgesehen sind, wobei lediglich in einem Fall, bei dem N oder mehr Perioden­ daten aufeinanderfolgend vorhanden sind, deren Periode jeweils einen konstanten Wert aufweist, jede der Schalteinrichtungen den zugehörigen Kurzschlußpfad abschaltet.

13. Zeitsteuerungsgeneratoreinrichtung nach Anspruch 5, bei der aus dem Periodenda­ tenspeicher der zugehörigen Taktdatenverarbeitungsschaltung Periodendaten auf der Grundlage von Zeitsteuerungseinstellinformationen ausgelesen werden, die von einem Mustergenerator an die zugehörige Taktdatenverarbeitungsschaltung aus den Taktdatenverarbeitungsschaltungen angelegt werden, wobei die Periodendaten den Zeitsteuerungseinstellinformationen entsprechen.