DE10080254B4

DE10080254B4 - Wellenformerzeugungsvorrichtung und Halbleiterprüfvorrichtung

Info

Publication number: DE10080254B4
Application number: DE10080254T
Authority: DE
Inventors: Naoyoshi Watanabe
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-01-08
Filing date: 2000-01-11
Publication date: 2004-12-09
Anticipated expiration: 2020-01-12
Also published as: WO2000040984A1; JP3352080B2; US6574579B1; DE10080254T1; KR100403639B1; KR20010088277A

Abstract

Wellenformerzeugungsvorrichtung mit:
Verzögerungsdatenauswahlmitteln (45) zum Auswählen wenigstens eines Verzögerungsdatenwertes (SA1/SA2) zum Erzeugen wenigstens eines Setzimpulses und wenigstens eines Verzögerungsdatenwertes (RA1/RA2) zum Erzeugen wenigstens eines Rücksetzimpulses unter einer Mehrzahl von Verzögerungsdaten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2) in Entsprechung zu logischen Prüfdaten und extern zugeführter Wellenformmodusinformation;
Laufzeitdatenspeichermitteln (48 bzw. 48') für Setzimpuls und für Rücksetzimpuls, wobei in den Laufzeitdatenspeichermitteln Laufzeitanpassungsverzögerungsdaten (SKD) für einen Ausbreitungsweg eines Verzögerungsdatenwertes für Setzimpuls bzw. Laufzeitanpassungsverzögerungsdaten (SKD') für einen Ausbreitungsweg eines Verzögerungsdatenwertes für Rücksetzimpuls gespeichert sind;
Operationsmitteln (49 bzw. 49') für Setzimpuls und für Rücksetzimpuls, wobei die Operationsmittel
– eine Operation an dem diesen extern zugeführten Setzimpuls-Verzögerungsdatenwert (SA1/SA2), Laufzeitanpassungsverzögerungsdatenwert (SKD) für den Setzimpuls und einem Bruchteildatenwert (FD) in jedem Prüfzyklus bzw. eine Operation am diesen extern zugeführten Rücksetzimpuls-Verzögerungsdatenwert (RA1/RA2), Laufzeitanpassungsverzögerungsdatenwert (SKD') für den Rücksetzimpuls und einem Bruchteildatenwert (FD) in jedem Prüfzyklus durchführen und
– einen ganzzahligen Verzögerungsdatenwert (Sa) und einen Bruchteildatenwert (Sb)...

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Wellenformerzeugungsvorrichtung zum Erzeugen eines Prüfsignals mit einer gewünschten Wellenform und eine Halbleiterprüfvorrichtung, die diese Wellenformprüfvorrichtung verwendet.
Stand der Technik
Eine Wellenformerzeugungsvorrichtung zum Erzeugen eines Prüfsignals mit einer gewünschten Wellenform wird z.B. in einer Halbleiterprüfvorrichtung zum Prüfen eines Halbleiterbauelementes eingesetzt. 26 zeigt ein Beispiel einer herkömmlichen Halbleiterprüfvorrichtung (nachfolgend als IC-Prüfer bezeichnet) zum Prüfen einer integrierten Halbleiterschaltung (einschließlich einer hochintegrierten Schaltung (large scale integrated circuit (LSI); im folgenden als IC bezeichnet), die ein typisches Beispiel eines Halbleiterbauelementes ist. Dieser IC-Prüfer umfasst grob gesagt einen Mustergenerator PG, einen Zeitsteuerungsgenerator 20, eine Wellenformungsschaltung FC, einen Treiber DR, einen Pegelkomparator LCP und einen logischen Komparator CP.
Ein (nicht dargestellter) Hauptcontroller steuert im wesentlichen den Mustergenerator PG und den Zeitsteuerungsgenerator 20. Dieser Hauptcontroller ist im allgemeinen durch ein Computersystem gebildet und steuert den Mustergenerator PG, den Zeitsteuerungsgenerator 20 und dergleichen entsprechend einem von einem Benutzer geschaffenen Prüfprogramm.
Bevor die Prüfung eines IC begonnen wird, werden zunächst diverse Arten von Daten vom Hauptcontroller eingestellt. Nachdem diese diversen Arten von Daten eingestellt worden sind, wird die Prüfung für einen IC begonnen. Durch Anlegen einer Prüf-Startanweisung oder eines Prüf-Startbefehls vom Hauptcontroller an den Mustergenerator PG beginnt der Mustergenerator PG, ein Muster zu erzeugen. Der Mustergenerator PG liefert Prüfmusterdaten (logische Daten) PAT an die Wellenformungsschaltung FC sowie ein Prüfperiodensignal PS (Period Start) und ein Zeitsteuersignal TS an den Zeitsteuerungsgenerator 20 entsprechend der Steuerung durch den Hauptcontroller.
Um im Zeitsteuerungsgenerator 20 einen vorgegebenen Betrag an Verzögerung zu dem von dem Mustergenerator PG gelieferten Periodensignal PS hinzuzufügen, ist im Zeitsteuerungsgenerator 20 ein Verzögerungsdatenspeicher 11 vorgesehen, in dem eine Mehrzahl von Zeitsteuerungs-(Phasen)-Verzögerungsdatenwerten TD, die sich voneinander unterscheiden, zuvor gespeichert worden sind. Der Zeitsteuerungsgenerator 20 verzögert das Periodensignal PS um einen Verzöge rungsbetrag, der einem Zeitverzögerungsdatenwert entspricht, der an einer Adresse des Verzögerungsdatenspeichers 11 gespeichert ist, die durch das gelieferte Zeitsteuersignal TS spezifiziert wird, und gibt das verzögerte Periodensignal PS aus. Dieses verzögerte Periodensignal PS wird an die Wellenformungsschaltung FC als ein Zeitsteuerpuls TPO geliefert und wird außerdem an den logischen Komparator CP als ein Vergleichs-Taktpuls (Strobe-Puls) STRB geliefert.
Die Wellenformungsschaltung FC erzeugt ein Prüfmustersignal FC mit einer gewünschten realen Wellenform auf der Grundlage von vom Mustergenerator PG gelieferten Prüfmusterdaten PAT und einem vom Zeitsteuerungsgenerator 20 gelieferten Zeitsteuerpuls TPO. Dieses Prüfmustersignal FCO wird vom Treiber DR verstärkt und wird dann als ein Eingabesignal Si an einen in Prüfung befindlichen IC (nachfolgend als DUT bezeichnet) 19 angelegt. In dem Fall, dass der DUT 19 ein Speicher-IC ist (ein IC, bei dem der Speicherbereich der wesentliche Teil ist) oder wenn der Speicherbereich eines System-LSI (einer hochintegrierten Schaltung, bei der der Logikbereich und der Speicherbereich gemischt auf einem Chip vorhanden sind) oder dergleichen geprüft wird, wird das Prüfmustersignal Si in einer vorgegebenen Speicherzelle des DUT 19 gespeichert und der gespeicherte Inhalt wird in einem später durchgeführten Lesezyklus gelesen. Wenn hingegen der DUT 19 ein Logik-IC ist, (ein IC, bei dem der Logikbereich der Hauptteil ist), oder wenn der Logikbereich eines System-LSI oder dergleichen geprüft wird, wird das Ergebnis einer logischen Operation des Prüfmustersignals Si vom DUT 19 als ein Antwortsignal So ausgegeben.
Ein aus dem DUT 19 ausgelesenes Antwortsignal So wird vom Pegelkomparator LCP mit einer Referenzspannung verglichen, die von einer Vergleichs-Referenzspannungsquelle (nicht dargestellt) geliefert wird, um zu bestimmen, ob das Antwortsignal einen vorgegebenen logischen Pegel, d.h. eine Spannung SH von logisch H (logisch high) oder eine Spannung SL von logisch L (logisch low) hat. Das Antwortsignal, von dem bestimmt worden ist, dass es den vorgegebenen logischen Pegel hat, wird als ein logisches Signal SH oder SL an den Logik-Komparator CP geschickt, wo das Antwortsignal mit einem erwarteten Wertmustersignal EP verglichen wird, das vom Mustergenerator PG ausgegeben wird, um zu bestimmen, ob der DUT 19 ein normales Antwortsignal ausgegeben hat.
Wenn das Antwortsignal (SH oder SL) nicht mit dem erwarteten Wertmustersignal EP übereinstimmt, wird eine Speicherzelle mit einer Adresse des DUT 19, aus der das Antwortsignal ausgelesen wurde, als defekt (Fehler) bestimmt, wenn der Speicherbereich des DUT 19 geprüft wird oder der DUT 19 ein Speicher-IC oder dergleichen ist; und ein Fehlersignal FEHLER, das diese Tatsache anzeigt, wird von dem logischen Komparator CP erzeugt. Wenn dieses Fehlersignal FEHLER erzeugt wird, wird üblicherweise eine Schreiboperation von Fehlerdaten (im allgemeinen ein Signal mit logisch "1"), das an einen Dateneingabeanschluss eines Fehleranalysespeichers (nicht dargestellt) angelegt wird, aktiviert (enabled), und die Fehlerdaten werden in dem Fehleranalysespeicher an einer Adresse gespeichert, die durch ein Adress-Signal spezifiziert wird, das dem Fehleranalysespeicher zu dieser Zeit zugeführt wird. Im allgemeinen wird das gleiche Adress-Signal, das an den DUT 19 angelegt worden ist, an den Fehleranalysespeicher angelegt, und folglich werden die Fehlerdaten an einer Adresse des Fehleranalysespeichers gespeichert, die die gleiche wie die des DUT 19 ist.
Wenn hingegen das Antwortsignal mit dem erwarteten Wertmustersignal EP übereinstimmt, wird eine Speicherzelle mit einer Adresse des DUT 19, aus der das Antwortsignal gelesen wurde, als normal festgelegt, und ein Gut-Signal GUT, das diese Tatsache anzeigt, wird erzeugt. Üblicherweise wird dieses Gut-Signal GUT nicht in dem Fehleranalysespeicher gespeichert.
Zu einem Zeitpunkt, wo die Prüfung beendet ist, werden die im Fehleranalysespeicher gespeicherten Fehlerdaten daraus ausgelesen und dann wird z.B. bestimmt, ob eine Behebung oder Reparatur der fehlerhaften Speicherzellen des geprüften DUT 19 möglich ist.
Wenn der DUT 19 ein Logik-IC ist oder der Logikbereich eines System-LSI oder dergleichen geprüft wird und das Antwortsignal (SH oder SL) nicht mit dem erwarteten Wertmustersignal EP übereinstimmt, werden das Prüfmustersignal, das zu der Nicht-Übereinstimmung zwischen dem Antwortsignal und dem erwarteten Wertmustersignal geführt hat, eine Adresse, an der das Prüfmustersignal erzeugt worden ist, von einem Pin des DUT 19, der das nicht mit dem erwarteten Wertmustersignal EP überstimmende Antwortsignal ausgegeben hat, ausgegebene logische Daten, die mit den logischen Daten zu diesem Zeitpunkt verglichenen erwarteten Wertmusterdaten und dergleichen im Fehleranalysespeicher gespeichert. Diese Daten werden nach Beendigung der Prüfung bei der Analyse einer Ursache des Mechanismus des Auftretens des Fehlers, der Bewertung des geprüften LSI oder dergleichen verwendet.
Der Zeitsteuerungsgenerator 20 erzeugt Zeitsteuersignale wie etwa Zeitsteuerpulse TPO zum Definieren einer Anstiegszeit bzw. einer Abfallzeit der Wellenform des an den DUT 19 anzulegenden Prüfmustersignals, einen Strobe-Puls (Taktpuls) STRB zum Definieren einer Zeit eines logischen Vergleiches zwischen dem Antwortsignal und dem erwarteten Wertmustersignal EP in dem logischen Komparator CP und dergleichen.
Zeiten und Perioden zum Erzeugen solcher Zeitsteuersignale sind in einem von dem Benutzer geschaffenen Prüfprogramm beschrieben, und der IC-Prüfer ist so konstruiert, dass ein Prüfmustersignal an den DUT 19 mit einer Betriebsperiode und zu einer Zeit wie vom Benutzer beabsichtigt angelegt werden, um den DUT 19 zu betreiben, so dass geprüft werden kann, ob der DUT 19 normal arbeitet oder nicht.
Da die Wellenformerzeugungsvorrichtung im wesentlichen den Zeitsteuerungsgenerator 20 und die Wellenformungsschaltung FC umfasst, werden zunächst mehrere spezifische Beispiele für den Zeitsteuerungsgenerator 20 beschrieben.
27 ist ein Blockschaltbild, das ein erstes spezifisches Beispiel des Zeitsteuerungsgenerators 20 zeigt, und 28 ist ein Zeitablaufdiagramm zur Erläuterung von dessen Betrieb. Dieser erste Zeitsteuerungsgenerator 20 umfasst einen Verzögerungsdatenspeicher (Register) 11, in dem wie oben erwähnt eine Mehrzahl von Zeitsteuerungsverzögerungsdatenwerten TD vorab gespeichert sind, einen Verzögerungszähler 12, der ein paralleler n-Bit-Abwärtszähler (Dekrementzähler) ist, eine NAND-Schaltung 13, eine AND-Schaltung 14, eine variable Verzögerungsschaltung 15 und eine Datenkonversionstabelle 15a.
Für den Fall, dass die Referenztaktperiode T auf 10 ns eingestellt ist (T = 10 ns), die Prüfperiode Tt auf 100 ns, also das Zehnfache der Referenztaktperiode T, eingestellt ist (Tt = 10 × T = 100 ns) und ein Zeitsteuerungsverzögerungsdatenwert 3 × T + 1/2 × T = 35 ns, der einer aus einer Mehrzahl von vorab in dem Verzögerungsdatenspeicher 11 abgespeicherten Zeitsteuerungsverzögerungsdatenwerten TD ist, durch ein vom Mustergenerator PG ausgegebenes Zeitsteuersignal TS bezeichnet wird, wird der Betrieb des Zeitsteuerungsgenerators 20 zum Ausgeben eines Zeitsteuerpulses TPO diskutiert.
Dem Taktanschluss CK des Verzögerungszählers 12 wird von außen der Referenztakt REFCK mit der Referenztaktperiode T = 10 ns zugeführt, wie in 28A gezeigt, und ein Prüfperiodensignal (Periodenstartsignal) PS mit der Prüfperiode Tt = 100 ns, gezeigt in 28B, wird dem Ladeanschluss Ld des Verzögerungszählers 12 zugeführt. Ein Verzögerungskoeffizient "3", der den ganzzahligen Anteil des Zeitsteuerungsverzögerungsdatenwertes TD (3 × T + 1/2 × T) darstellt, wird dem Dateneingabeanschluss di des Verzögerungszählers 12 vom Verzögerungsdatenspeicher 11 zugeführt, und ein Verzögerungskoeffizient "1/2", der den Bruchteil rechts vom Dezimalkomma des Zeitsteuerungsverzögerungsdatenwertes TD darstellt, wird der Datenkonversionstabelle (Speicher) 15a vom Verzögerungsdatenspeicher 11 zugeführt. Der dem Verzögerungszähler 12 zugeführte ganzzahlige Verzögerungskoeffizient "3" ist darin voreingestellt.
Wenn das Prüfperiodensignal PS an den Ladeanschluss Ld des Verzögerungszählers 12 angelegt ist, dekrementiert dieser seinen internen Datenwert "3" jedes Mal um 1, wenn der Referenztakt REFCK ihm zugeführt wird, und gibt binäre Daten, die dezimale Zahlen "2", "1 ", "0" darstellen, an den n Bit breiten Ausgabeanschlüssen in der Folge "2" → "1" → "0" aus. Die Ausgabeanschlüsse des Verzögerungszählers 12 sind an die Eingabeanschlüsse der NAND-Schaltung angeschlossen. Wenn folglich die NAND-Schaltung 13 erfasst, dass alle Ausgaben der n Bit breiten Ausgabeanschlüsse des Verzögerungszählers 12 Null geworden sind, gibt die NAND-Schaltung 13 an ihrem Ausgabeanschluss ein analoges Verzögerungsstartsignal ADS (analog delay start) aus, das nur während des Zeitintervalls T, nachdem es um eine Zeitspanne von 3 T verzögert worden ist, logischen H-Pegel annimmt, wie in 28C gezeigt.
Dieses analoge Verzögerungsstartsignal ADS wird einem der Eingabeanschlüsse der AND-Schaltung 14 zugeführt, um so die AND-Schaltung 14 zu aktivieren. Da der Referenztakt REFCK dem anderen der Eingabeanschlüsse der AND-Schaltung 14 zugeführt wird, gibt diese ein analoges Verzögerungsstartsignal ADS' aus, das in 28D gezeigt ist und eine zeitliche Breite (Zeitdauer) von 1/2 der Periode T des Referenztaktes REFCK hat, und das analoge Verzögerungsstartsignal ADS' wird in die variable Verzögerungsschaltung 15 eingegeben.
Der Bruchteilverzögerungskoeffizient "1/2", der der Datenkonversionstabelle 15a vom Verzögerungsdatenspeicher 11 zugeführt wird, wird von der Datenkonversionstabelle 15a in ein Steuersignal (ein Auswahlsignal) umgewandelt, und das Steuersignal wird in den Steuereingang S der variablen Verzögerungsschaltung 15 eingegeben. Die variable Verzögerungsschaltung 15 wird durch das Steuersignal gesteuert, um das eingegebene analoge Verzögerungsstartsignal ADS' um ein Zeitintervall von (1/2) × T entsprechend dem Verzögerungskoeffizienten "1/2" zu verzögern und so einen Zeitsteuerpuls TPO wie in 28E gezeigt zu erzeugen. So wird vom ersten Zeitsteuerungsgenerator 20a der Zeitsteuerpuls TPO ausgegeben, der um die dem im Verzögerungsdatenspeicher 11 gespeicherten Zeitsteuerungsverzögerungsdatenwert TD = 3 × T + (1/2) × T äquivalente Zeitdauer verzögert ist, die durch das Zeitsteuersignal TS bezeichnet wird.
29A zeigt ein Beispiel für die variable Verzögerungsschaltung 15, und Figur 29B zeigt ein Beispiel für die Datenkonversionstabelle 15a. Die variable Verzögerungsschaltung 15 ist mit drei Multiplexern MUX0, MUX1 und MUX2 ausgestattet, die zwischen ihrem Eingabeanschluss IN und ihrem Ausgabeanschluss OUT hintereinandergeschaltet sind. Ein Ausgabesignal ADS' von der AND-Schaltung 14 wird dem Eingabeanschluss IN der variablen Verzögerungsschaltung 15 zugeführt, und Auswahlsignale S0, S1 und S2 von der Datenkonversionstabelle 15a werden Steueranschlüssen S der Multiplexer MUX0, MUX1 bzw. MUX2 zugeführt. Wie anhand von 29B leicht zu verstehen ist, legt die Datenkonversionstabelle 15a, wenn der Bruchteil-Verzögerungskoeffizient "1/2" ist, (entsprechend einer Verzögerungszeit von T/2) die Auswahlsignale S0 = 0, S1 = 0 und S2 = 1 an die Steueranschlüsse S der Multiplexer MUX0, MUX1 bzw. MUX2 an. Jeder der Multiplexer MUX0, MUX1 und MUX2 ist so aufgebaut, dass er seinen Eingabeanschluss A wählt, wenn ein Auswahlsignal "0" (Null) ist und seinen Eingabeanschluss B wählt, wenn ein Auswahlsignal "1 " (Eins) ist. Folglich wählt in diesem Fall nur der Multiplexer MUX2 den Eingabeanschluss B und verzögert das Ausgabesignal ADS' von der AND-Schaltung 14 durch seine Verzögerungsschaltung (deren Verzögerungszeit auf T/2 eingestellt ist) Im Ergebnis wird das Ausgabesignal ADS' von der AND-Schaltung 14 nur um das Zeitintervall T/2 verzögert und durch ihren Ausgabeanschluss OUT als Zeitsteuerpuls TPO ausgegeben.
30 ist ein Blockschaltbild, das ein zweites spezifisches Beispiel des Zeitsteuerungsgenerators 20 zeigt, und 31 ist ein Zeitablaufdiagramm zur Erläuterung von dessen Betrieb. Wie das obige erste spezifische Beispiel umfasst dieser zweite Zeitsteuerungsgenerator 20 einen Verzögerungsdatenspeicher (Register) 11, in dem eine Mehrzahl von Zeitsteuerungsverzögerungsdatenwerten TD vorab gespeichert sind, einen Verzögerungszähler, der ein paralleler n-Bit-Abwärtszähler (Dekrementzähler) ist, eine NAND-Schaltung 13, eine AND-Schaltung 14, eine variable Verzögerungsschaltung 15 und eine Datenkonversionstabelle 15a, und zusätzlich dazu umfasst er ferner eine Operationsschaltung 16 zum Addieren eines Ausgabesignals des Verzögerungsdatenspeichers 11 und eines Bruchteildatenwertes FD, der kürzer als die Referenztaktperiode T ist (nicht in T enthalten), und eine Verzögerungsschaltung 17 zum Anpassen (Verzögern) der Phase des Referenztaktes REFCK, so dass das Ausgabesignal der NAND-Schaltung 13 sicher mit dem Referenztakt REFCK in der AND-Schaltung 14 zusammenfällt. Der zweite Zeitsteuerungsgenerator 20 ist so aufgebaut, dass das Ausgabesignal des Verzögerungsdatenspeichers 11 und der Bruchteildatenwert FD, der kürzer als die Referenztaktperiode T ist, in der Operationsschaltung 16 summiert werden, und ein ganzzahliger Verzögerungskoeffizient Sa, der eine ganzzahlige Verzögerungszeit darstellt, die gleich lang wie oder länger als die Referenztaktperiode T (einschließlich T) ist, im summierten Ergebnis wird dem Dateneingabeanschluss di des Verzögerungszählers 12 zugeführt, und ein Bruchteilverzögerungskoeffizient 5b, der eine Bruchteilverzögerungszeit darstellt, die kürzer als die Referenztaktperiode T ist, wird der Datenkonversionstabelle 15a zugeführt. Mit anderen Worten unterscheidet sich der zweite Zeitsteuerungsgenerator 20 von dem in 28 gezeigten ersten Zeitsteuerungsgenerator darin, dass der zweite Zeitsteuerungsgenerator 20 so aufgebaut ist, dass er auch den Fall behandeln kann, dass die Prüfperiode Tt einen Bruchteil rechts vom Dezimalkomma, nämlich eine Dezimalstelle, zusätzlich zu einer ganzen Zahl umfasst.
Der Betrieb des Zeitsteuerungsgenerators 20 zum Ausgeben eines Zeitsteuerpulses TPO wird für den Fall diskutiert, dass die Referenztaktperiode T auf 10 ns (T = 10 ns) eingestellt ist, die Prüfperiode Tt auf 5 × T + (3/4) × T ns (Tt = 57,5 ns) eingestellt ist und ein Zeitsteuerungsverzögerungsdatenwert 3 × T + (1/2) × T = 35 ns, der einer aus einer Mehrzahl von vorab im Verzögerungsdatenspeicher 11 gespeicherten Zeitsteuerungsverzögerungsdatenwerten TD ist, durch ein von dem Mustergenerator PG ausgegebenes Zeitsteuersignal TS bezeichnet wird.
Dem Taktanschluss CK des Verzögerungszählers 12 wird von außen der in 31A gezeigte Referenztakt REFCK mit der Referenztaktperiode T = 10 ns zugeführt, und ein Prüfperiodensignal (Periodenstartsignal) PS mit der Prüfperiode Tt = 57,5 ns, gezeigt in 31B, wird dem Ladeanschluss Ld des Verzögerungszählers 12 zugeführt. Andererseits werden der in 31 C gezeigte Zeitsteuerungsverzögerungsdatenwert TD (3 × T + (1/2) × T) aus dem Verzögerungsdatenspeicher 11 und der in 31 D gezeigte Bruchteildatenwert FD, der eine Bruchteilzeitspanne darstellt, die kürzer als die Referenztaktperiode T ist, in der Operationsschaltung 16 summiert, und ein in 31E gezeigter ganzzahliger Verzögerungskoeffizient Sa, der eine ganzzahlige Verzögerungszeit in dem summierten Ergebnis ist, die gleich der oder länger als die Referenztaktperiode T ist, wird dem Dateneingabeanschluss di des Verzögerungszählers 12 zugeführt, und ein in 31F dargestellter Bruchteilverzögerungskoeffizient, der eine Bruchteilverzögerungszeit darstellt, die kürzer als die Referenztaktperiode T ist, wird der Datenkonversionstabelle (Speicher) 15a zugeführt. Der dem Verzögerungszähler 12 zugeführte ganzzahlige Verzögerungskoeffizient Sa wird darin voreingestellt.
Da die Prüfperiode Tt den Bruchteil rechts vom Dezimalkomma enthält, wird der Startzyklus T0 auf eine Periode von 5T entsprechend dem ganzzahligen Anteil der Prüfperiode Tt eingestellt, um so den Bruchteilanteil kürzer als die Referenztaktperiode T zu machen. Entsprechend wird der Bruchteildatenwert (Periodenbruchteildatenwert) FD-0 im Startzyklus T0 auf Null gesetzt, und die verbleibende Bruchteildauer (3/4) T in der Prüfperiode Tt wird auf den nächsten, zweiten Zyklus T1 übertragen.
Die Operationsschaltung 16 summiert den vom Verzögerungsdatenspeicher 11 gelieferten Zeitsteuerungsverzögerungsdatenwert TD = (3 + 1/2) T und den Bruchteildatenwert FD-0 = 0 (T) und liefert einen ganzzahligen Verzögerungskoeffizienten "3" (Sa = 3), der den ganzzahligen Anteil 3T der Verzögerungszeit im summierten Ergebnis (3 + 1/2) T darstellt, an den Dateneingabeanschluss di des Verzögerungszählers 12 und einen Bruchteilverzögerungskoeffizienten 1/2 (Sb = 1/2), der den Bruchteil der Verzögerungszeit (1/2) T im summierten Ergebnis (3 + 1/2) T darstellt, an die Datenkonversionstabelle 15a.
Wenn eine steigende Flanke des Start-Prüfperiodensignals PS-0 am Ladeeingang Ld des Verzögerungszählers 12 anliegt, dekrementiert dieser seinen internen Datenwert "3" jedes Mal, wenn der Referenztakt REFCK zugeführt wird, und gibt binäre Daten, die die Dezimalzahlen "2", "1 ", "0" darstellen, an den n Bit breiten Ausgabeanschlüssen in der Reihenfolge "2" → "1" → "0" aus.
Die Ausgabeanschlüsse des Verzögerungszählers 12 sind an die Eingabeanschlüsse der NAND-Schaltung 3 angeschlossen. Wenn folglich die NAND-Schaltung 13 erfasst, dass alle Ausgänge der n Bit breiten Ausgabeanschlüsse des Verzögerungszählers 12 Null geworden sind, gibt die NAND-Schaltung 13 an ihrem Ausgabeanschluss ein analoges Verzögerungsstartsignal ADS aus, das nur während des Zeitintervalls T, nachdem es um die Zeitspanne 3T ab der steigenden Flanke des Start-Prüfperiodensignals PS-0 verzögert worden ist, logisch H-Pegel annimmt, wie in 31G gezeigt.
Dieses analoge Verzögerungsstartsignal ADS wird einem der Eingabeanschlüsse der AND-Schaltung 14 zugeführt, um so die AND-Schaltung 14 zu aktivieren. Da der Referenztakt REFCK, dessen Phase durch die Verzögerungsschaltung 17 angepasst worden ist, dem anderen der Eingabeanschlüsse der AND-Schaltung 14 zugeführt wird, gibt sie ein analoges Verzögerungsstartsignal ADS' aus, das in 31H gezeigt ist und eine zeitliche Breite (Zeitdauer) von der Hälfte der Periode T des Referenztaktes REFCK hat, und das analoge Verzögerungsstartsignal ADS' wird in die variable Verzögerungsschaltung 15 eingegeben.
Der Bruchteilverzögerungskoeffizient "1/2", der der Datenkonversionstabelle 15a von der Operationsschaltung 16 zugeführt wird, wird von der Datenkonversionstabelle 15a in ein Auswahlsignal konvertiert, und das Auswahlsignal wird in den Steuereingang S der variablen Verzögerungsschaltung 15 eingegeben. Da die in 29 gezeigte variable Verzögerungsschaltung 15 und Datenkonversionstabelle 15a auch in diesem Fall als variable Verzögerungsschaltung 15 und Datenkonversionstabelle 15a gebraucht werden können, wird deren detaillierte Beschreibung fortgelassen. Die variable Verzögerungsschaltung 15 verzögert das eingegebene analoge Verzögerungsstartsignal ADS' um ein Zeitintervall von (1/2) T entsprechend dem Bruchteilverzögerungskoeffizienten " 1/2", um so einen in 31l gezeigten Zeitsteuerpuls TPO-0 zu erzeugen. Auf diese Weise wird der Zeitsteuerpuls TPO-0 zu dem Zeitpunkt erzeugt, wo eine Zeitspanne von (3 + 1/2) T seit der steigenden Flanke des Start-Prüfperiodensignals PS-0 verstrichen ist. Als Ergebnis wird im Startzyklus T0 der Zeitsteuerpuls TPO-0 erzeugt, der um eine Zeitdauer entsprechend dem im Verzögerungsdatenspeicher 11 gespeicherten und von dem Zeitsteuersignal TS bezeichneten Zeitsteuerungsverzögerungsdatenwert TD = (3 + 1/2) T verzögert ist.
Der nächste, zweite Zyklus T1 hätte zwar eigentlich eine Zeitdauer von (5 + 3/3) T + (3/4) T = (6 + 1/2) T, was die Summe der vom Startzyklus T0 übertragenen Bruchteilzeitdauer (3/4) T und der zweiten Prüfperiode Tt ist, doch wird die Bruchteilzeitdauer (1/2) T auf den nächsten, dritten Zyklus T2 übertragen, so dass der zweite Zyklus T1 auf eine Periode von 6 T eingestellt werden kann, was eine ganzzahlige Zeitdauer ist. Als Ergebnis wird im zweiten Zyklus T1 der Bruchteildatenwert Fd zu (3/4) T.
Wie im Fall des Startzyklus T0 summiert die Operationsschaltung 16 den vom Verzögerungsdatenspeicher 11 gegebenen Zeitsteuerungsverzögerungsdatenwert TD = (3 + 1/2) T und den Bruchteildatenwert FD-1 = (3/4) T und liefert einen ganzzahligen Verzögerungskoeffizienten "4" (Sa = 4), der den ganzzahligen Anteil der Verzögerungszeit 4T im summierten Ergebnis (4 + 1/4) T angibt, an dem Dateneingabeanschluss di des Verzögerungszählers 12 und einen Bruch teilverzögerungskoeffizienten 1/4 (Sb = 1/4), der den Bruchteil der Verzögerungszeit (1/4) T im summierten Ergebnis (4 + 1/4) T angibt, an die Datenkonversionstabelle 15a.
Wenn eine steigende Flanke des zweiten Prüfperiodensignals PS-1 an den Ladeeingang Ld des Verzögerungszählers 12 angelegt wird, dekrementiert dieser jedes Mal, wenn ihm der Referenztakt REFCK zugeführt wird, seinen internen Datenwert "4" um Eins und gibt binäre Daten, die Dezimalzahlen "3", "2", "1 ", "0" darstellen, an den n Bit breiten Ausgabeanschlüssen in der Reihenfolge "3" → "2" → "1" → "0" aus. Infolgedessen gibt der Verzögerungszähler 12 an seinen Ausgabeanschluss ein analoges Verzögerungsstartsignal ADS aus, das nur während des Zeitintervalls T, nachdem es um die Zeitspanne 4T ab der steigenden Flanke des zweiten Prüfperiodensignals PS1 verzögert worden ist, logischen H-Pegel annimmt, wie in 31G gezeigt.
Dieses analoge Verzögerungsstartsignal ADS wird einem der Eingabeanschlüsse der AND-Schaltung 14 zugeführt, um so die AND-Schaltung 14 zu aktivieren. Da der Referenztakt REFCK, dessen Phase durch die Verzögerungsschaltung 17 angepasst worden ist, dem anderen der Eingabeanschlüsse der AND-Schaltung 14 zugeführt wird, gibt diese ein analoges Verzögerungsstartsignal ADS' aus, das in 31H gezeigt ist und eine zeitliche Breite (Zeitdauer) von der Hälfte der Periode T des Referenztaktes REFCK hat, und das analoge Verzögerungsstartsignal ADS' wird in die variable Verzögerungsschaltung 15 eingegeben.
Wie aus der in 29B gezeigten Datenkonversionstabelle 15a deutlich wird, sind die Auswahlsignale, die dem Bruchteilkoeffizienten 1/4 entsprechen, S0 = 0, S1 = 1 und S2 = 0. Folglich wählt nur der Multiplexer MUX1 seinen Eingabeanschluss B. Infolgedessen verzögert die variable Verzögerungsschaltung 15 das eingegebene analoge Verzögerungsstartsignal ADS' um eine Zeitdauer von (1/4) × T entsprechend dem Bruchteilverzögerungskoeffizienten "1/4", um so einen in 31l gezeigten Zeitsteuerpuls TPO-1 zu erzeugen. Dieser Zeitsteuerpuls TPO-1 wird zu dem Zeitpunkt erzeugt, wo die Zeitdauer von (4 + 1/4) T seit der steigenden Flanke des zweiten Prüfperiodensignals PS-1 verstrichen ist. Da aber die steigende Flanke des zweiten Prüfperiodensignal PS-1 um die Zeitdauer (3/4) T in Richtung der Start-Prüfperiode verschoben ist, wird der Zeitsteuerpuls TPO-1 zu dem Zeitpunkt erzeugt, wo die Zeitdauer von (4 + 1/4) T – (3/4) T = (3 + 1/2) T seit dem Startpunkt der zweiten Prüfperiode verstrichen ist. So wird im zweiten Zyklus T1 der Zeitsteuerpuls TPO-1 erzeugt, der ebenfalls um die dem im Verzögerungsdatenspeicher 11 gespeicherten und durch das Zeitsteuersignal TS bezeichneten Zeitsteuerungs-Verzögerungswert TD = (3 + 1/2) T äquivalente Zeitdauer verzögert ist.
Der nächste, dritte Zyklus T2 hätte zwar eine Zeitdauer von (5 + 3/4) T + (1/2) T = (6 + 1/4) T, was die Summe der aus dem zweiten Zyklus T1 übertragenen Bruchteilzeitdauer und der Prüfperiode Tt ist, doch wird die Bruchteilzeitdauer (1/4) T in den nächsten, vierten Zyklus T3 übertragen, so dass der dritte Zyklus auf eine Periode von 6 T eingestellt werden kann, was eine ganzzahlige Zeitdauer ist. Infolgedessen wird im dritten Zyklus T der Bruchteildatenwert FD zu (1/2) T.
Wie im Fall des zweiten Zyklus T1 summiert die Operationsschaltung 16 den Zeitsteuerungs-Verzögerungsdatenwert TD = (3 + 1/2) T, der durch den Datenspeicher 11 gegeben ist, und den Bruchteildatenwert FD-2 = (1/2) T. Das Ergebnis der Addition ist 13 + 1/2 + 1/2) T = 4 T, was keinen Bruchteil enthält.
Infolgedessen wird nur ein ganzzahliger Verzögerungskoeffizient "4" (Sa = 41, der den ganzzahligen Anteil der Verzögerungszeit 4T im Summationsergebnis 4T angibt, an den Dateneingabeanschluss di des Verzögerungszählers 12 angelegt.
Da der Betrieb des Verzögerungszählers 12 der gleiche wie der des Verzögerungszählers im zweiten Zyklus ist, wird die Erläuterung davon fortgelassen. Der Verzögerungszähler 12 gibt an seinen Ausgabeanschluss ein analoges Verzögerungsstartsignal ADS aus, das nur während des Zeitintervalls T, nachdem es um die Zeitdauer von 4 T ab der steigenden Flanke des dritten Prüfperiodensignals PS-2 verzögert worden ist, logischen H-Pegel annimmt, wie in 31G gezeigt. Dieses analoge Verzögerungsstartsignal ADS wird einem der Eingabeanschlüsse der AND-Schaltung 14 zugeführt. Dementsprechend gibt die AND-Schaltung 14 ein analoges Verzögerungsstartsignal ADS' aus, das in 31H gezeigt ist, und das seinerseits in die variable Verzögerungsschaltung 15 eingegeben wird.
Da die variable Verzögerungsschaltung 15 das eingegebene analoge Verzögerungsstartsignal ADS' ausgibt, ohne ihm eine Verzögerung zu verleihen, wird ein in 31 1 gezeigter Zeitsteuerpuls TPO-2 erzeugt. Dieser Zeitsteuerpuls TPO-2 wird zu dem Zeitpunkt erzeugt, wo die Zeitdauer von 4 T – (1/2) T = (3 + 1/2) T seit dem Startpunkt der dritten Prüfperiode verstrichen ist, weil die steigende Flanke des dritten Prüfperiodensignals PS-2 in die zweite Prüfperiode hinein um die Zeitdauer von (1/2) T verschoben ist. So wird im dritten Zyklus T2 Zeitsteuerpuls TPO-2 erzeugt, der ebenfalls um die dem im Verzögerungsdatenspeicher 11 gespeicherten und von dem Zeitsteuersignal TS bezeichneten Zeitsteuerungs-Verzögerungsdatenwert TD = (3 + 1/2) T äquivalente Zeitdauer verzögert ist.
Danach werden zu den oben beschriebenen ähnliche Operationen für jede der Perioden im vierten Zyklus T3 und die darauf folgenden Zyklen wiederholt.
32 ist ein Blockschaltbild, das ein drittes spezifisches Beispiel für den Zeitsteuerungsgenerator 20 zeigt, und 33 ist ein Zeitablaufdiagramm zum Erläutern von dessen Betrieb. Dieser dritte Zeitsteuerungsgenerator 20 umfasst zwei Zeitsteuerungsgeneratoren 20, von denen jeder den gleichen Aufbau hat wie das oben erwähnte, in 30 gezeigt zweite spezifische Beispiel, und ist so aufgebaut, dass die zwei Zeitsteuerungsgeneratoren 20A und 20B in einem Verschachtelungsmodus betrieben werden (abwechselnd in regelmäßiger Folge betrieben werden), und Zeitsteuerpulse TPOA und TPOB abwechselnd von den variablen Verzögerungsschaltungen 15A und 15B der jeweiligen Zeitsteuerungsgeneratoren 20A und 20B in einer Oder-Schaltung 21 summiert werden. Jeder der zwei Zeitsteuerungsgeneratoren 20A und 20B hat den gleichen Aufbau wie der Zeitsteuerungsgenerator des oben erwähnten zweiten spezifischen Beispiels, weswegen Teile und Elemente des ersten Zeitsteuerungsgenerators 20A, die denen des Zeitsteuerungsgenerators des zweiten spezifischen Beispiels entsprechen, mit gleichen Bezugs zeichen mit angefügtem "A" und Teile und Elemente des zweiten Zeitsteuerungsgenerators 20B, die denen des Zeitsteuerungsgenerators des zweiten spezifischen Beispiels entsprechen, mit den gleichen Bezugszeichen mit angefügtem "B" bezeichnet werden. Erläuterungen dieser Teile und Elemente werden fortgelassen, soweit sie nicht erforderlich sind.
Entsprechend dem oben erwähnten zweiten spezifischen Beispiel wird für den Fall, dass die Referenztaktperiode T auf 10 ns eingestellt ist (T = 10 ns), die Prüfperiode Tt auf 5 × T + (3/4) × T ns eingestellt ist (Tt = 57,5 ns), und ein Zeitsteuerungs-Verzögerungsdatenwert 3 × T + (1/2) × T = 35 ns, der einer aus der Mehrzahl von zuvor in jedem der Verzögerungsdatenspeicher 11A und 11B der Zeitsteuerungsgeneratoren 20A bzw. 20B gespeicherten Zeitsteuerungs-Verzögerungsdatenwerte ist, durch ein vom Mustergenerator PG ausgegebenes Zeitsteuerungssignal TS bezeichnet wird, der Betrieb beider Zeitsteuerungsgeneratoren 20A und 20B kurz diskutiert.
Ein in 33A gezeigter Referenztakt REFCK mit der Referenztaktperiode T = 10 ns wird jedem der Taktanschlüsse CK der Verzögerungszähler 12A und 12B (12B ist nicht dargestellt) der Zeitsteuerungsgeneratoren 20A bzw. 20B zugeführt, und das gleiche Adress-Signal TS wird den Verzögerungsdatenspeichern 11A und 11B der jeweiligen Zeitsteuerungsgeneratoren 20A bzw. 20B zugeführt. Da diese Zeitsteuerungsgeneratoren 20A und 20B jedoch im Verschachtelungsmodus betrieben werden, werden die Prüfperiodensignale (Periodenstartsignale) PSA und PSB, die den Ladeanschlüssen Ld der jeweiligen Verzögerungszähler zugeführt werden müssen, jeweils nur in jeder zweiten Prüfperiode zugeführt (jeweils mit einer Zeitdauer von 2 × Tt = (11 + 1/2) T, wie in 33B und 33G gezeigt. Außerdem werden die Bruchteildatenwerte FDA und FDB, die beide kürzer als die in die Operationsschaltungen 16A und 16B einzugebende Referenztaktperiode sind, jeweils auch nur alle zwei Prüfperioden gegeben, wie in 33C und 33H gezeigt.
Da bei diesem spezifischen Beispiel die Verschachtelungsoperation durchgeführt wird, wird der erste Zeitsteuerungsgenerator 20A in ungeradzahligen Perioden wie etwa dem Startzyklus T0, dem dritten Zyklus T2, dem fünften Zyklus T4,... und der zweite Zeitsteuerungsgenerator 20B in geradzahligen Perioden wie etwa dem zweiten Zyklus T1, dem vierten Zyklus T3, dem sechsten Zyklus T5,... betrieben. Entsprechend werden die Prüfperiodensignale PSA nacheinander dem Ladeanschluss Ld des Verzögerungszählers 12A am Startpunkt jeder der ungeradzahligen Perioden T0, T2, T4,... zugeführt, und die Prüfperiodensignale PSB werden nacheinander dem Ladeanschluss Ld des Verzögerungszählers 12B (nicht dargestellt) am Startpunkt jeder der geradzahligen Perioden T1, T3, T5,... zugeführt. Genauso werden die Bruchteildatenwerte FDA (0T, (1/2)T,...) der ungeradzahligen Perioden T0, T2, T4 nacheinander in die Operationsschaltung 16A am Startpunkt jeder der ungeradzahligen Perioden eingegeben, und die Bruchteildaten FDB ((3/4)T, (1/4)T,...) der geradzahligen Perioden T1, T3, T5 werden nacheinander der Operationsschaltung 16B am Startpunkt jeder der geradzahligen Perioden zugeführt.
Im Ergebnis erzeugt der erste Zeitsteuerungsgenerator 20A, wie in 33F gezeigt, Zeitsteuerpulse TPOA nur in geradzahligen Perioden an dem Zeitpunkt, wo eine Zeitdauer (3T + (1/2) T) entsprechend dem Zeitsteuerungs-Verzögerungsdatenwert TD seit dem Startpunkt jeder der ungeradzahligen Perioden verstrichen ist, und der zweite Zeitsteuerungsgenerator 20B erzeugt, wie in 33K gezeigt ist, Zeitsteuerpulse TPOB nur in geradzahligen Perioden zu dem Zeitpunkt, wo eine Zeitdauer (3T + (1/2) T) entsprechend dem Zeitsteuerungs-Verzögerungsdatenwert TD seit dem Startpunkt jeder der geradzahligen Perioden verstrichen ist. Folglich sind die Zeitsteuerpulse TTPO des gesamten Zeitsteuerungsgenerators 20, die von der OR-Schaltung 21 ausgegeben werden, Zeitsteuerpulse, von denen jeder nur um eine Zeitdauer (3T + (1/2) T) entsprechend dem Zeitsteuerungs-Verzögerungsdatenwert TD vom Startpunkt jeder der Prüfperioden verschoben ist, wie in 33L gezeigt. Wenn also beide Zeitsteuerungsgeneratoren 20A und 20B mit der gleichen Geschwindigkeit wie der des Zeitsteuerungsgenerators des in 30 gezeigten zweiten spezifischen Beispiels betrieben werden, können Zeitsteuerpulse von den Zeitsteuerungsgeneratoren 20A und 20B mit der doppelten Erzeugungsgeschwindigkeit der Zeitsteuerpulse des Zeitsteuerungsgenerators im zweiten spezifischen Beispiel erzeugt werden. Wenn außerdem die Zahl der Verschachtelungen (die Zahl der nacheinander in Betrieb geschalteten Zeitsteuerungsgeneratoren) erhöht wird, können Zeitsteuerungsimpulse mit einer mit der Zahl der Verschachtelungen multiplizierten Geschwindigkeit erzeugt werden.
Als nächstes werden mehrere spezifische Beispiele der Wellenformerzeugungsvorrichtung beschrieben, die eine Wellenformungsschaltung FC zum Erzeugen eines Prüfmustersignals FCO mit einer gewünschten realen Wellenform auf der Grundlage von vom Mustergenerator PG gelieferten Prüfmusterdaten PAT und von vom Zeitsteuerungsgenerator 20 gelieferten Zeitsteuerpulsen TPO umfasst.
In einer Prüfperiode Tt wird eine Wellenform, in der Datenwerte (Wellenformen) auf beiden Seiten eines Datenwertes (Wellenform) mit logischem Wert "1" in einem logischen Signal fehlerfrei "Nullen" sind, oder eine Wellenform, bei der Datenwerte (Wellenformen) auf beiden Seiten eines Datenwertes (Wellenform) mit logischem Wert "Null" in einem logischen Signal fehlerfrei "Einsen" sind, als SBC-Wellenform (surrounded by complement waveform) bezeichnet. 34 ist ein Blockdiagramm, das ein erstes spezifisches Beispiel der Wellenformerzeugungsvorrichtung zeigt, die in der Lage ist, ein Prüfmustersignal mit dieser SBC-Wellenform oder ein Prüfmustersignal mit einer NRZ- (non-return to zero, ohne Rückkehr zu Null) oder einer RZ- (return to zero, Rückkehr zu Null)-Wellenform zu erzeugen, und 35 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs des ersten spezifischen Beispiels. Ein erzeugtes Prüfmustersignal FCO wird an einen DUT 19 angelegt.
Wie in 34 gezeigt, umfasst die Wellenformerzeugungsvorrichtung dieses ersten spezifischen Beispiels einen ersten, zweiten und dritten Zeitsteuerungsgenerator TGA, TGB bzw. TGC, eine Speicherschaltung 41, an die ein Wellenformmodusauswahlsignal WM zum Spezifizieren einer SBC-Wellenform, einer NRZ-Wellenform oder einer RZ-Wellenform und ein Prüfmusterdatenwert PAT vom Mustergenerator PG eingegeben werden, und eine Wellenformungsschaltung FC zum Erzeugen einer SBC-Wellenform, einer NRZ-Wellenform oder einer RZ-Wellenform auf der Grundlage von von diesen Zeitsteuerungsgeneratoren TGA, TGB bzw. TGC gelieferten Zeitsteuerpulsen und einem von der Speicherschaltung 41 gelieferten Musterdatenwert.
Zwar sind diese Zeitsteuerungsgeneratoren TGA, TGB und TGC jeweils nur mit einer variablen Verzögerungsschaltung VD in ihren Blöcken dargestellt, doch kann jeder dieser Zeitsteuerungsgeneratoren den gleichen Schaltungsaufbau haben wie der Zeitsteuerungsgenerator 20 des in 30 gezeigten zweiten spezifischen Beispiels. Dementsprechend erzeugen, wie oben erwähnt, die Zeitsteuerungsgeneratoren TGA, TGB und TGC Zeitsteuerpulse TPOA, TPOB bzw. TPOC jeweils auf der Grundlage eines vom Mustergenerator PG gelieferten Zeitsteuerungssignals TS, eines Prüfperiodensignals sowie eines Bruchteildatenwertes FD, der kürzer als die Referenztaktperiode T ist. Jede der variablen Verzögerungsschaltungen VD entspricht der variablen Verzögerungsschaltung 15 im Zeitsteuerungsgenerator 20 des zweiten spezifischen Beispiels.
Die Wellenformungsschaltung FC umfasst erste bis sechste AND-Gatter AND1 bis AND6, erste bis sechste variable Verzögerungsschaltungen 33 bis 38 jeweils zum Verzögern von Ausgabesignalen von diesen AND-Gattern AND1 bis AND6, ein erstes OR-Gatter 39 zum Ausführen einer logischen Oder-Operation an der ersten, dritten und fünften Verzögerungsschaltung 33, 35 und 37, ein zweites OR-Gatter 40 zum Ausführen einer logischen Oder-Operation an der zweiten, vierten und sechsten Verzögerungsschaltung 34, 36 und 38 und ein SR-(set-reset)-Flipflop 26 an dessen Set-Anschluss ein Ausgabesignal des ersten OR-Gatters 39 angelegt wird, und an dessen Reset-Anschluss ein Ausgabesignal des zweiten OR-Gatters 40 angelegt wird.
Um einen von jedem dieser Zeitsteuerungsgeneratoren ausgegebenen Zeitsteuerpuls als Setzimpuls Ss oder Rücksetzimpuls Sr für das SR-Flipflop 26 verwenden zu können, sind zwei AND-Gatter an der Ausgangsseite jedes der Zeitsteuerungsgeneratoren vorgesehen. Ein Zeitsteuerpuls TPOA vom ersten Zeitsteuerungsgenerator TGA wird gemeinsam einem Eingabeanschluss des ersten und des zweiten AND-Gatters AND1 und AND2 zugeführt, ein Zeitsteuerpuls TPOB vom zweiten Zeitsteuerungsgenerator TGB wird gemeinsam einem Eingabeanschluss des dritten und des vierten AND-Gatters AND3 und AND4 zugeführt, und ein Zeitsteuerpuls TPOC vom dritten Zeitsteuerungsgenerator TGC wird gemeinsam einem Eingabeanschluss des fünften und des sechsten AND-Gatters AND5 und AND6 zugeführt. Außerdem wird ein Zeitsteuerpuls zum Setzen (oder ein Set-Zeitsteuerpuls), der von jedem der Zeitsteuerungsgeneratoren ausgegeben wird, dem ersten OR-Gatter 39 zugeführt, und ein Zeitsteuerungsimpuls zum Rücksetzen (oder Reset-Zeitsteuerpuls), der von jedem der Zeitsteuerungsgeneratoren ausgegeben wird, wird dem zweiten OR-Gatter 40 zugeführt.
Die Speicherschaltung 41 ist mit einer Gatter-Steuertabelle 41a ausgestattet, die Steuerdaten zum Steuern der AND-Gatter AND1 bis AND6 in ihren aktiven oder inaktiven Zuständen ausgibt. Wenn ein Wellenformmodusauswahlsignal WM und ein Prüfmusterdatenwert PAT in die Speicherschaltung 41 eingegeben werden, liefert die Speicherschaltung 41 Steuerdaten D1 bis D6 entsprechend einer durch dieses Wellenformmodusauswahlsignal WM spezifizierten Wellenform an die anderen Eingabeanschlüsse der entsprechenden AND-Gatter AND1 bis AND6. Bei dem dargestellten Beispiel wird D1 dem AND-Gatter AND1, D2 dem AND-Gatter AND2, D3 dem AND-Gatter AND3, D4 dem AND-Gatter AND4, D5 dem AND-Gatter AND5 und D6 dem AND-Gatter AND6 zugeführt.
36 zeigt ein Beispiel für die Gatter-Steuertabelle 41a. Falls der logische Wert des Prüfmusterdatenwertes PAT gleich "0" ist, werden die an den linken Seiten der Schrägstriche in 36 gezeigten Steuerdaten entsprechend einer spezifizierten Wellenform ausgegeben, und wenn der logische Wert des Prüfmusterdatenwertes PAT gleich "1" ist, werden die an den rechten Seiten der Schrägstriche gezeigten Steuerdaten entsprechend einer spezifizierten Wellenform ausgegeben. Die ausgegebenen Steuerdaten werden den anderen Eingabeanschlüssen der entsprechenden AND-Gatter AND1 bis AND6 zugeführt. In der in 36 gezeigten Gatter-Steuertabelle 41a stellt der Steuerdatenwert "ein" einen aktiven Zustand jedes der AND-Gatter und der Steuerdatenwert "aus" einen inaktiven Zustand jedes der AND-Gatter dar.
Wenn ein Wellenformmodusauswahlsignal WM eine SBC-Wellenform spezifiziert und der logische Wert eines Prüfmusterdatenwertes PAT die Reihenfolge "0" → "1 " → "0" ... hat, wie in 35C gezeigt, ist im Startzyklus TO der logische Wert des Prüfmusterdatenwertes PAT gleich "0". Als Ergebnis resultiert aus der in 36 gezeigten Gatter-Steuertabelle 41a, das D1 ein, D2 aus, D3 aus, D4 ein, D5 ein und D6 aus ist. Folglich nehmen jeweils das erste, vierte und fünfte AND-Gatter AND1, AND4 und AND5 jeweils aktiven Zustand an, so dass die Zeitsteuerpulse TPA, TPB und TPC diese AND-Gatter passieren können, und die Zeitsteuerpulse TPOA und TPOC können als Setzimpulse Ss verwendet werden, wie in 35H gezeigt, und der Zeitsteuerpuls TPOB kann als Rücksetzimpuls Sr verwendet werden, wie in 35H gezeigt. Im zweiten Zyklus T1 ist der logische Wert des Prüfmusterdatenwertes PAT gleich "1 ", deshalb ist D1 aus, D2 ist ein, D3 ist ein, D4 ist aus, D5 ist aus und D6 ist ein. Als Ergebnis nehmen das zweite, dritte und sechste AND-Gatter AND2, AND3 und AND6 jeweils aktiven Zustand an, so dass die Zeitsteuerpulse TPOA, TPOB und TPOC diese AND-Gatter durchlaufen können, und nur der Zeitsteuerpuls TPOB kann als Setzimpuls Ss verwendet werden, wie in 35G gezeigt, und die Zeitsteuerpulse TPOA und TPOC können als Rücksetzimpulse Sr verwendet werden, wie in 35H gezeigt. Da der Betrieb im dritten Zyklus der gleiche wir im Startzyklus ist, wird eine Erläuterung davon fortgelassen. Ferner wird in dem in 35 gezeigten Zeitablaufdiagramm, falls eine Periode des Referenztaktes REFCK auf T gesetzt ist, die Prüfperiode Tt auf {6 + (1/2)} T gesetzt. Entsprechend wird das Zeitintervall des Startzyklus T0 auf 6T gesetzt, das Zeitintervall des zweiten Zyklus T1 wird auf 7T gesetzt, das Zeitintervall des dritten Zyklus T2 wird auf 6T gesetzt,....
Im Ergebnis wird von dem SR-Flipflop 26 ein Prüfmustersignal FCO mit der in 35l gezeigten SBC-Wellenform ausgegeben. Wie anhand dieser SBC-Wellenform leicht zu verstehen ist, wird in jeder Prüfperiode Tt der Datenwert mit logischem Wert "0" in den Prüfmusterdaten PAT in eine Wellenform mit logischem Wert "0" geformt, die eine effektive Zeitdauer Tv hat und die an ihren beiden Seiten eine Wellenform mit logisch "1" mit einer Zeitdauer T0 und eine Wellenform mit logisch "1" mit einer Zeitdauer T3 hat. Andererseits wird der Datenwert mit logischem Wert "1" in den Prüfmusterdaten PAT in eine Wellenform mit logischem Wert "1" mit einer effektiven Zeitdauer Tv geformt, die an ihren beiden Seiten eine Wellenform mit logisch "0" mit einer Zeitdauer T0 und eine Wellenform mit logisch "0" mit einer Zeitdauer T3 hat.
Wenn ein Wellenformmodus-Auswahlsignal WM eine RZ-Wellenform spezifiziert, werden zwei der Zeitsteuergeneratoren verwendet. Da in diesem Beispiel der zweiten und dritte Zeitsteuergenera tor TGB und TGC verwendet werden, müssen die vom ersten Zeitsteuerungsgenerator TGA ausgegebenen Zeitsteuerpulse gesperrt werden. Deshalb sind, wie in der Gatter-Steuertabelle 41a in 36 gezeigt, die Steuerdatenwerte D1 und D2 immer „aus" geschaltet, so dass das erste und zweite AND-Gatter AND1 und AND2 immer in den inaktiven Zustand gebracht werden können.
Falls ein Wellenformmodus-Auswahlsignal WM eine NRZ-Wellenform spezifiziert, wird nur einer der Zeitsteuerungsgeneratoren verwendet; in diesem Beispiel wird der erste Zeitsteuerungsgenerator TGA verwendet. Entsprechend müssen die Zeitsteuerpulse TPOB und TPOC, die vom zweiten bzw. dritten Zeitsteuerungsgenerator TGB bzw. TGC abgegeben werden, gesperrt werden. Wie in der Gatter-Steuertabelle 41a in 36 gezeigt, sind die Steuerdaten D3 bis D6 immer ausgeschaltet, so dass das dritte bis sechste AND-Gatter AND3 bis AND6 immer in den inaktiven Zustand gebracht werden kann.
37 ist ein Blockdiagramm, das ein zweites spezifisches Beispiel der Wellenformerzeugungsvorrichtung zeigt, die in der Lage ist, ein Prüfmustersignal mit einer SBC-Wellenform, einer NRZ-Wellenform oder einer RZ-Wellenform zu erzeugen. Dieses zweite spezifische Beispiel umfasst zwei Wellenformerzeugungsvorrichtungen, von denen jede den gleichen Aufbau hat wie den des in 34 gezeigten ersten spezifischen Beispiels und so konstruiert ist, dass die zwei Wellenformerzeugungsvorrichtungen im Verschachtelungsmodus (in regelmäßiger Folge abwechselnd) betrieben werden, so dass Zeitsteuerpulse abwechselnd von beiden Wellenformerzeugungsvorrichtungen ausgegeben werden können, um so Zeitsteuerpulse mit der doppelten Geschwindigkeit der Erzeugung von Zeitsteuerpulsen durch eine Wellenformerzeugungsvorrichtung zu erzeugen. Da jede der zwei Wellenformerzeugungsvorrichtungen den gleichen Aufbau wie die Wellenformerzeugungsvorrichtung des oben erwähnten ersten spezifischen Beispiels hat, werden Teile und Elemente der ersten Wellenformerzeugungsvorrichtung, die jenen der Wellenformerzeugungsvorrichtung des ersten spezifischen Beispiels entsprechen, mit den gleichen Bezugszeichen bezeichnet, und Teile und Elemente der zweiten Wellenformerzeugungsvorrichtung, die jenen der Wellenformerzeugungsvorrichtung aus dem ersten spezifischen Beispiel entsprechen, werden mit den gleichen Bezugszeichen mit einem hinzugefügten Apostroph (') bezeichnet. Außerdem werden, bezogen auf einen Prüfmusterdatenwert PAT, ein Prüfperiodensignal PS und ein vom Mustergenerator PG geliefertes Zeitsteuersignal TS sowie einen Bruchteildatenwert FD, der kürzer als die Referenztaktperiode T ist, Signale und Daten, die der ersten Wellenformerzeugungsvorrichtung zugeführt werden, mit gleichen Bezugszeichen mit zugefügtem Zeichen "-A" bezeichnet, und Signale und Daten, die der zweiten Wellenformerzeugungsvorrichtung zugeführt werden, werden mit den gleichen Bezugszeichen mit zugefügtem Zeichen "-B" bezeichnet. Da der Betrieb der Wellenformerzeugungsvorrichtung des zweiten spezifischen Beispiels anhand des Betriebes der oben erwähnten Wellenformerzeugungsvorrichtung des ersten spezifischen Beispiels und der Beschreibung der Verschachtelungsoperation mit Bezug auf 33 leicht zu verstehen ist, wird eine Beschreibung fortgelassen.
Wiederum bezogen auf die in 34 gezeigte Wellenformerzeugungsvorrichtung des ersten spezifischen Beispiels müssen die Zeitsteuerpulse TPOA, TPOB bzw. TPOC, die von den Zeitsteuerungsgeneratoren TGA, TGB bzw. TGC ausgegeben werden, dem Set-Anschluss und dem Reset-Anschluss des SR-Flipflops 26 in Phase miteinander zugeführt werden. Aus diesem Grund sind die variablen Verzögerungsschaltungen 33 bis 38 an den Ausgangsseiten der AND-Gatter AND1 bis AND6 eingefügt, um die Verzögerungszeiten (Ausbreitungsverzögerungszeiten) dieser Zeitsteuerpulse TPOA, TPOB und TPOC auf ihren jeweiligen Ausbreitungswegen anzupassen (d.h. Skew- oder Laufzeitanpassungen vorzunehmenl, so dass die Zeitsteuerpulse den Set-Eingang und den Reset-Eingang des SR-Flipflops 26 in Phase miteinander erreichen können.
Die Summe der Ausbreitungsverzögerungszeiten (T – Tpd) eines Zeitsteuerpulses, der sich über den Ausbreitungspfad La einschließlich der analog konfigurierten variablen Verzögerungsschaltung 33 für die Laufzeitanpassung und die variable Verzögerungsschaltung VD des Zeitsteuerungsgenerators TGA ausbreitet, fluktuiert abhängig von Veränderungen von Temperatur und Spannung, und die Größe der Fluktuationen kann ausgedrückt werden durch die folgenden Gleichungen. ΔT1 = (T – Tpd) × (Temperaturfluktuationskoeffizient von Tpd) × (±Temperaturschwankungsbreite) (1) ΔT2 = (T – Tpd) ×(Temperaturfluktuationskoeffizient von Tpd) × (± Spannungsschwankungsbreite) (2)
Wenn z.B. angenommen wird, dass T – Tpd = 10 ns ist, der Temperaturfluktuationskoeffizient 0,3 %/°C beträgt und die Umgebungstemperatur des IC-Prüfers 25 ± 5°C beträgt, wird folgendes Ergebnis erhalten:
Ein ähnliches Ergebnis wird erhalten für einen Zeitsteuerpuls, der sich über einen anderen Ausbreitungsweg ausbreitet.
Bei dem in 34 gezeigten ersten spezifischen Beispiel der Wellenformerzeugungsvorrichtung und dem in 37 gezeigten zweiten spezifischen Beispiel der Wellenformerzeugungsvorrichtung ist die variable Verzögerungsschaltung jedes Zeitsteuerungsgenerators mit der entsprechenden variablen Verzögerungsschaltung für die Laufzeitanpassung hintereinandergeschaltet. Es liegt daher ein Nachteil darin, dass die Gesamtausbreitungsverzögerungszeit (T – Tpd) groß wird und deshalb das Ausmaß der Temperaturfluktuation ΔT1 und das Ausmaß der Spannungsfluktuation ΔT2 in der Ausbreitungsverzögerungszeit große Werte haben, was zu einer Beeinträchtigung der Zeitsteuerungsgenauigkeit führt.
Zusätzlich kann aufgrund von Leistungsbeschränkungen von Eingabe-/Ausgabepuffern eines als Wellenformerzeugungsvorrichtung konstruierten LSI ein Hochfrequenz-Referenztakt nicht von außen in die Wellenformerzeugungsvorrichtung eingegeben werden. Aus diesem Grund ist als eine Prozedur zum Verbessern der Operationsgeschwindigkeit eine sogenannte Verschachtelungsoperation (Multiplexoperation) eingesetzt worden, bei der eine Mehrzahl von Zeitsteuerungsgeneratoren vorbereitet werden und diese Zeitsteuerungsgeneratoren nacheinander geschaltet werden, um sie im Wechsel zu betreiben, wie in 32 und 37 gezeigt. Wenn jedoch der Verschachtelungsbetrieb angewendet wird, müssen fast alle Module (Elemente) einschließlich der Zeitsteuerungsgeneratoren in einer der Zahl der Verschachtelungen entsprechenden Zahl bereitgestellt werden, was den apparativen Aufwand um die Zahl der Verschachtelungen vervielfacht. Insbesondere bei der in 37 gezeigten, Verschachtelungsbetrieb verwendenden Wellenformerzeugungsvorrichtung werden sechs Zeitsteuerungsgeneratoren benötigt, obwohl die Zahl der Verschachtelungen zwei (2) ist.
Des weiteren verwendet die variable Verzögerungsschaltung 15 oder VD eines jeden Zeitsteuerungsgenerators Gatterverzögerungen mit einer Mehrzahl von hintereinandergeschalteten Gatterelementen, wie in 29A gezeigt, so dass eine beträchtliche Zahl von Prozessschritten benötigt wird, um eine Datenkonversionstabelle zum Konvertieren von logischen Verzögerungszeiten in Steuer-(Auswahl)-Signale zu konvertieren, wie in 29B gezeigt. Für die in 34 gezeigte Wellenformerzeugungsvorrichtung müssen, da drei variable Verzögerungsschaltungen VD verwendet werden, drei Datenkonversionstabellen erzeugt werden. Für die in 37 gezeigte, die Verschachtelungsoperation anwendende Wellenformerzeugungsvorrichtung müssen, da sechs variable Verzögerungsschaltungen VD verwendet werden, sechs Datenkonversionstabellen erzeugt werden. Wenn die Zahl der Verschachtelungen weiter erhöht wird, um die Operationsgeschwindigkeit zu steigern, muss auch die Zahl von zu verwendenden variablen Verzögerungsschaltungen erhöht werden. Entsprechend liegt ein Nachteil darin, dass die Prozessschritte zum Erzeugen von Datenkonversionstabellen erheblich vermehrt werden.
Des weiteren werden, wie in 37 gezeigt, der Setzimpuls, der dem Set-Anschluss des SR-Flipflops 26 zugeführt wird, und der Rücksetzimpuls Sr, der dessen Reset-Anschluss zugeführt wird, als die Ergebnisse von logischen Oder-Operationen der sich über sechs Ausbreitungswege ausbreitenden Zeitsteuerpulse erhalten. Infolgedessen liegt ein Problem darin, dass das Auftreten einer leichten Ungleichmäßigkeit bei den Korrekturen der Verzögerungszeiten (Laufzeitanpassungen) der jeweiligen Ausbreitungswege wahrscheinlich wird und so die Zeitsteuerungsgenauigkeit weiter beeinträchtigt wird.

Die DE 195 34 735 A1 beschreibt eine Taktflankenformungsschaltung für ein IC-Prüfsystem mit je einer Auswahleinrichtung (Verzögerungsdatenauswahlmittel zum Auswählen wenigstens eines Verzögerungsdatenwertes zum Erzeugen wenigstens eines Setzimpulses und wenigstens eines Verzögerungsdatenwertes zum Erzeugen wenigstens eines Rücksetzimpulses); je einem Register für Daten zum Abgleichen der Laufzeitunterschiede für Anstiegs- und Abfallflanke (Laufzeitdatenspeichermittel für Setzimpuls und Rücksetzimpuls); je einem Akkumulatorregister (Operationsmittel für Setzimpuls und für Rücksetzimpuls); je einer Logikschaltung zum Erzeugen variabler Verzögerungen (Verzögerungsmittel für Setzimpuls und für Rücksetzimpuls); je einer Schaltung für eine variable Hochauflösungsverzögerungszeit (variable Verzögerungsmittel für Setzimpuls und für Rücksetzimpuls); und einem RS-Flipflop (Wellenformausgabemittel).

Die DE 198 07 237 A1 beschreibt ein Halbleiterbauelement-Testgerät mit Wellenformereinrichtungen (Wellenformerzeugungsvorrichtung), die Wellenformspeicher (Verzögerungsdatenauswahlmittel) und RS-Flipflops (Wellenformausgabemittel) enthalten.

Offenbarung der Erfindung

Eine Aufgabe der vorliegenden Erfindung ist, eine Wellenformerzeugungsvorrichtung, die die oben erwähnten Probleme des Standes der Technik lösen kann, und eine Halbleiterprüfvorrichtung anzugeben, die diese Wellenformerzeugungsvorrichtung enthält.

Eine andere Aufgabe der vorliegenden Erfindung ist, eine Wellenformerzeugungsvorrichtung, die die Zeitsteuerungsgenauigkeit verbessern kann und bei der der Umfang der Hardware verringert werden kann, wobei ihre oberflächliche Austauschbarkeit mit der herkömmlichen Hardware erhalten bleibt, sowie eine Halbleiterprüfvorrichtung anzugeben, die diese Wellenformerzeugungsvorrichtung enthält.

Diese Aufgaben werden mit einer Wellenformerzeugungsvorrichtung gemäß Patentanspruch 1 und einer Halbleiterprüfvorrichtung zum Prüfen eines Halbleiterbauelements gemäß Patentanspruch 10 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Kurze Beschreibung der Zeichnungen
1 ist ein Blockschaltbild, das eine Ausgestaltung der Wellenformerzeugungsvorrichtung gemäß der vorliegenden Erfindung zeigt;
2 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 1 gezeigten Wellenformerzeugungsvorrichtung;
3 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 1 gezeigten Wellenformerzeugungsvorrichtung;
4 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 1 gezeigten Wellenformerzeugungsvorrichtung;
5 ist ein Blockschaltbild, das bestimmte Schaltungskonfigurationen hauptsächlich der Verzögerungsdatenspeicher und der Multiplexer der in 1 gezeigten Wellenformerzeugungsvorrichtung zeigt;
6 ist ein Blockschaltbild, das eine bestimmte Schaltungskonfiguration hauptsächlich des Auswahldatenspeichers der in 1 gezeigten Wellenformerzeugungsvorrichtung zeigt;
7 ist ein Blockdiagramm, das bestimmte Schaltungskonfigurationen hauptsächlich des Laufzeitregisters und der Operationsschaltung der in 1 gezeigten Wellenformerzeugungsvorrichtung zeigt;
8 ist ein Blockschaltbild, das eine bestimmte Schaltungskonfiguration hauptsächlich der Verzögerungsstufe in der Zählerverzögerungsschaltung der in 1 gezeigten Wellenformerzeugungsvorrichtung zeigt;
9 ist ein Diagramm, das eine Entsprechungsbeziehung zwischen Auswahldaten und vom Multiplexer ausgewählten Verzögerungsdaten zeigt;
10 ist ein Diagramm, das eine Entsprechungsbeziehung zwischen Adresseingaben und Auswahldaten im Auswahldatenspeicher im Normaloperationsgeschwindigkeitsmodus und eine Entsprechungsbeziehung zwischen den Auswahldaten und Ausgaben des Multiplexers zeigt;
11 ist ein Diagramm, das eine Entsprechungsbeziehung zwischen Adresseingaben und Auswahldaten in dem Auswahldatenspeicher in operationsgeschwindigkeitsverdoppeltem Modus und eine Entsprechungsbeziehung zwischen den Auswahldaten und Ausgaben des Multiplexers zeigt;
12 ist ein Zeitablaufdiagramm für den Fall, dass die in 5 bis 8 gezeigte Wellenformerzeugungsvorrichtung in Normaloperationssgeschwindigkeitsmodus eine NRZ/RZ-Wellenform erzeugt;
13 ist ein Zeitablaufdiagramm für den Fall, dass die in 5 bis 8 gezeigte Wellenformerzeugungsvorrichtung im Normaloperationsgeschwindigkeitsmodus eine SBC-Wellenform erzeugt;
14 ist eine Fortsetzung des Zeitauflaufdiagramms aus 13;
15 ist ein Zeitablaufdiagramm für den Fall, dass die in 5 bis 8 gezeigte Wellenformerzeugungsvorrichtung eine NRZ/RZ-Wellenform im operationsgeschwindigkeitsverdoppelten Modus erzeugt;
16 ist ein Zeitablaufdiagramm für den Fall, dass die in 5 bis 8 gezeigte Wellenformerzeugungsvorrichtung eine SBC-Wellenform im operationsgeschwindigkeitsverdoppelten Modus erzeugt;
17 ist ein Blockschaltbild, das eine Grundschaltung der in 5 bis 8 gezeigten Wellenformerzeugungsvorrichtung im Normaloperationsgeschwindigkeitsmodus zeigt;
18 ist ein Blockschaltbild, das eine Grundschaltung der ersten und zweiten Verzögerungsstufe in der Grundschaltung der in 5 bis 8 gezeigten Wellenformerzeugungsvorrichtung im operationsgeschwindigkeitsverdoppelten Modus zeigt;
19 ist ein Blockschaltbild, das eine Grundschaltung der dritten und vierten Verzögerungsstufe in der Grundschaltung der in 5 bis 8 gezeigten Wellenformerzeugungsvorrichtung im operationsgeschwindigkeitsverdoppelten Modus zeigt;
20 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 18 gezeigten Grundschaltung;
21 ist eine Fortsetzung des Zeitablaufdiagramms aus 20;
22 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 18 gezeigten ersten Verzögerungsstufe;
23 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 18 gezeigten zweiten Verzögerungsstufe;
24 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 19 gezeigten dritten Verzögerungsstufe;
25 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 19 gezeigten vierten Verzögerungsstufe und ihrer Ausgangsseite;
26 ist ein Blockschaltbild, das den Aufbau eines IC-Prüfers nach dem Stand der Technik zeigt;
27 ist ein Blockdiagramm, das ein Beispiel des in 26 gezeigten Zeitsteuerungsgenerators zeigt;
28 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs des in 27 gezeigten Zeitsteuerungsgenerators;
29A ist ein Blockschaltbild, das eine Prinzipkonfiguration der in 27 gezeigten variablen Verzögerungsschaltung zeigt;
29B ist ein Diagramm, das ein Beispiel für die in 27 gezeigte Datenkonversionstabelle zeigt;
30 ist ein Blockschaltbild, das ein anderes Beispiel des in 26 gezeigten Zeitsteuerungsgenerators zeigt;
31 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs des in 30 gezeigten Zeitsteuerungsgenerators;
32 ist ein Blockschaltbild, das eine Schaltungskonfiguration zeigt, die in dem Fall verwendet wird, dass der in 26 gezeigte Zeitsteuerungsgenerator Verschachtelungsbetrieb anwendet;
33 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs des in 32 gezeigten Zeitsteuerungsgenerators;
34 ist ein Blockdiagramm, das ein Beispiel für die Wellenformerzeugungsvorrichtung nach dem Stand der Technik zeigt, die in der Lage ist, unter NRZ-/RZ- und SBC-Wellenformen eine auszuwählen und zu erzeugen;
35 ist ein Zeitablaufdiagramm zur Erläuterung des Betriebs der in 34 gezeigten Wellenformerzeugungsvorrichtung für den Fall, dass sie eine SBC-Wellenform erzeugt;
36 ist ein Diagramm, das ein Beispiel für die in der in 34 gezeigten Gattersteuertabelle gespeicherten Daten zeigt; und
37 ist ein Blockschaltbild, das eine Schaltungskonfiguration der in 34 gezeigten Wellenformerzeugungsvorrichtung für den Fall zeigt, dass sie eine Verschachtelungsoperation ausführt.
Beste Arten, die Erfindung auszuführen
Nun werden bevorzugte Ausgestaltungen der Wellenformerzeugungsvorrichtung gemäß der vorliegenden Erfindung mit Bezug auf 1 bis 25 im Detail beschrieben.
1 ist ein Blockschaltbild, das eine Ausgestaltung der Wellenformerzeugungsvorrichtung gemäß der vorliegenden Erfindung zeigt. Diese Wellenformerzeugungsvorrichtung umfasst einen ersten bis sechsten Verzögerungsdatenspeicher 11-A1, 11-A2, 11-B1, 11-B2, 11-C1 und 11-C2 (wobei die Gesamtheit der Verzögerungsdatenspeicher mit dem Bezugszeichen 11 bezeichnet ist), wobei in jeden von diesen ein Zeitsteuersignal TS vom Mustergenerator PG eingegeben wird (vgl. 26), eine Verzögerungsdatenauswahlschaltung 45 mit einem Auswahldatenspeicher (Ereigniskonversionstabelle) 46 und einem Multiplexer 47, ein erstes und ein zweites Laufzeitregister 48 und 48', in denen Laufzeitanpassungsverzögerungsdaten SKD bzw. SKD' gespeichert sind, wobei die Laufzeitanpassungsverzögerungsdaten SKD bzw. SKD' jeweils Verzögerungszeiten in Ausbreitungswegen von Zeitsteuerpulsen anpassen, eine erste Operationsschaltung 49, der Ausgabesignale SA1/SA2 von der Verzögerungsdatenauswahlschaltung 45, die Laufzeitanpassungsverzögerungsdaten SKD vom ersten Laufzeitregister 48 und ein Bruchteildatenwert FD, der eine Bruchteilzeitdauer darstellt, die kürzer als die Referenztaktperiode T ist, zugeführt werden, eine zweite Operationsschaltung 49', der Ausgabesignale RA1/RA2 von der Verzögerungsdatenauswahlschaltung 45, der Laufzeitanpassungsverzögerungsdatenwert SKD' vom zweiten Laufzeitregister 48' und ein Bruchteildatenwert FD, der eine Bruchteilzeitdauer darstellt, die kürzer als die Referenztaktperiode T ist, zugeführt werden, einen ersten Zähler CNT1 zum Zählen eines Taktes REFCK2, dessen Rate das Zweifache des Referenztaktes REFCK ist (ein geschwindigkeitsverdoppelter Takt), ein fünftes D-Flipflop DF5, das mit einem Ausgabesignal CNTD-A von diesem Zähler CNT1 versorgt wird, eine erste Zählerverzögerungsschaltung 50, der Ausgabesignale Sa und Sb von der ersten Operationsschaltung 49, ein Prüfperiodensignal Periode, das Ausgabesignal CNTD-A vom Zähler CNT1 und ein Ausgabesignal CNTD-B vom D-Flipflop DF5 zugeführt werden, eine zweite Zählerverzögerungsschaltung 50', der Ausgabesignale Ra und Rb von der zweiten Operationsschaltung 49', das Prüfperiodensignal Periode, das Ausgabesignal CNTD-A vom Zähler CNT1 und das Ausgabesignal CNTD-B vom D-Flipflop DF5 zugeführt werden, eine erste variable Verzögerungsschaltung 52 zum Verzögern eines Ausgabesignals MAj von der ersten Zählerverzögerungsschaltung 50, eine zweite variable Verzögerungsschaltung 52' zum Verzögern eines Ausgabesignals MAj' von der zweiten Zählerverzögerungsschaltung 50', eine erste und eine zweite Datenkonversionstabelle 53 und 53' zum Steuern von Verzögerungsgrößen der ersten und der zweiten variablen Verzögerungsschaltung 52 bzw. 52' und ein SR-Flipflop 26, dessen Set-Anschluß ein Ausgabesignal von der variablen Verzögerungsschaltung 52 und dessen Reset-Anschluß R ein Ausgabesignal von der variablen Verzögerungsschaltung 52' zugeführt werden.
Verzögerungsdaten TMA1, TMA2, TMB1, TMB2, TMC1 und TMC2 sind im ersten, zweiten, dritten, vierten, fünften bzw. sechsten Verzögerungsdatenspeicher 11-A1, 11-A2, 11-B1, 11-B2, 11-C1 bzw. 11-C2 gespeichert, und die Verzögerungsdaten werden von den entsprechenden Verzögerungsdatenspeichern dadurch ausgegeben, dass daran ein Zeitsteuerungssignal TS vom Mustergenerator PG angelegt wird. Bei dieser Ausgestaltung wird der Betrag der auszugebenden Verzögerungsdaten so gewählt, dass TMA1 < TMA2, TMB1 < TMB2, TMC1 < TMC2. Wenn außerdem spezifiziert ist, dass die SBC-Wellenform erzeugt werden soll, wird der Betrag der Verzögerungsdaten so gewählt, dass TMA1 < TMB1 < TMC1, TMA2 < TMB2 < TMC2, und wenn spezifiziert ist, dass die RZ-Wellenform erzeugt werden soll, wird der Betrag der Verzögerungsdaten so gewählt, dass TMB1 < TMC1, TMB2 < TMC2.
Das erste Laufzeitregister 48, die erste Operationsschaltung 49, die erste Zählerverzögerungsschaltung 50, die erste variable Verzögerungsschaltung 52 und die erste Datenkonversionstabelle 53 sind an der Erzeugung eines Zeitsteuerpulses (nachfolgend als Puls zum Setzen oder Setzimpuls bezeichnet) beteiligt, der dem Set-Anschluss S des SR-Flipflops 26 zugeführt werden soll. Das zweite Laufzeitregister 48', die zweite Operationsschaltung 49', die zweite Zählerverzögerungsschaltung 50', die zweite variable Verzögerungsschaltung 52' und die zweite Datenkonversionstabelle 53' sind an der Erzeugung eines Zeitsteuerpulses (nachfolgend als Puls zum Rücksetzen oder Rücksetzimpuls bezeichnet) beteiligt, der dem Reset-Anschluss R des SR-Flipflop 26 zugeführt wird.
Der Auswahldatenspeicher 46 der Verzögerungsdatenauswahlschaltung 45 liefert, wenn das Prüfperiodensignal Periode und ein Prüfmusterdatenwert PAT vom Mustergenerator PG und ein Wellenformmodusauswahlsignal WM zum Spezifizieren eines Typs von zu erzeugender Wellenform in den Auswahldatenspeicher 46 eingegeben werden, einen Auswahldatenwert an den Steueranschluss des Multiplexers 47, wobei der Auswahldatenwert einen Verzögerungsdatenwert selektiert, der der durch das Wellenformmodusauswahlsignal WM spezifizierten Wellenform entspricht.
Der Multiplexer 47 wählt den durch den Auswahldatenwert spezifizierten Verzögerungsdatenwert unter den Verzögerungsdatenwerten TMA1, TMA2, TMB1, TMB2, TMC1 und TMC2, die von den Verzögerungsdatenspeichern 11 geliefert werden, und liefert die Verzögerungsdaten SA1/SA2, die sich auf den Setzimpuls beziehen, an die erste Operationsschaltung 49 und die Verzögerungsdaten RA1/RA2, die sich auf den Rücksetzimpuls beziehen, an die zweite Operationsschaltung 49'. Die vom Multiplexer auszugebenden Datenwerte SA1/SA2 und RA1/RA2 werden in Abhängigkeit von der Zahl der zu erzeugenden Zeitsteuerpulse erhöht oder verringert. Wenn z.B. zwei Setzimpulse erzeugt werden sollen, werden zwei Verzögerungsdatenwerte SA1 und SA2 durch die Auswahldaten angewählt. Entsprechend werden in dem Fall, dass zwei Rücksetzimpulse erzeugt werden sollen, zwei Verzögerungsdatenwerte RA1 und RA2 durch die Auswahldaten angewählt. Zusätzlich wird in dem Fall, dass ein Setzimpuls erzeugt werden soll, ein Verzögerungsdatenwert SA1 oder SA2 ausgewählt. Entsprechend wird in dem Fall, dass ein Rücksetzimpuls erzeugt werden soll, ein Verzögerungsdatenwert RA1 oder RA2 ausgewählt.
Die erste Operationsschaltung 49 umfasst eine erste Betriebseinheit ALU1 zum Summieren eines Laufzeitanpassungsverzögerungsdatenwertes SKD vom ersten Laufzeitregister 48 und eines Bruchteildatenwertes FD für jeden Prüfzyklus und eine zweite Betriebseinheit ALU2 zum Summieren des summierten Ergebnisses der ersten Betriebseinheit ALU1 und der Verzögerungsdaten SA1/SA2, die vom Multiplexer 47 ausgegeben werden und an der Erzeugung eines Setzimpulses beteiligt sind. Ein ganzzahliger Verzögerungskoeffizient Sa, der einen ganzzahligen Anteil an der Verzögerungszeit im summierten Ergebnis der zweiten Betriebseinheit ALU2 darstellt, wird einem Eingabeanschluss einer Betriebseinheit ALU3 der ersten Zählerverzögerungsschaltung 50 zugeführt, und ein Bruchteilverzögerungskoeffizient Sb, der eine Verzögerungszeit von einem Bruchteil in dem summierten Ergebnis von der zweiten Betriebseinheit ALU2 darstellt, wird einer Verzögerungsstufe 81 der ersten Zählerverzögerungsschaltung 50 zugeführt. Ein Ausgabesignal CNTD-A vom ersten Zähler CNT1 wird dem anderen Eingabeanschluss der Betriebseinheit ALU3 zugeführt, die ihrerseits das Ergebnis SE der Summation des ganzzahligen Verzögerungskoeffizienten Sa und des Ausgabesignals CNTD-A an die Verzögerungsstufe 81 liefert.
Die zweite Operationsschaltung 49' umfasst eine erste Betriebseinheit ALU1' zum Summieren eines Laufzeitanpassungsverzögerungsdatenwertes SKD' vom zweiten Laufzeitregister 48' und eines Bruchteildatenwertes FD für jeden Prüfzyklus und eine zweite Betriebseinheit ALU2' zum Summieren des summierten Ergebnisses der ersten Betriebseinheit ALU1' und der Verzögerungsdaten RA1/RA2, die vom Multiplexer 47 ausgegeben werden und an der Erzeugung eines Rücksetzimpulses beteiligt sind. Ein ganzzahliger Verzögerungskoeffizient Ra, der einen ganzzahligen Teil einer Verzögerungszeit im Summationsergebnis der zweiten Betriebseinheit ALU2' darstellt, wird einem Eingabeanschluss einer Betriebseinheit ALU3' der zweiten Zählerverzögerungsschaltung 50' zugeführt, und ein Bruchteilverzögerungskoeffizient Rb, der eine Verzögerungszeit von einem Bruchteil im Summationsergebnis der zweiten Betriebseinheit ALU2' darstellt, wird einer Verzögerungsstufe 81' der zweiten Zählerverzögerungsschaltung 50' zugeführt. Ein Ausgabesignal CNTD-A vom ersten Zähler CNT1 wird dem anderen Eingabeanschluss der Betriebseinheit ALU3' zugeführt, die ihrerseits das summierte Ergebnis RE des ganzzahligen Verzögerungskoeffizienten Ra und das Ausgabesignal CNTD-A an die Verzögerungsstufe 81' liefert.
Die erste und zweite Zählerverzögerungsschaltung 50 und 50' geben wenigstens ein für den Setzimpuls wirksames Flag Maj und wenigstens ein für den Rücksetzimpuls wirksames Flag MAj' zum Verzögern der Zeitsteuerung einer Prüfperiode um Verzögerungszeiten aus, die den von der ersten bzw. zweiten Operationsschaltung 49 bzw. 49' gelieferten ganzzahligen Verzögerungskoeffizienten entsprechen, und sie geben auch einen Setzimpuls- und Rücksetzimpuls-Bruchteilverzögerungsdatenwert Fj und Fj' aus (die jeweils Verzögerungszeiten darstellen, die den eingegebenen Bruchteilsverzögerungskoeffizienten Sb bzw. Rb entsprechen) und die auf das für den Setzimpuls wirksame Flag bzw. das für den Rücksetzimpuls wirksame Flag bezogen sind. Die für den Setzimpuls bzw, den Rücksetzimpuls wirksamen Flags Maj und MAj' werden der ersten und der zweiten variablen Verzögerungsschaltung 52 bzw. 52' zugeführt, und die Setzimpuls- bzw. Rücksetzimpuls-Bruchteilverzögerungsdatenwerte Fj und Fj' werden der ersten und der zweiten Datenkonversionstabelle 53 und 53' zugeführt.
Die erste und die zweite Datenkonversionstabelle 53 und 53' sind jeweils durch Speicher gebildet, und wenn Setzimpuls- und Rücksetzimpuls-Bruchteilverzögerungsdatenwerte Fj/Fj' darin eingegeben werden, geben sie Verzögerungssteuersignale (Auswahlsignale) aus, die jeweils diesen Datenwerten entsprechen. Die erste und die zweite variable Verzögerungsschaltung 52 und 52' verleihen den eingegebenen für den Setzimpuls bzw, den Rücksetzimpuls wirksamen Flags Maj bzw. MAj' Beträge von Verzögerungen, die den Verzögerungssteuersignalen entsprechen, und liefern die für den Setzimpuls bzw. den Rücksetzimpuls wirksamen Flag an Set- und Reset-Anschluss S und R des SR-Flipflops 26 als Setzimpuls bzw. als Rücksetzimpuls.
Das SR-Flipflop 26 wird durch den Setzimpuls und den Rücksetzimpuls, die von der ersten bzw. der zweiten variablen Verzögerungsschaltung 52 und 52' in jedem Prüfzyklus geliefert werden, gesetzt und rückgesetzt, um so ein Prüfmustersignal FCO mit einer gewünschten Wellenform an den DUT 19 anzulegen (vgl. 26).
Wellenformmodusinformation und Auswahldaten, die den Prüfmusterdaten PAT für dem gegenwärtigen Prüfzyklus und für den vorhergehenden Prüfzyklus entsprechen, sind im Auswahldatenspeicher 46 der Verzögerungsdatenauswahlschaltung 45 gespeichert. Wenn ein Wellenformmodusauswahlsignal WM in diesen Auswahldatenspeicher 46 eingegeben wird, werden Auswahldaten entsprechend der von dem Wellenformmodusauswahlsignal WM spezifizierten Wellenformmodusinformation an den Steueranschluss des Multiplexers 47 geliefert.
Der Multiplexer 47 wählt aus den von dem Verzögerungsdatenspeicher 11 gelieferten Verzögerungsdaten TMA1/A2, TMB1/B2, TMC1/C2 Verzögerungsdaten zum Erzeugen eines Setzimpulses und eines Rücksetzimpulses, die ausgewählt werden durch die Auswahldaten aus dem Auswahldatenspeicher und für einen Setzimpuls und einen Rücksetzimpuls wirksame Flags, die in den Auswahldaten enthalten sind, d.h. Aktivierungs-(enable)-Signale. Der Betrieb des Multiplexers 47 in dem Fall, dass die NRZ-Wellenform spezifiziert ist, ist im Zeitablaufdiagramm von 2A gezeigt, und der Betrieb des Multiplexers 47 in dem Fall, dass die SBC-Wellenform spezifiziert ist, ist im Zeitablaufdiagramm von 2B gezeigt. Wie aus dem Zeitablaufdiagramm von 2A zu erkennen ist, werden im Falle der NRZ-Wellenform in der ersten Hälfte und der zweiten oder späteren Hälfte des Prüfperiodensignals Periode, A1 bzw. A2 jeweils als Verzögerungsdatenwert TD gewählt, und A1E bzw. A2E werden jeweils als für den Rücksetzimpuls wirksame Flags VFL, d.h. als Aktivierungssignale gewählt. Wie sich aus dem Zeitablaufdiagramm von 2B ergibt, werden in ähnlicher Weise im Falle der SBC-Wellenform in der ersten Hälfte und der zweiten oder späteren Hälfte des Prüfperiodensignals Periode A1, C1 und B1, 0 jeweils als Setzimpuls-Verzögerungsdatenwert TD-S und 1, 1 und 1, 0 jeweils als für den Setzimpuls wirksame Flags VFL-S, d.h. als Aktivierungssignale gewählt. Auch werden in der ersten Hälfte und der zweiten oder späteren Hälfte des Prüfperiodensignals Periode als Rücksetzimpuls-Verzögerungsdatenwerte TD-R B1,0 bzw. A1, C1 gewählt, und 1, 0 bzw. 1, 1 werden jeweils als für den Rücksetzimpuls wirksame Flags VFL-R, d.h. als Aktivierungssignale gewählt.
Wenn auf diese Weise die Verzögerungsdatenwerte in der ersten Hälfte bzw. der zweiten Hälfte des Prüfperiodensignals gewählt werden und auch die für den Setzimpuls und den Rücksetzim puls wirksamen Flags in der ersten Hälfe bzw. der zweiten Hälfte des Prüfperiodensignals gewählt werden, ist es möglich, dass die in 1 gezeigte Wellenformerzeugungsvorrichtung in einem geschwindigkeitsverdoppelten Modus oder mit der zweifachen Geschwindigkeit des normalen Modus arbeitet.
Auswahldaten werden im Auswahldatenspeicher 46 gespeichert, so dass, wenn der logische Wert des der Prüfmusterdaten PAT eine Folge von Nullen in benachbarten Prüfperioden wie etwa „0", „0" oder eine Folge von Einsen wie etwa „1", „1" wird, wie in 3A gezeigt, die Auswahldaten einen in 3F und 3G gezeigten Setzimpuls SPO bzw. Rücksetzimpuls RPO daran hindern, nacheinander in das SR-Flipflop 26 eingegeben zu werden (durch gestrichelte Pfeile dargestellt). Der Grund dafür ist, dass wenn eine Verzögerungszeit erzeugt wird, die kürzer als die Periode des geschwindigkeitsverdoppelten Taktes REFCK2 (=2CLK) ist, wie in 3C durch Bezugszeichen 60 und in 3D durch Bezugszeichen 61 bezeichnet, die erste und zweite Zählerverzögerungsschaltung 50 bzw. 50' logisch fehlerhafte oder anomale Operationen ausführen (dies wird als Proximitätsfehleroperation bezeichnet). Aus diesem Grund würde wie bei dem Beispiel der in 4 gezeigten Operation beim Setzimpuls-Verzögerungsdatenwert TD-S und dem Restepuls-Verzögerungsdatenwert TD-R, wie in 4E bzw. 4G gezeigt, und dem für den Setzimpuls wirksamen Flag (Enable-Signal) VFL-S und dem für den Rücksetzimpuls wirksamen Flag (Enable-Signal) VFL-R, wie in 4F bzw. 4H gezeigt, ein Rücksetzimpuls und ein Setzimpuls jeweils resultierend aus einem Rücksetzimpuls-Verzögerungsdatenwert A1 bzw. einem Setzimpuls-Verzögerungsdatenwert A1 erzeugt, wie in 4I gezeigt. Wenn aber die aus dem Auswahldatenspeicher 46 auszugebenden wirksamen Flags (Enable-Signale) daraus ausgegeben werden, indem die Teile von ihnen, die den vorgegebenen Verzögerungsdaten A1 entsprechen, wie etwa die in 4K bzw. 4M gezeigten VFL-S2 und VFL-R2, zu Null (0) gemacht werden, können der durch den obigen Verzögerungsdatenwert A1 verursachte Rücksetzimpuls und Setzimpuls daran gehindert werden, ausgegeben zu werden.
Wie oben erwähnt, addieren die erste und zweite Zählerverzögerungsschaltung 50 und 50' in ihren Operationseinheiten ALU3 und ALU3' den von der ersten Operationsschaltung 49 gelieferten ganzzahligen Verzögerungskoeffizienten Sa und das Ausgabesignal CNTD-A vom ersten Zähler CNT1 und den von der ersten Operationsschaltung 49' gelieferten ganzzahligen Verzögerungskoeffizienten Ra und das Ausgabesignals CNTD-A vom ersten Zähler CNT1 und erzeugen einen als mit dem Setzimpuls-Zählerdatenwert übereinstimmend erwarteten Wert SE bzw. einen als mit dem Rücksetzimpuls-Zählerdatenwert übereinstimmend erwarteten Wert RE, um diese an die Verzögerungsstufen 81 bzw. 81' zu liefern. Die Verzögerungsstufen 81 und 81' sind aufgebaut aus einer Mehrzahl von hintereinandergeschalteten Stufen von Verzögerungsschaltungen 81–1, 81–2,..., 81-n bzw. 81'–1, 81'–2,..., 81'-n (vgl. 8). Die Verzögerungsstufen 81 und 81' erfassen eine Übereinstimmung zwischen einem eingegebenen als übereinstimmend erwarteten Wert SE und einem Ausgabesignal CNTD-B (einem durch Verzögern des Ausgabesignals CNTD-A des Zählers CNT1 erhaltenen Signals) aus dem fünften D-Flipflop DF5 und eine Übereinstimmung zwischen einem eingegebenen als übereinstimmend erwarteten Wert RE und dem Ausgabesignal CNTD-B des fünften D-Flipflops DF5 und geben maximal zwei für den Setzimpuls bzw. den Restepuls wirksame Flags Maj und Maj' aus (j = j' = 1,..., n; n ist die Zahl der Verzögerungsstufen), und gleichzeitig geben sie auf der Grundlage der eingegebenen Bruchteilverzögerungskoeffizienten Sb und Rb einen Setzimpuls-Bruchteilverzögerungsdatenwert und einen Rücksetzimpuls-Bruchteilverzögerungsdatenwert Fj bzw. Fj' aus (die den Bruchteilverzögerungskoeffizienten Sb und Rb entsprechende Verzögerungszeiten darstellen).
Es sind Steuermittel vorgesehen, um die Daten (die als übereinstimmend erwarteten Werte) SE und RE und die Bruchteilverzögerungskoeffizienten Sb und Rb daran zu hindern, in die Verzögerungsstufen 81 und 81' der ersten und zweiten Zählenrerzögerungsschaltungen 50 bzw. 50' geladen zu werden, wenn ein Offen-Flag „OFFEN" zum Hindern eines Pulses am Ausgegebenwerden an die von den Verzögerungsdatenspeichern 11 an den Multiplexer 47 gelieferten Daten gegeben worden ist, und wenn das für den Setzimpuls oder den Rücksetzimpuls wirksame Flag (Enable-Signal) nicht in den vom Auswahldatenspeicher 46 an den Multiplexer 47 gelieferten Daten vorhanden ist. Speziell die AND-Gatter AND100 und AND200 entsprechen diesen Steuermitteln.
Mit der oben beschriebenen Konstruktion werden ein Setzimpuls und ein Rücksetzimpuls daran gehindert, von der ersten und zweiten Zählerverzögerungsschaltung 50 und 50' ausgegeben zu werden. Dadurch ist es möglich, die Zeitdauer des H- Pegels und die Zeitdauer des L-Pegels zu verändern, so dass unterschiedliche Wellenformen ausgegeben werden können.
Ein Beispiel für die bestimmte Schaltungskonfiguration der in 1 gezeigten Wellenformerzeugungsvorrichtung ist in 5 bis 8 gezeigt. 5 zeigt bestimmte Schaltungskonfigurationen hauptsächlich der Verzögerungsdatenspeicher 11 und der Multiplexer 47, 6 zeigt eine bestimmte Schaltungskonfiguration hauptsächlich des Auswahldatenspeichers 46, 7 zeigt bestimmte Schaltungskonfigurationen hauptsächlich des ersten und zweiten Laufzeitregisters 48 und 48' und der ersten und zweiten Operationsschaltungen 49 und 49', und 8 zeigt bestimmte Schaltungskonfigurationen hauptsächlich der ersten und zweiten Zählerverzögerungsschaltung 50 und 50'. Ferner bezeichnet in diesen Zeichnungen DF ein D-Flipflop, OR ein Oder-Gatter, WFR ein Wellenform-Informationsregister, MUX einen Multiplexer, ALU eine Operationsschaltung, AND ein Und-Gatter, EXOR ein Exklusiv-Oder-Gatter und DL eine Verzögerungsschaltung.
Zusätzlich zeigt 9 ein Beispiel der Entsprechungsbeziehung zwischen Auswahldaten S1, S2, S3, En (Enable-Signal), die jeweils den in 5 gezeigten Multiplexern MUX1 bis MUX4 zugeführt werden, und von diesen Multiplexern MUX1 bis MUX4 auf der Grundlage der Auswahldaten ausgewählte Verzögerungsdaten (Ausgabedaten). Ferner ist eine Entsprechungsbeziehung zwischen einem Beispiel für im in 6 gezeigten Auswahldatenspeicher (Ereigniskonversionstabelle) 46 gespeicherten Daten und vom in 5 gezeigten Multiplexer 47 (MUX 1 bis MUX4) auf der Grundlage dieser Daten ausgegebenen Setzimpulsverzögerungsdaten SA1, SA2 und Rücksetzimpulsverzögerungsdaten RA1, RA2 in 10 für den Fall des Normaloperationsgeschwindigkeitsmodus und in 11 für den Fall des operationsgeschwindigkeitsverdoppelten Modus gezeigt.
Das Ausgabesignal Sa einer zweiten Summierschaltung ALU2 der in 7 gezeigten ersten Operationsschaltung 49 ist ein von der ersten Operationsschaltung 49 ausgegebener ganzzahliger Verzögerungskoeffizient, und das Ausgabesignal Sb der zweiten Summierschaltung ALU2 ist ein von der ersten Operationsschaltung 49 ausgegebener Bruchteilverzögerungskoeffizient. In gleicher Weise ist das Ausgabesignal Ra einer zweiten Summierschaltung ALU2' der zweiten Operationsschaltung 49' ein ganzzahliger Verzögerungskoeffizient, und ihr Ausgabesignal Rb ist ein Bruchteilverzögerungskoeffizient. Zusätzlich ist ein summiertes Ausgabesignal SE einer dritten Operationsschaltung ALU3 gleich SE = Sa + CNTD-A, und dieses summierte Ausgabesignal stellt einen als übereinstimmend erwarteten Wert dar, der mit dem Zählerdatenwert CNTD-B an jeder Stufe der Verzögerungsstufen 81-1, 81-2,..., 81-n der in 8 gezeigten ersten Zählerverzögerungsschaltung 50 verglichen wird. Dieser Zählerdatenwert CNTD-B wird vom in 6 gezeigten D-Flipflop DF5 geliefert. Für ein summiertes Ausgabesignal RE einer dritten Betriebseinheit ALU3' bezüglich eines Rücksetzimpulses kann das gleiche Ergebnis wie beim auf einen Setzimpuls bezogenen summierten Ausgabesignal SE erhalten werden.
Ausgabesignale SKSSL1 und SKSSL2 eines in 6 gezeigten D-Flipflops DF102 sind Signale zum Auswählen von Laufzeitdaten entsprechend den Setzimpuls-Verzögerungsdatenwerten TMA, TMB bzw. TMC. Zusätzlich sind Ausgabesignale SKRSL1 und SKRSL2 eines D-Flipflops DF103 Signale zum Auswählen von Laufzeitdaten entsprechend den Rücksetzimpuls-Verzögerungsdatenwerten TMA, TMB bzw. TMC.
Wenn eine SBC-Wellenform in dem Normaloperationsgeschwindigkeitsmodus erzeugt wird oder eine NRC- /RC- /SBC-Wellenform im operationsgeschwindigkeitsverdoppeltem Modus erzeugt wird, tritt eine Ladeverzögerung von einem Zyklus an jeder der Verzögerungsstufen 81 und 81' entsprechend den Verzögerungsdaten SA2 bzw. RA2 auf, die vom Multiplexer 47 ausgegeben werden. Der Hauptgrund dafür, dass in 7 Operationseinheiten ALU4 und ALU4' hinzugefügt sind, ist, um erwartete Werte zu erhalten, von denen jeweils der Betrag der Ladeverzögerung subtrahiert ist (d.h. erwartete Werte, von denen jeder um einen Zählschritt verkleinert ist).
Für die Wellenformerzeugungsvorrichtung mit den in den 5 bis 8 gezeigten bestimmten Schaltungskonfigurationen ist ein Zeitablaufdiagramm bis einschließlich der Eingaben der Verzögerungsstufen 81 und 81' für den Fall, dass ein Prüfmustersignal mit einer NRZ-/RZ-Wellenform vom SR-Flipflop 26 im Normaloperationsgeschwindigkeitsmodus ausgegeben wird, in 12 gezeigt. Zusätzlich ist ein Zeitablaufdiagramm bis einschließlich der Eingaben der Verzögerungsstufen 81 und 81' für den Fall, dass ein Prüfmustersignal mit einer SBC-Wellenform vom SR-Flipflop 26 im Normaloperationsgeschwindigkeitsmodus ausgegeben wird, in 13 und 14 gezeigt.
Des weiteren ist für die Wellenformerzeugungsvorrichtung mit den in 5 bis 8 gezeigten bestimmten Schaltungskonfigurationen ein Zeitablaufdiagramm bis einschließlich der Eingaben der Verzögerungsstufen 81 und 81' für den Fall, dass ein Prüfmustersignal mit einer NRZ-/RZ-Wellenform ausgegeben wird, und ein Zeitablaufdiagramm bis einschließlich der Eingabesignale der Verzögerungsstufen 81 und 81' für den Fall, dass ein Prüfmustersignal mit SBC-Wellenform vom SR-Flipflop 26 ausgegeben wird, für den operationsgeschwindigkeitsverdoppelten Modus in 15 bzw. 16 gezeigt. Im Falle des in 16 gezeigten Zeitablaufdiagramms für die SBC-Wellenform ist das minimale Zeitintervall von einer steigenden Flanke eines Prüfperiodensignals Periode zu einer steigenden Flanke des nächsten Prüfperiodensignals Periode auf eine Zeitdauer von 2 × (Periode von REFCK) gesetzt.
Bislang gab es bei der Erzeugung eines Zeitsteuerpulses TPO im Zeitsteuerungsgenerator viele Fälle, bei denen eine einem Prüfperiodensignal Periode (PS) verliehene Verzögerungszeit TD kürzer als eine Prüfperiode Tt ist. In den letzten Jahren, wo ein Prüfzyklus immer weniger kurz gemacht worden ist, um einen Hochgeschwindigkeitsprüfzyklus zu schaffen, ist es schwierig und unpraktisch geworden, die einem Prüfperiodensignal verliehene Verzögerungszeit TD auf das Innere einer Prüfperiode Tt zu beschränken. Aufgrund dieser Gesichtspunkte sind bei der Wellenformerzeugungsvorrichtung mit den in 5 bis 8 gezeigten bestimmten Schaltungskonfigurationen die Verzögerungsstufen 81 und 81' mit der ersten bis n-ten Stufe ausgestattet, so dass jede der Verzögerungsstufen 81 und 81' ein Prüfperiodensignal um bis zu n Prüfzyklen im Falle von Normalgeschwindigkeitsbetriebsmodus und um bis zu n/2 Prüfzyklen im Falle von operationsgeschwindigkeitsverdoppeltem Modus verzögern kann.
17 ist ein Blockschaltbild, das eine Grundschaltung der Wellenformerzeugungsvorrichtung zeigt, bei der die Zahl von Schritten der Verzögerungsstufe 81 auf zwei Schritte (n = 2) bei den in 5 bis 8 gezeigten bestimmten Schaltungskonfigurationen eingestellt ist, und zeigt einen Fall, wo diese mit der normalen Geschwindigkeit arbeitet. Es sind zwar nur die auf den Setzimpuls bezogenen Schaltungen in 17 gezeigt, die auf den Rücksetzimpuls bezogenen Schaltungen haben jedoch die gleiche Konfiguration wie die auf den Setzimpuls bezogenen. Der Betrieb der Setzimpuls-Schaltungen wird nun beschrieben.

(1) Ein Verzögerungsdatenwert SA (SA1/SA2) wird einem Eingabeanschluss der Operationseinheit ALU2 der Operationsschaltung 49 zugeführt.
(2) "0" wird durch ein Löschsignal "Löschen" in den Zähler CNT1 geladen, das zum Beginn einer Prüfung ausgegeben wird, und anschließend fährt der Zähler CNT1 mit der üblichen Inkrementoperation fort.
(3) Ein D-Flipflop DF4 führt eine Neu-Zeitsteuerung des zum Anfangszeitpunkt der Prüfung ausgegebenen Löschsignals zum Löschen von D-Flipflops DF13 und DF23 aus, die ein später zu beschreibendes Erzeugungsbestätigungsflag betreffen.
(4) Die Betriebseinheit ALU2 addiert eine Ausgabe SA eines ODER-Gatters (Verzögerungsdatenauswahlschaltung) und eine bearbeitete Ausgabe SKD + FDa (eine summierte Ausgabe aus einem Laufzeitdatenwert SKD vom Laufzeitregister 48 und einem Bruchteildatenwert FDa) von der Betriebseinheit ALU1.
(5) Die Operationseinheit ALU3 der Zählerverzögerungsschaltung 50 summiert einen ganzzahligen Verzögerungsdatenwert Sa im Operationsergebnis SA + SKD + FDa, das von der Operationseinheit ALU2 ausgegeben wird, und einen Ausgabedatenwert CNTA des Zählers CNT1, der weiter aufwärts zählt, wobei der ganzzahlige Verzögerungsdatenwert Sa der mit der ganzen Zahl multiplizierten Referenztaktperiode entspricht.
(6) Ein D-Flipflop DF11 speichert in einem Zyklus, in dem das D-Flipflop DF11 durch das Prüfperiodensignal Periode aktiviert worden ist, einen Bruchteildatenwert Sb im von der Operationseinheit ALU2 ausgegebenen Ergebnis der Operation SA + SKD + FDa zwischen, der kürzer als die Referenztaktperiode ist, und ein D-Flipflop DF11 speichert in einem Zyklus, in dem das D-Flipflop DF12 durch das Prüfperiodensignal Periode aktiviert worden ist, das von der Operationseinheit ALU3 ausgegebene Ergebnis der Operation Sa' = Sa + CONTA zwischen.
(7) Ein Multiplexer MUX11 wählt, wenn das Prüfperiodensignal Periode darin eingegeben wird, ein festes "H"-Signal an seinem B-Eingang und in anderen Fällen wählt er seinen A-Eingang. Das D-Flipflop DF13 nimmt mit jedem Referenztakt das Ausgabesignal vom Multiplexer MUX11 auf. Wenn in einer Schleife Multiplexer MUX11 → D-Flipflop DF13 → ein AND-Gatter AND13 → Multiplexer MUX11 der vom D-Flipflop DF5 ausgegebene Zählerdatenwert CNTB mit einem aus dem ganzzahligen Verzögerungsdatenwert Sa und einem Ausgabedatenwert CNTA vom Zähler CNT1 summierten Wert übereinstimmt, deaktiviert ein Ausgabesignal M1 von einem AND-Gatter AND11 das AND-Gatter AND13 in der Schleife, in die das "H"-Signal hineingenommen worden ist, so dass das "H"-Signal daran gehindert wird, das AND-Gatter AND13 zu durchlaufen, und ein Ausgabesignal dieser Schleife wird zu einem "L"-Signal gemacht. Die Schleife verwendet das hineingenommene Signal "H" als ein Flag, welches angibt, dass der summierte Wert noch nicht mit dem Zählerdatenwert CNTB übereinstimmt, so dass das Flag eine Steuerfunktion wahrnehmen kann, um die Erzeugung des zweiten Übereinstimmungspulses zu verhindern, auch wenn der Zähldatenwert des Zählers CNT1 die Schleife mehr als einmal durchläuft, bevor ein neues "H"-Signal durch das nächste darin eingegebene Prüfperiodensignal Periode in die Schleife hineingenommen wird, und um zu verhindern, dass der zweite Übereinstimmungspuls in der nächsten Stufe einschließlich des Multiplexers MUX21 und der darauf folgenden Stufen erzeugt wird.
(8) Eine Ausgabe des D-Flipflops DF12 wird an ein D-Flipflop DF22 der nächsten Verzögerungsstufe 81-2 gesendet, und zusätzlich wird es an eine Schaltung zum Erfassen einer Übereinstimmung zwischen ihm und dem Zählerdatenwert CNTB über Exklusiv-ODER-Gatter EXOR11 gesendet.
(9) Wenn der Datenwert des D-Flipflops DF12, in dem das summierte Ergebnis (Operationsausgabe SA' der Operationseinheit ALU3) des ganzzahligen Verzögerungsdatenwertes Sa und des Zählwertes CNTA des Zählers CNT1 zwischengespeichert worden ist, mit Daten des D-Flipflops DF5 übereinstimmt, in dem der Zählwert CNTA des Zählers CNT1 zwischengespeichert worden ist, werden alle Ausgänge der Exklusiv-ODER-Gatter EXOR logisch "L".
(10) Wenn alle Ausgänge der Exklusiv-ODER-Gatter EXOR11 logisch "L" werden, macht das AND-Gatter AND11 seine Ausgang M1 logisch "H", nachdem es überprüft, dass ein Übereinstimmungsvervollständigungsflag von einem invertierten Ausgang Q des D-Flipflops DF13 logisch "L" ist. Das heißt, dass heißt das AND-Gatter AND11 überprüft, dass noch nicht alle seiner Eingabesignale logisch "L" sind, und wenn alle Ausgänge der Exklusiv-ODER-Gatter EXOR11 logisch "L" annehmen und das Übereinstimmungs-Vervollständigungsflag "L" ist, macht das AND-Gatter AND11 seinen Ausgang M1 logisch "H".
(11) Wenn das Ausgabesignal M1 des AND-Gatters AND11 logisch "H" annimmt, funktioniert dieses logische "H" wie folgt: (a) Das logische "H" wird in einem D-Flipflop DF6 über das ODER-Gatter OR1 als ein Verzögerungspuls-Startsignal zwischengespeichert; (b) Das logische "H" bringt ein AND-Gatter AND12 in seinen Aktivierungszustand, und der Bruchteildatenwert Sb, der daran gehindert worden ist, das AND-Gatter AND12 zu durchlaufen, wird daraus als ein Ausgabesignal F1 ausgegeben, das in einem D-Flipflop DF7 über ein ODER-Gatter OR2 als ein zusätzlicher Verzögerungsdatenwert der variablen Verzögerungsschaltung 52 zwischengespeichert wird; (c) Das logische "H" bringt über einen Inverter Inv11 das AND-Gatter AND13 in seinen inaktiven Zustand, um dadurch das Ausgabesignal MF1, welches das Übereinstimmungs-Vervollständigungsflag ist, logisch "L" zu machen, so dass die Schleife einen Zustand der vollständigen Übereinstimmung annimmt; und (d) Das logische "H" wird an den Multiplexer MUX21 als ein Flag (FLAG) gegeben, welches, wenn das nächste Prüfperiodensignal Periode in den Multiplexer MUX21 eingegeben wird, angibt, ob die Schleife im Zustand vollständiger Übereinstimmung ("L") gewesen ist oder nicht. Wenn die Schleife nicht im Zustand vollständiger Übereinstimmung gewesen ist ("H"), wird das Übereinstimmungs-Vervollständigungsflag im zweiten Zyklus durch die zweite Verzögerungsstufe 81-2 abgewartet.

Die Operation der zweiten Verzögerungsstufe 81-2 ist genau die gleiche wie in den obigen Punkten (6) bis (11) beschrieben, mit Ausnahme der Operation des Multiplexers MUX21, beschrieben oben unter Punkt (d).
Das in dem D-Flipflop DF 6 zwischengespeicherte Verzögerungspulsstartsignal wird vom Referenztakt REFCK in das AND-Gatter AND1 eingetaktet, und dieses eingetaktete Pulssignal wird der variablen Verzögerungsschaltung 52 zugeführt. Da der im D-Flipflop DF7 zwischengespeicherte Bruchteilverzögerungsdatenwert der variablen Verzögerungsschaltung 52 zugeführt wird, wird das in die variable Verzögerungsschaltung 52 eingegebene Pulssignal um eine dem Bruchteilverzögerungsdatenwert entsprechende Verzögerungszeit verzögert und als ein Zeitsteuerpuls TPO ausgegeben.
Die in 17 gezeigten Operationseinheiten ALU1 und ALU2 bilden die erste Operationsschaltung 49. Die erste und zweite Verzögerungsstufe 81-1 und 81-2 bilden eine Übereinstimmungserfassungsschaltung für eine Aufnahmeschaltung für ganzzahlige Verzögerungsdatenwerte und Bruchteilverzögerungsdatenwerte im ersten bzw. zweiten Prüfzyklus.
Die erste Verzögerungsstufe 81-1 vergleicht die Ausgabe CNTA des Zählers CNT1 mit dem ganzzahligen Verzögerungsdatenwert Sa in der Ausgabe Sa' der Operationseinheit ALU3, um eine Übereinstimmungserfassung im ersten Prüfzyklus durchzuführen, und gibt einen Erfassungspuls M1 aus. Entsprechend der ersten Verzögerungsstufe führt die zweite Verzögerungsstufe 81-2 ebenfalls eine Übereinstimmungserfassung im zweiten Prüfzyklus aus und gibt einen Erfassungspuls M2 aus.
Zusätzlich nehmen die erste Verzögerungsstufe 81-1 und die zweite Verzögerungsstufe 81-2 Daten F1 und F2, die jeweils dem Bruchteilverzögerungsdatenwert Sb in der Ausgabe der Operationsschaltung 49 entsprechen, synchron zu den Erfassungsausgabesignalen M1 bzw. M2 auf, um die Erfassungsdaten dem Steueranschluss der variablen Verzögerungsschaltung 52 zuzuführen.
18 und 19 sind Blockschaltbilder, die eine Grundschaltung der Wellenformerzeugungsvorrichtung zeigen, bei der die Zahl von Schritten der Verzögerungsstufe 81 bei den in 5 bis 8 gezeigten bestimmten Schaltungskonfigurationen auf vier Schritte (n = 4) gesetzt ist, und zeigt einen Fall, wo diese im operationsgeschwindigkeitsverdoppelten Modus arbeitet. Zusätzlich sind 20 bis 25 jeweils Zeitablaufdiagramme zur Erläuterung der Operation der Grundschaltung. Zwar sind nur die auf den Setzimpuls bezogenen Schaltungsteile in 18 und 19 gezeigt, die auf den Rücksetzimpuls bezogenen Schaltungsteile haben jedoch die gleiche Konfiguration wie die Setzimpuls-Schaltungsteile. Die Operation der Setzimpuls-Schaltungsteile wird nun beschrieben.
Der einem Eingabeanschluss der Operationseinheit ALU2 der ersten Operationsschaltung 49 zugeführte Verzögerungsdatenwert SA ist gebildet durch die Verzögerungsdaten SA1 und SA2, wobei der Verzögerungsdatenwert SA1 in der ersten Hälfte der Referenztaktperiode und der Verzögerungsdatenwert SA2 in der zweiten Hälfte der Referenztaktperiode gewählt ist. Erste und zweite Verzögerungsstufe 81-1 und 81-2 sind die erste bzw. zweite Übereinstimmungserfassungsschaltung im ersten Prüfzyklus, und dritte und vierte Verzögerungsstufe 81-3 und 81-4 sind erste bzw. zweite Übereinstimmungserfassungsschaltung im zweiten Prüfzyklus. Im ersten und im zweiten Prüfzyklus wird jeweils ein Erfassungspuls von einem Paar aus erster und zweiter Übereinstimmungserfassungsschaltung ausgegeben.
Wie anhand der in 20 bis 25 gezeigten Zeitablaufdiagramme leicht zu verstehen ist, wird nur ein Erfassungspuls entweder von der einen oder der anderen der ersten und zweiten Erfassungsschaltungen ausgegeben. Die erste und zweite Verzögerungsstufe (die erste und zweite Übereinstimmungserfassungsschaltung im ersten Prüfzyklus) 81-1 und 81-2 vergleichen den im D-Flipflop DF5 zwischengespeicherten Datenwert CNTD-B, der die dem D-Flipflop DF5 zugeführte Ausgabe CNTD-A des Zählers CNT1 ist (vgl. 1), mit dem als übereinstimmend erwarteten Wert SE = Sa1' und Sa2' (entsprechend den ganzzahligen Verzögerungsdaten Sa1 bzw. Sa2 in der Ausgabe der Operationseinheit ALU2), der die Ausgabe der Operationseinheit ALU3 ist (vgl. 1), um eine Übereinstimmungserfassung im ersten Prüfzyklus durchzuführen, und geben einen Erfassungspuls aus. Entsprechend führen die dritte und vierte Stufe (die erste und zweite Übereinstimmungserfassungsschaltung im zweiten Prüfzyklus) 81-3 und 81-4 eine Übereinstimmungserfassung im zweiten Prüfzyklus aus und geben einen Erfassungspuls aus.
In den in 20 bis 25 gezeigten Zeitablaufdiagrammen ist als Beispiel ein Fall dargestellt, bei dem der Sa1' (= ED1004) im ganzzahligen Verzögerungsdatenwert (dem als übereinstimmend erwarteten Wert) EXPD1 (der gleiche wie Sa1'/Sa2'), der eine Ausgabe eines in 18 gezeigten D-Flipflops DF92 ist, gleich dem Datenwert #5 im Zählerausgabedatenwert CNTB ist und Sa2' (= ED2005) im ganzzahligen Verzögerungsdatenwert EXPD1 gleich dem Datenwert #D (einer hexadezimalen Zahl) im Zählerausgabedatenwert CNTB ist. Ein Erfassungspuls MA1 wird von der ersten Verzögerungsstufe (der ersten Übereinstimmungserfassungsschaltung im ersten Prüfzyklus) 81-1 zu der Zeit ausgegeben, wo der Datenwert #5 im Zählerausgabedatenwert CNTB erzeugt worden ist, und ein Erfassungspuls MA3 wird von der dritten Verzögerungsstufe (der ersten Übereinstimmungserfassungsschaltung im zweiten Prüfzyklus) 81-3 zu dem Zeitpunkt erzeugt, wo der Datenwert #D im Zählerausgangsdatenwert CNTB erzeugt worden ist. Da andere Operationen der Wellenformerzeugungsvorrichtung die gleichen sind wie bei der Wellenformerzeugungsvorrichtung mit der in 17 gezeigten bestimmten Schaltungskonfiguration, wird deren Erläuterung fortgelassen.
Bei der Wellenformerzeugungsvorrichtung nach dem Stand der Technik sind die zwei analog aufgebauten Verzögerungsschaltungen, von denen eine die variable Verzögerungsschaltung in jedem der auf den Setzimpuls bzw. den Rücksetzimpuls bezogenen Zeitsteuerungsgeneratoren ist und die andere die entsprechende Laufzeitanpassungsverzögerungsschaltung ist (in beiden Verzögerungsschaltungen fluktuiert die Verzögerungszeit durch Temperaturänderung und Spannungsänderung), in Reihe geschaltet. Bei der Wellenformerzeugungsvorrichtung der oben erwähnten Ausgestaltung hingegen genügt es, nur eine variable Verzögerungsschaltung 52 vorzusehen, um eine Verzögerung entsprechend einem Bruchteilverzögerungsdatenwert Fj zu erzeugen. Dadurch kann bei der Wellenformerzeugungsvorrichtung der oben erwähnten Ausgestaltung der Betrag der Fluktuation der Verzögerungszeit aufgrund von Temperaturänderung und Spannungsänderung auf etwa die Hälfte von dem der Vorrichtung nach dem Stand der Technik reduziert werden, und die Zeitsteuerungsgenauigkeit der Wellenformerzeugungsvorrichtung kann verbessert werden.
Außerdem wird bei der herkömmlichen Technologie für den Hochgeschwindigkeitsbetrieb eine Verschachtelungsoperation benutzt, und infolgedessen müssen zwei Zeitsteuerungserzeugungsschaltungen mit gleicher Konfiguration bereitgestellt werden. Infolgedessen ist der Schaltungsaufwand im Vergleich mit dem Schaltungsaufwand im normalen Betriebsmodus mit normaler Geschwindigkeit ungefähr verdoppelt. Bei der Wellenformerzeugungsvorrichtung der oben erwähnten Ausgestaltung hingegen wird nur eine Schaltung verwendet, und eine Zeitsteuerungserzeugungsoperation wird sowohl in der ersten als auch der zweiten Hälfte eines Prüfzyklus im operationsgeschwindigkeitsverdoppelten Modus verwendet. Deswegen tritt keine Vergrößerung des Schaltungsaufwandes wie im Falle der Verschachtelungsoperation auf.
Zum Beispiel werden bei der in 37 gezeigten herkömmlichen eine Verschachtelungsoperation durchführenden Wellenformerzeugungsvorrichtung insgesamt sechs Zeitsteuerungsgeneratoren benötigt. Bei der Wellenformerzeugungsvorrichtung der oben erwähnten Ausgestaltung genügt es hingegen, nur zwei Zeitsteuerungsgeneratoren, einen für die Erzeugung eines Setzimpulses und einen für die Erzeugung eines Rücksetzimpulses, bereitzustellen, so dass der Schaltungsaufwand auf etwa ein Drittel desjenigen der herkömmlichen Vorrichtung reduziert ist.
Des weiteren ist bei der Wellenformerzeugungsvorrichtung der oben erwähnten Ausgestaltung die Zahl der variablen Verzögerungsschaltungen, die jeweils eine Datenkonversionstabelle (Look-up- Tabelle) benötigen, insgesamt zwei, eine für die Erzeugung eines Setzimpulses und eine für die Erzeugung eines Rücksetzimpulses. Folglich können für die Erzeugung der Datenkonversionstabellen benötigte Zeit und Last auf etwa 1/6 reduziert werden, im Vergleich mit zwölf (12) Datenkonversionstabellen, die bei der in 37 gezeigten, in einem Verschachtelungsmodus arbeitenden herkömmlichen Wellenformerzeugungsvorrichtung benötigt werden.
Ferner werden bei der in 37 gezeigten, eine Verschachtelungsoperation durchführenden herkömmlichen Wellenformerzeugungsvorrichtung jeweils sechs Zeitsteuerpuls-Ausbreitungswege für die Setzimpuls-Erzeugung und die Rücksetzimpuls-Erzeugung benötigt, und eine logische ODER-Operation der sich jeweils über diese Ausbreitungswege ausbreitenden Zeitsteuerpulse wird durchgeführt. Infolgedessen ergibt sich ein Problem, dass eine geringfügige Ungleichmäßigkeit in den Korrekturen der Verzögerungszeiten dieser Ausbreitungswege leicht auftreten kann und dadurch die Zeitsteuerungsgenauigkeit weiter beeinträchtigt ist. Bei der Wellenformerzeugungsvorrichtung der oben erwähnten Ausgestaltung hingegen genügt es, nur einen Ausbreitungsweg für die Setzimpuls-Erzeugung bzw. die Rücksetzimpuls-Erzeugung bereitzustellen, so dass das obige, bei der herkömmlichen Wellenformerzeugungsvorrichtung auftretende Problem nicht auftritt.
Ferner werden bei der obigen Ausgestaltung ein Addierer zum Summieren von zwei zugeführten Datenwerten und/oder ein Subtrahierer zum Subtrahieren zweier zugeführter Datenwerte voneinander als eine Operationseinheit ALU verwendet. Es kann jedoch auch ein Multiplizierer zum Multiplizieren zweier zugeführter Datenwerte miteinander oder eine Operationseinheit zum Summieren zweier zugeführter Datenwerte durch eine Kombination von Summations-, Subtraktions- und/oder Multiplikationsoperation verwendet werden.
Es erübrigt sich zu sagen, dass die Wellenformerzeugungsvorrichtung der oben erwähnten Ausgestaltung nicht nur vorteilhaft in einer Halbleiterprüfvorrichtung zum Prüfen diverser Arten von Halbleiterbauelementen verwendbar ist, sondern auch in diversen Arten von Prüfvorrichtungen für Prüfgeräte, etwa für elektrische/elektronische Elemente oder Teile, Schaltungen und dergleichen, die vorgegebene Funktionen oder Aktionen in Abhängigkeit von einem zugeführten Strom oder einer zugeführten Spannung ausführen.

Claims

Wellenformerzeugungsvorrichtung mit: Verzögerungsdatenauswahlmitteln (45) zum Auswählen wenigstens eines Verzögerungsdatenwertes (SA1/SA2) zum Erzeugen wenigstens eines Setzimpulses und wenigstens eines Verzögerungsdatenwertes (RA1/RA2) zum Erzeugen wenigstens eines Rücksetzimpulses unter einer Mehrzahl von Verzögerungsdaten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2) in Entsprechung zu logischen Prüfdaten und extern zugeführter Wellenformmodusinformation; Laufzeitdatenspeichermitteln (48 bzw. 48') für Setzimpuls und für Rücksetzimpuls, wobei in den Laufzeitdatenspeichermitteln Laufzeitanpassungsverzögerungsdaten (SKD) für einen Ausbreitungsweg eines Verzögerungsdatenwertes für Setzimpuls bzw. Laufzeitanpassungsverzögerungsdaten (SKD') für einen Ausbreitungsweg eines Verzögerungsdatenwertes für Rücksetzimpuls gespeichert sind; Operationsmitteln (49 bzw. 49') für Setzimpuls und für Rücksetzimpuls, wobei die Operationsmittel – eine Operation an dem diesen extern zugeführten Setzimpuls-Verzögerungsdatenwert (SA1/SA2), Laufzeitanpassungsverzögerungsdatenwert (SKD) für den Setzimpuls und einem Bruchteildatenwert (FD) in jedem Prüfzyklus bzw. eine Operation am diesen extern zugeführten Rücksetzimpuls-Verzögerungsdatenwert (RA1/RA2), Laufzeitanpassungsverzögerungsdatenwert (SKD') für den Rücksetzimpuls und einem Bruchteildatenwert (FD) in jedem Prüfzyklus durchführen und – einen ganzzahligen Verzögerungsdatenwert (Sa) und einen Bruchteildatenwert (Sb) für den Setzimpuls aus dem Ergebnis der Operation bzw. einen ganzzahligen Verzögerungsdatenwert (Ra) und einen Bruchteilverzögerungsdatenwert (Rb) für den Rücksetzimpuls aus dem Ergebnis der Operation ausgeben; Verzögerungsmitteln (50 bzw. 50') für Setzimpuls und für Rücksetzimpuls, wobei diese Verzögerungsmittel wenigstens ein für die Setzimpuls-Erzeugung wirksames Flag (MAj), das eine Verzögerung der Zeitsteuerung einer Prüfperiode um eine dem ganzzahligen Verzögerungsdatenwert (Sa) sprechende Verzögerungszeit bewirkt, bzw. wenigstens ein für die Rücksetzimpuls-Erzeugung wirksames Flag (MAj'), das eine Verzögerung der Zeitsteuerung einer Prüfperiode um eine dem ganzzahligen Verzögerungsdatenwert (Ra) entsprechende Verzögerungszeit bewirkt, ausgeben und ferner mit dem für die Setzimpuls-Erzeugung wirksamen Flag (MAj) bzw. dem für die Rücksetzimpuls-Erzeugung wirksamen Flag (MAj') zusammenhängende Bruchteilverzögerungsdaten (Fj bzw. Fj') ausgeben; variablen Verzögerungsmitteln (52 bzw. 52') für Setzimpuls und für Rücksetzimpuls, in die das für die Setzimpuls-Erzeugung wirksame Flag (MAj) bzw. das für die Rücksetzimpuls-Erzeugung wirksame Flag (MAj') eingegeben werden, wobei diese variablen Verzögerungsmittel die wirksamen Flags auf der Grundlage der jeweils darauf bezogenen Bruchteilverzögerungsdaten (Fj bzw. Fj') verzögern; sowie Wellenformausgabemitteln (26), die für jede Prüfperiode eine Wellenform ausgeben, durch einen von dem variablen Setzimpuls-Verzögerungsmittel gelieferten Setzimpuls gesetz durch einen von dem variablen Rücksetzimpuls-Verzögerungsmittel gelieferten Rücksetzimpuls zurückgesetzt wird.
Wellenformerzeugungsvorrichtung nach Anspruch 1, ferner mit einem Verzögerungsdatenspeicher (11) zum Speichern der Mehrzahl von Verzögerungsdatenwerten (TMA1, TMA2, TMB1, TMB2, TMC1; TMC2) darin, wobei das Verzögerungsdatenauswahlmittel (45) umfasst: einen Auswahldatenspeicher (46) zum Erzeugen von Datenauswahlinformationen in Entsprechung mit logischen Prüfdaten und extern zugeführter Wellenformmodusinformation (WM); und einen Multiplexer (47) zum Auswählen, unter der Mehrzahl von von dem Verzögerungsdatenspeicher (11) gelieferten Verzögerungsdatenwerten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2), des wenigstens einen Verzögerungsdatenwertes (SA1/SA2) zum Erzeugen wenigstens eines Setzimpulses und des wenigstens einen Verzögerungsdatenwertes (RA1/RA2) zum Erzeugen wenigstens eines Rücksetzimpulses durch die von dem Auswahldatenspeicher (46) gelieferte Datenauswahlinformation.
Wellenformerzeugungsvorrichtung nach Anspruch 2, bei der in dem Auswahldatenspeicher (46) Datenauswahlinformation, die der Wellenformmodusinformation (WM) entspricht, logische Prüfdaten von gegenwärtigem Prüfzyklus und vorhergehendem Prüfzyklus, das für den Setzimpuls wirksame Flag (MAj) und das für den Rücksetzimpuls wirksame Flag (MAj') gespeichert sind.
Wellenformerzeugungsvorrichtung nach Anspruch 1, bei der das Verzögerungsdatenauswahlmittel (45) umfasst: einen Auswahldatenspeicher (46), in dem Datenauswahlinformation entsprechend der Wellenformmodusinformation (WM) und logische Prüfdaten von gegenwärtigem Prüfzyklus und vorhergehendem Prüfryklus gespeichert sind; und einen Multiplexer (47), der in der Lage ist, aus der darin von dem Auswahldatenspeicher (46) eingegebenen Datenauswahlinformation und der von einem Verzögerungsdatenspeicher (11) eingegebenen Mehrzahl von Verzögerungsdatenwerten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2) den wenigstens einen Setzimpuls-Erzeugungsverzögerungsdatenwert (SA1/SA2) und den wenigstens einen Rücksetzimpuls-Erzeugungsverzögerungsdatenwert (RA1/RA2) und das für den Setzimpuls wirksame Flag (MAj) und das für den Rücksetzimpuls wirksame Flag (MAj') in der ersten Hälfte oder der zweiten Hälfte eines Periodensignals auszuwählen.
Wellenformerzeugungsvorrichtung nach einem der Ansprüche 1 bis 4, bei der die variablen Verzögerungsmittel (52, 53 und 52', 53') umfassen: Setzimpuls- und Rücksetzimpuls-Datenkonversionsmittel (53 und 53'), die jeweils ein Verzögerungssteuersignal ausgeben, das dem Bruchteilverzögerungsdatenwert (Fj/Fj') entspricht; und variable Setzimpuls- und Rücksetzimpuls-Verzögerungsschaltungen (52 und 52') zum Verzögern, auf der Grundlage der von den Datenkonversionsmitteln (53 und 53') ausgegebenen Verzögerungssteuersignale, des darin eingegebenen für die Setzimpuls-Erzeugung wirksamen Flags (MAj) bzw. für die Rücksetzimpuls-Erzeugung wirksamen Flags (MAj').
Wellenformerzeugungsvorrichtung nach einem der Ansprüche 2 bis 4, bei der die in dem Auswahldatenspeicher (46) gespeicherte Datenauswahlinformation so festgelegt ist, dass, wenn der logische Prüfdatenwert in benachbarten Prüfzyklen eine Folge des gleichen logischen Wertes wie etwa "0", "0" oder "1", "1" ist, der Setzimpuls oder der Rücksetzimpuls daran gehindert werden, nacheinander in das Wellenformausgabemittel (26) eingegeben zu werden.
Wellenformerzeugungsvorrichtung nach einem der Ansprüche 1 bis 5, bei dem das Setzimpuls-Verzögerungsmittel (50) und das Rücksetzimpuls-Verzögerungsmittel (50') Operationen am ganzzahligen Setzimpuls-Verzögerungsdatenwert (Sa) und einer Ausgabe (CNTD-A) eines Zählers (CNT1) zum Zählen eines Taktes und am ganzzahligen Rücksetzimpuls-Verzögerungswert (Ra) und einer Ausgabe (CNTD-A) eines Zählers (CNT1) zum Zählen eines Taktes vornehmen, um so Werte zu erzeugen, von denen erwartet wird, dass sie mit Setzimpuls- bzw. Rücksetzimpuls-Zählerdaten (SE und RE) übereinstimmen, und Übereinstimmungen zwischen diesen als übereinstimmend erwarteten Werten (SE und RE) und der Ausgabe (CNTD-A) des Zählers (CNT1) erfassen und das für die Setzimpuls-Erzeugung wirksame Flag (MAj) bzw. das für die Rücksetzimpuls-Erzeugung wirksame Flag (MAj') sowie den Setzimpuls-Bruchteilverzögerungsdatenwert (Fj) bzw. den Rücksetzimpuls-Bruchteilverzögerungsdatenwert (Fj'), die jeweils auf diese wirksamen Flags (MAj und Maj') bezogen sind, ausgeben.
Wellenformerzeugungsvorrichtung nach einem der Ansprüche 2 bis 4, die ferner Steuermittel (AND100 und AND200) umfasst, um einen Eingabedatenwert daran zu hindern, in dem Fall, dass ein "Offen"-Flag (open) zum Verhindern der Ausgabe eines Pulses an einen von dem Verzögerungsdatenspeicher (11) an den Multiplexer (47) ausgegebenen Datenwert gegeben wird, und in dem Fall, dass ein für den Set-/Rücksetzimpuls wirksames Flag (MAj/MAj') in dem Multiplexer (47) von dem Datenauswahlspeicher (46) zugeführter Datenauswahlinformation nicht vorhanden ist, in das Setzimpuls-Verzögerungsmittel (50) und das Rücksetzimpuls-Verzögerungsmittel (50') geladen zu werden.
Wellenformerzeugungsvorrichtung nach einem der Ansprüche 1 bis 8, bei der das Wellenformausgabemittel (26) ein RS-Flipflop ist.
Halbleiterprüfvorrichtung zum Prüfen eines Halbleiterbauelements mit: Verzögerungsdatenauswahlmitteln (45) zum Auswählen wenigstens eines Verzögerungsdatenwertes (SA1/SA2) zum Erzeugen wenigstens eines Setzimpulses und wenigstens eines Verzögerungsdatenwertes (RA1/RA2) zum Erzeugen wenigstens eines Rücksetzimpulses unter einer Mehrzahl von Verzögerungsdaten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2) in Entsprechung zu logischen Prüfdaten und extern zugeführter Wellenformmodusinformation (WM); Laufzeitdatenspeichermitteln (48 und 48') für Setzimpuls und für Rücksetzimpuls, wobei in den Laufzeitdatenspeichermitteln Laufzeitanpassungsverzögerungsdaten (SKD) für einen Ausbreitungsweg eines Verzögerungsdatenwertes für Setzimpuls bzw. Laufzeitanpassungsverzögerungsdaten (SKD') für einen Ausbreitungsweg eines Verzögerungsdatenwertes für Rücksetzimpuls gespeichert sind; Operationsmitteln (49 und 49') für Setzimpuls und für Rücksetzimpuls, wobei die Operationsmittel eine Operation an dem Setzimpuls-Verzögerungsdatenwert (SA1/SA2), dem Laufzeitanpassungsverzögerungsdatenwert (SKD) für den Setzimpuls und einem Bruchteildatenwert (FD) in jedem extern zugeführten Prüfzyklus bzw. eine Operation am Rücksetzimpuls-Verzögerungsdatenwert (RA1/RA2), dem Laufzeitanpassungsverzögerungsdatenwert (SKD') für den Rücksetzimpuls und einem Bruchteildatenwert (FD) in jedem extern zugeführten Prüfzyklus durchführen und einen ganzzahligen Verzögerungsdatenwert (Sa) und einen Bruchteildatenwert (Sb) für den Setzimpuls aus dem Ergebnis der Operation bzw. einen ganzzahligen Verzögerungsdatenwert (Ra) und einen Bruchteilverzögerungsdatenwert (Rb) für den Rücksetzimpuls aus dem Ergebnis der Operation ausgeben; Verzögerungsmitteln (50 und 50') für Setzimpuls und für Rücksetzimpuls, wobei diese Verzögerungsmittel wenigstens ein für die Setzimpuls-Erzeugung wirksames Flag (MAj), das eine Verzögerung der Zeitsteuerung einer Prüfperiode um eine dem ganzzahligen Verzögerungsdatenwert (Sa) entsprechende Verzögerungszeit bewirkt, bzw. wenigstens ein für die Rücksetzimpuls-Erzeugung wirksames Flag (MAj'), das eine Verzögerung der Zeitsteuerung einer Prüfperiode um eine dem ganzzahligen Verzögerungsdatenwert (Ra) entsprechende Verzögerungszeit bewirkt, ausgeben und ferner mit dem für die Setzimpuls-Erzeugung wirksamen Flag (MAj) bzw. dem für die Rücksetzimpuls-Erzeugung wirksamen Flag (MAj') zusammenhängende Bruchteilverzögerungsdaten (Fj und Fj') ausgeben; variablen Verzögerungsmitteln (52, 53 und 52', 53') für Setzimpuls und für Rücksetzimpuls, in die das für die Setzimpuls-Erzeugung wirksame Flag (MAj) bzw. das für die Rücksetzimpuls-Erzeugung wirksame Flag (MAj') eingegeben werden, wobei diese variablen Verzögerungsmittel (52, 53 und 52', 53') die wirksamen Flags (MAj und MAj') auf der Grundlage der jeweils darauf bezogenen Bruchteilverzögerungsdaten (Fj und Fj') verzögern; sowie Wellenformausgabemitteln (26), die für jede Prüfperiode eine Wellenform ausgeben, die durch einen von dem variablen Setzimpuls-Verzögerungsmittel (52) gelieferten Setzimpuls gesetzt und durch einen von dem variablen Rücksetzimpuls-Verzögerungsmittel (52') gelieferten Rücksetzimpuls zurückgesetzt wird; sowie Mitteln zum Zuführen eines Prüfsignals mit der von den Wellenformausgabemitteln (26) ausgegebenen Wellenform an ein in Prüfung befindliches Halbleiterbauelement.
Halbleiterprüfvorrichtung nach Anspruch 10, ferner mit einem Verzögerungsdatenspeicher (11) zum Speichern der Mehrzahl von Verzögerungsdatenwerten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2) darin, wobei das Verzögerungsdatenauswahlmittel (45) umfasst: einen Auswahldatenspeicher (46) zum Erzeugen von Datenauswahlinformationen in Entsprechung mit logischen Prüfdaten und extern zugeführter Wellenformmodusinformation (WM); und einen Multiplexer (47) zum Auswählen, unter der Mehrzahl von von dem Verzögerungsdatenspeicher (11) gelieferten Verzögerungsdatenwerten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2), des wenigstens einen Verzögerungsdatenwertes (SA1/SA2) zum Erzeugen wenigstens eines Setzimpulses und des wenigstens einen Verzögerungsdatenwertes (RA1/RA2) zum Erzeugen wenigstens eines Rücksetzimpulses durch die von dem Auswahldatenspeicher (46) gelieferte Datenauswahlinformation.
Halbleiterprüfvorrichtung nach Anspruch 11, bei der in dem Auswahldatenspeicher Datenauswahlinformation (46), die der Wellenformmodusinformation (WM) entspricht, logische Prüfdaten von gegenwärtigem Prüfzyklus und vorhergehendem Prüfzyklus, das für den Setzimpuls wirksame Flag (MAj) und das für den Rücksetzimpuls wirksame Flag (MAj') gespeichert sind.
Halbleiterprüfvorrichtung nach Anspruch 10, bei der das Verzögerungsdatenauswahlmittel (45) umfasst: einen Auswahldatenspeicher (46), in dem Datenauswahlinformation entsprechend der Wellenformmodusinformation (WM) und logische Prüfdaten von gegenwärtigem Prüfzyklus und vorhergehendem Prüfzyklus gespeichert sind; und einen Multiplexer (47), der in der Lage ist, aus der darin von dem Auswahldatenspeicher (46) eingegebenen Datenauswahlinformation und der von einem Verzögerungsdatenspeicher (11) eingegebenen Mehrzahl von Verzögerungsdatenwerten (TMA1, TMA2, TMB1, TMB2, TMC1, TMC2) den wenigstens einen Setzimpuls-Erzeugungsverzögerungsdatenwert (SA1/SA2) und den wenigstens einen Rücksetzimpuls-Erzeugungsverzögerungsdatenwert (RA1/RA2) und das für den Setzimpuls wirksame Flag (MAj) und das für den Rücksetzimpuls wirksame Flag (MAj') in der ersten Hälfte oder der zweiten Hälfte eines Periodensignals auszuwählen.
Halbleiterprüfvorrichtung nach einem der Ansprüche 10 bis 13, bei der die variablen Verzögerungsmittel (52, 53 und 52', 53') umfassen: Setzimpuls- und Rücksetzimpuls-Datenkonversionsmittel (53 und 53'), die jeweils ein Verzögerungssteuersignal ausgeben, das dem Bruchteilverzögerungsdatenwert (Fj/Fj') entspricht; und variable Setzimpuls- und Rücksetzimpuls-Verzögerungsschaltungen (52 und 52') zum Verzögern, auf der Grundlage der von den Datenkonversionsmitteln (53 und 53') ausgegebenen Verzögerungssteuersignale, des darin eingegebenen für die Setzimpuls-Erzeugung wirksamen Flags (MAj) bzw. für die Rücksetzimpuls-Erzeugung wirksamen Flags (MAj').