DE10024640B4

DE10024640B4 - Verzögerungssignal-Erzeugungsvorrichtung und Halbleiterprüfvorrichtung

Info

Publication number: DE10024640B4
Application number: DE10024640A
Authority: DE
Inventors: Hiroshi Tsukahara
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-05-17
Filing date: 2000-05-17
Publication date: 2006-01-12
Anticipated expiration: 2020-05-18
Also published as: US6420921B1; JP2000332583A; JP4146965B2; DE10024640A1

Abstract

Die Verzögerungssignal-Erzeugungsvorrichtung (100) gemäß der vorliegenden Erfindung zur Ausgabe eines Verzögerungssignals (74), das durch Verzögerung eines Bezugssignals (54) erhalten wird, enthält: eine Phasenschiebevorrichtung (70), welche zur Ausgabe mehrerer Schiebesignale (72a bis 72n) in der Lage ist, deren Phasen gegenüber einer Phase des Bezugssignals um unterschiedliche Verschiebewerte verschoben sind, und eine Schiebesignal-Auswahlvorrichtung (80), die zur Auswahl eines der Schiebesignale, dessen Phase um einen vorbestimmten Verschiebewert verschoben ist, und zur Ausgabe des ausgewählten Schiebesignals in der Lage ist.

Description

Die vorliegende Erfindung bezieht sich auf eine Verzögerungssignal-Erzeugungsvorrichtung zum Erzeugen eines Verzögerungssignals, und insbesondere auf eine Verzögerungssignal-Erzeugungsvorrichtung, welche in einer Halbleiterprüfvorrichtung verwendet wird.
Die Entwicklung von Halbleitervorrichtungen, welche mit hoher Geschwindigkeit arbeiten können, hat stark zugenommen. Dies erfordert eine Halbleiterprüfvorrichtung zum Prüfen solcher Hochgeschwindigkeitsvorrichtungen, die die Fähigkeit hat, die Operationszeiten genau zu steuern. Es ist besonders erforderlich, eine Zeit, zu welcher ein Eingangsmustersignal in eine zu prüfende Vorrichtung eingegeben wird, mit Bezug auf ein Bezugssignal genau zu verzögern in Abhängigkeit von den Eingangscharakteristiken der zu prüfenden Vorrichtung.
1 zeigt ein Blockschaltbild, welches schematisch eine herkömmliche variable Verzögerungsschaltung 10 wiedergibt, die ein Bezugssignal 54 verzögert, um ein Verzögerungssignal 74 mit einer vorbestimmten Verzögerungszeit zu erzeugen. Die variable Verzögerungsschaltung 10 enthält einen Bereich 12 für eine kleine variable Verzögerung, einen Torstufenzahl-Änderungsbereich 14, einen Linearisierungsspeicher 16, einen Eingangsanschluß 18 und einen Ausgangsanschluß 20. Der Bereich 12 für eine kleine variable Verzögerung enthält Zellen 12a, 12b, ..., 12n für eine kleine variable Verzögerung. Der Torstufenzahl-Änderungsbereich 14 enthält mehrere variable Verzögerungselemente 14a, 14b, 14c, ..., 14m, die jeweils Verzögerungspegel aufweisen, welche sich in einer Schritt-für-Schritt-Weise ändern. Jedes der variablen Verzögerungselemente 14a, 14b, 14c, ..., 14m hat eine Torschaltung mit einer oder mehr Stufen und eine Auswahlvorrichtung. Bei der herkömmlichen variablen Verzögerungsschaltung 10 wird das Bezugssignal 54 über den Eingangsanschluß 18 eingegeben und das Verzögerungssignal 74 wird über den Ausgangsanschluß 20 ausgegeben, nachdem es um eine vorbestimmte Zeitperiode verzögert wurde.
Der Torstufenzahl-Änderungsbereich 14 kann die Verzögerungszeitperiode ändern, indem er die Anzahl von Toren ändert, durch welche das Signal hindurchgeht. Jedes der variablen Verzögerungselemente 14a, 14b, 14c, ..., 14m hat typischerweise eine Auflösung, welche für eine Verzögerung von 200 (ps) oder mehr eingestellt ist. Der Bereich 12 für eine kleine variable Verzögerung erhält eine Verzögerungseinstellungsauflösung, die kleiner ist als die Verzögerungszeitperiode einer einzelnen Stufe eines Tores.
Der Linearisierungsspeicher 16 speichert Verzögerungsdaten, die Kombinationen von Verzögerungselementen sind, welche jeweils vorbestimmte Verzögerungszeiten (Verzögerungszeitperioden) realisieren können, in vorbestimmten Adressen von diesen. In dem Fall der Verwendung einer oder einiger der Zellen 12a, 12b, ..., 12n für kleine variable Verzögerungen und variabler Verzögerungselemente 14a, 14b, 14c, ... 14m, um eine bestimmte Verzögerungszeitperiode zu erhalten, werden beispielsweise entsprechende Bits des Linearisierungsspeichers 16 auf "1" gesetzt. Andere Bits, welche jeweils der Zelle für eine kleine variable Verzögerung oder dem variablen Verzögerungselement entsprechen, werden auf "0" gesetzt. Jede der Zellen 12a, 12b, ..., 12n für eine kleine variable Verzögerung und jedes der variablen Verzögerungselemente 14a, 14b, 14c, ... 14m wählt auf der Grundlage der von dem Linearisierungsspeicher 16 gelieferten Verzögerungsdaten aus, ob ein in diese (s) eingegebenes Signal verzögert wird.
2A ist ein Schaltungsdiagramm, welches eine Zelle 12a für eine kleine variable Verzögerung vom variablen Treiberimpedanztyp illustriert. In 2A bezeichnet V_dd eine positive Leistungszuführungsspannung und V_ss bezeichnet eine negative Leistungszuführungsspannung. Eine dieser Leistungszuführungsspannungen kann als Erde verwendet werden. Die Verzögerungsdaten werden von dem Linearisierungsspeicher 16 (siehe 1) zu einem Verzögerungsdatenanschluß 16 geliefert. Die Zelle 12a für eine kleine variable Verzögerung kann die Verzögerungszeitperiode für das Eingangssignal in Abhängigkeit von einem logischen Wert der Verzögerungsdaten ändern. Genauer gesagt, die Treiberimpedanz wird auf einen niedrigen Wert ge setzt, wenn der logische Wert der Verzögerungsdaten gleich "0", während die Treiberimpedanz auf einen hohen Wert gesetzt wird, wenn der logische Wert der Verzögerungsdaten gleich "1" ist. Somit wird, wenn die Verzögerungsdaten den logischen Wert "1" haben, das an einem Eingangsanschluß 22 eingegebene Eingangssignal stärker verzögert als wenn die Verzögerungsdaten den logischen Wert "0" haben, und es wird dann von einem Ausgangsanschluß 24 ausgegeben. Die in 1 gezeigte variable Verzögerungsschaltung 10 kann eine Verzögerungseinstellungsauflösung von etwa 10 (ps) bis etwa 100 (ps) erreichen, indem der vorbeschriebene Bereich 12 für eine kleine variable Verzögerung und der Torstufenzahl-Änderungsbereich 14 vorgesehen sind.
2B ist ein Schaltungsdiagramm, das eine Zelle 12a für eine kleine variable Verzögerung vom variablen Lastkapazitätstyp illustriert. Die Verzögerungsdaten werden von dem Linearisierungsspeicher 16 (siehe 1) zu einem Verzögerungsdatenanschluß 26 geliefert. Die Zelle 12a für eine kleine variable Verzögerung kann die Verzögerungszeitperiode für das Eingangssignal in Abhängigkeit von dem logischen Wert der Verzögerungsdaten ändern. Wenn die Verzögerungsdaten den logischen Wert "1" haben, wird die Ladekapazität gesetzt. Somit wird, wenn das an dem Eingangsanschluß 22 eingegebene Eingangssignal stärker verzögert, wenn die Verzögerungsdaten den logischen Wert "1" haben, als wenn sie den logischen Wert "0" haben, und es wird von dem Ausgangsanschluß 24 ausgegeben. Die in 1 gezeigte variable Verzögerungsschaltung 10 kann eine Verzögerungseinstellungsauflösung von etwa 10 (ps) bis etwa 100 (ps) erreichen, indem der vorbeschriebene Bereich 12 für eine kleine variable Verzögerung und der Torstufenzahl- Änderungsbereich 14 vorgesehen werden.
Die in 1 gezeigte herkömmliche variable Verzögerungsschaltung 10 kann mit einer Verzögerungseinstellungsauflösung von 10 Pikosekunden oder weniger und mehreren Nanosekunden ausgebildet sein. In einigen Fällen jedoch tritt ein Fehler auf zwischen einer vorbestimmten Verzögerungszeitperiode und einer tatsächlich durch das Verzögerungselement erzielten Verzögerungszeitperiode aufgrund einer Veränderung der Selbsterwärmung jedes Verzögerungselements, einer Änderung der Umgebungstemperatur, einer Änderung der Leistungsquellenspannung und dergleichen.
3 ist ein Diagramm, welches ein Beispiel von Verzögerungscharakteristiken der variablen Verzögerungsschaltung 10 zeigt. Eine Abszissenachse stellt eine in der variablen Verzögerungsschaltung 10 eingestellte Verzögerungszeit dar, während eine Ordinatenachse die von der variablen Verzögerungsschaltung tatsächlich erzielte Verzögerungszeit darstellt. Eine Linie 30 stellt die idealen Verzögerungscharakteristiken der variablen Verzögerungsschaltung 10 dar. Auf der Linie der idealen Verzögerungscharakteristiken ist die eingestellte Verzögerungszeit gleich der tatsächlichen Verzögerungszeit. Eine Linie 32 stellt die Verzögerungscharakteristiken in dem Fall dar, in welchem eine Fortpflanzungszeitperiode des Verzögerungselements übermäßig lang ist, während eine Linie 34 die Verzögerungscharakteristiken in dem Fall darstellt, in welchem die Fortpflanzungszeitperiode des Verzögerungselements übermäßig kurz ist.
Jede der Linien 32 und 34 hat Fehler mit Bezug auf die Linie 30. Einer der Fehler ist ein Verstärkungsfehler. Darüber hinaus haben die Linien 32 und 34 diskontinuierliche Bereiche, welche nicht lineare Fehler sind, wie aus dem Diagramm ersichtlich ist. Dies beruht darauf, daß die in der variablen Verzögerungsschaltung 10 enthaltenen variablen Verzögerungselemente aus mehreren unterschiedlichen Typen bestehen, so daß die Wirkungen auf die Ergebnisse der Veränderung der Elementencharakteristiken, die Temperaturänderung und dergleichen nicht immer miteinander übereinstimmen.
Um die Nichtlinearität der Verzögerungscharakteristiken zu kompensieren, wird zuvor ein Verfahren zum Messen der Verzögerungszeitperioden, die durch alle Kombination der Verzögerungselemente vorgesehen sind, angewendet, und die Verzögerungselemente werden dann wieder so angeordnet, daß eine gewünschte Verzögerungscharakteristik erhalten wird. Die gemessenen Daten werden in dem Linearisierungsspeicher 16 (siehe 1) gespeichert und während der Prüfung der Halbleitervorrichtung, d.h. der zu prüfenden Vorrichtung verwendet.
In diesem Fall ist es erforderlich, vorher eine Verzögerungsschaltung mit Redundanz herzustellen, wobei Faktoren berücksichtigt werden, welche die Fehler bewirken, wie eine Veränderung der Elementcharakteristiken oder die Schwankung der Temperatur oder der Leistungsquellenspannung. Wenn alle möglichen fehlerverursachenden Faktoren berücksichtigt werden, beträgt die Veränderung der Charakteristiken typische Halbleitervorrichtungen angenähert ± 30%. Dies bedeutet, daß ein Verhältnis der längsten Verzögerungszeitperiode einer Halbleitervorrichtung zu der kürzesten Verzögerungszeitperiode von dieser gleich 1,86 (130/70) ist, d.h. angenähert das Doppelte. Daher ist, um eine variable Verzögerungsschaltung 10 mit einer vorbestimmten Auflösung und variablen Breiten unter allen Bedingungen herzustellen, eine Anzahl von redundanten Schaltungen erforderlich, was zu einer Erhöhung des Schaltungsaufwandes insgesamt führt. Darüber hinaus kann eine Verschiebung der Zeit durch die Schwankung der Temperatur oder der Leistungsquellenspannung bewirkt werden. Dies verschlechtert die Zeitgenauigkeit.

Aus der US 4 939 677 ist bereits eine Vorrichtung zur Ausgabe eines Verzögerungssignals, dessen Phase gegenüber der Phase eines Bezugssignals verschoben ist, bekannt. Diese weist eine Phasenschiebevorrichtung zur Ausgabe mehrerer Schiebesignale unabhängig voneinander mit Phasen, die jeweils gegenüber der Phase des Bezugssignals um unterschiedliche Verschiebewerte verschoben sind, sowie eine Schiebesignal-Auswahlvorrichtung zur Auswahl eines der Schiebesignale und zur Ausgabe des Verzögerungssignals auf der Grundlage des ausgewählten Schiebesignals auf. Auch diese Vorrichtung ist mit den vorstehend beschriebenen Mängeln behaftet.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Verzögerungssignal-Erzeugungsvorrichtung zu schaffen, welche die vorgenannten Nachteile des Standes der Technik vermeidet, die somit genauer arbeitet und einen geringeren Schaltungsaufwand erfordert. Diese Aufgabe wird gelöst durch eine Verzögerungssignal-Erzeugungsvorrichtung mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen dieser Vorrichtung ergeben sich aus den Unteransprüchen.

Die erfindungsgemäße Verzögerungssignal-Erzeugungsvorrichtung zur Ausgabe eines Verzögerungssignals, dessen Phase gegenüber einer Phase eines Bezugssig nals verschoben ist, weist eine Phasenschiebevorrichtung zur Ausgabe mehrerer Schiebesignale unabhängig voneinander mit Phasen, die jeweils gegenüber der Phase des Bezugssignals um unterschiedliche Verschiebewerte verschoben sind, und eine Schiebesignal-Auswahlvorrichtung zur Auswahl eines der Schiebesignale, dessen Phase um einen vorbestimmten Verschiebewert verschoben ist, und zur Ausgabe des Verzögerungssignals, auf der Grundlage des ausgewählten Schiebesignals, auf, und sie zeichnet sich dadurch aus, dass die Phasenschiebevorrichtung einen Oszillator enthält, der ein Oszillationssignal erzeugt, dessen Periode dieselbe wie die des Bezugssignals ist, wobei eines der Schiebesignale durch Verschieben der Phase des von dem Oszillator erzeugten Oszillationssignals gegenüber der Phase des Bezugssignals um einen der unterschiedlichen Verschiebewerte erhalten wird.

Bei einem Ausführungsbeispiel sind mehrere Schiebesignal-Auswahlvorrichtungen vorgesehen. Die Auswahlvorrichtungen können eines der Schiebesignale auswählen und mehrere Verzögerungssignale mit jeweils unterschiedlichen Verzögerungszeitperioden ausgeben.

Bei einem anderen Ausführungsbeispiel kann die Phasenschiebevorrichtung für jede der Schiebesignal-Auswahlvorrichtungen vorgesehen sein.

Gemäß noch einem anderen Ausführungsbeispiel ist es bevorzugt, dass die Phasenschiebevorrichtung mehrere Phasenschiebeelemente enthält, welche die mehreren Schiebesignale unabhängig ausgeben.

Bei noch einem anderen Ausführungsbeispiel kann die Verzögerungssignal-Erzeugungsvorrichtung weiterhin einen Auswahlsteuersignal-Zuführungsbereich enthalten, der zur Zuführung eines Auswahlsteuersignals zu der Schiebesignal-Auswahlvorrichtung in der Lage ist.

Bei noch einem anderen Ausführungsbeispiel enthält die Verzögerungssignal-Erzeugungsvorrichtung weiterhin einen Verschiebungswert-Einstellbereich, der zur Einstellung der Verschiebungswerte der von den mehreren Phasenschiebeelementen ausgegebenen Schiebesignale in der Lage ist.

Bei noch einem anderen Ausführungsbeispiel kann die Schiebesignal-Auswahlvorrichtung enthalten: einen Multiplexer, der zur Auswahl eines der Schiebesignale; einen Treiber, der zur Ausgabe eines Verzögerungssignals auf der Grundlage eines Ausgangssignals des Multiplexers in der Lage ist; und eine Ergänzungsschaltung, welche in der Lage ist, an den Multiplexerausgang eine Spannung, die angenähert dem Mittelpunkt zwischen zwei Leistungszuführungsspannungen V_dd und V_ss (V_dd > V_ss) entspricht, die zu dem Treiber geliefert werden, anzulegen.

Bei noch einem anderen Ausführungsbeispiel kann die Schiebesignal-Auswahlvorrichtung enthalten: einen Multiplexer mit mehreren Übertragungstoren, an welchen die mehreren Schiebesignale eingegeben werden, und einen Summierungsbereich, welcher Ausgangssignale der Übertragungstore an einem Punkt summiert; und eine Ergänzungsschaltung, welche in der Lage ist, an den Summierungsbereich in dem Multiplexer eine Spannung anzulegen, die angenähert dem Mittelpunkt zwischen zwei zu dem Summierungsbereich gelieferten Leistungszuführungsspannungen V_dd und V_ss ist, worin der Multiplexer eines der Schiebesignale auswählt, indem eines der mehreren Übertragungstore auf der Grundlage des Auswahlsteuersignals leitend gemacht wird.

Gemäß noch einem anderen Ausführungsbeispiel kann eine Ergänzungsschaltung vorgesehen sein, die eine Spannung, welche angenähert einem Mittelpunkt zwischen zwei Leistungszuführungsspannungen V_dd und V_ss (V_dd > V_ss) an jeweilige Ausgänge der mehreren Phasenschiebeelemente anlegt.

Gemäß noch einem anderen Ausführungsbeispiel kann die Verzögerungssignal-Erzeugungsvorrichtung weiterhin enthalten: ein Bezugsphasen-Schiebeelement, das zur Ausgabe eines um eine vorbestimmte Zeitperiode gegenüber dem Bezugssignal verzögerten Bezugsverzögerungssignals in der Lage ist; einen Zeitkomparator, der zum Vergleich der Zeitpunkte von Kanten des Verzögerungssignals und von Kanten des Bezugsverzögerungssignals und zur Ausgabe eines Vergleichsergebnisses als ein logischer Wert "0" oder ein logischer Wert "1" in der Lage ist; und eine Messvorrichtung, die zum Messen einer Verzögerungszeitperiode des Verzögerungssignals auf der Grundlage des Vergleichsergebnisses durch den Zeitkomparator in der Lage ist.

Gemäß noch einem anderen Ausführungsbeispiel kann die Messvorrichtung enthalten: einen Durchschnittswert-Bildungsbereich, der zur Ausgabe eines Durchschnittswertes in der Lage ist, der durch Bildung des Durchschnitts des von dem Zeitkomparator in einer vorbestimmten Periode ausgegebenen logischen Wertes erhalten wurde; und einen Bestimmungsbereich, der auf der Grundlage des Durchschnittswertes zur Bestimmung in der Lage ist, ob die Verzögerungszeitperiode des Verzögerungssignals gleich der Verzögerungszeitperiode des Bezugsverzögerungssignals ist oder nicht.

Bei noch einem anderen Ausführungsbeispiel kann der Bestimmungsbereich bestimmen, dass die Verzögerungszeitperiode des Verzögerungssignals gleich der Verzögerungszeitperiode des Bezugsverzögerungssignals ist, wenn der Durchschnittswert des logischen Wertes gleich 0,5 ist.

Gemäß noch einem anderen Ausführungsbeispiel kann die Verzögerungssignal-Erzeugungsvorrichtung weiterhin einen Schiebewert-Einstellbereich enthalten, der für jedes der Phasenschiebeelemente vorgesehen und in der Lage ist, die Verschiebungswerte der von den mehreren Phasenschiebeelementen ausgegebenen Schiebesignale auf der Grundlage des Bestimmungsergebnisses durch den Bestimmungsbereich einzustellen.

Bei noch einem anderen Ausführungsbeispiel kann die Phasenschiebevorrichtung enthalten: einen Impulseinfügungsbereich, der zur Erzeugung eines in ein Bezugsoszillationssignal einzufügenden Einfügungsimpulses mit einer Vorderkante und einer Hinterkante, von denen zumindest eine mit einer Vorderkante oder einer Hinterkante des Oszillationssignals synchronisiert ist, und zur Einfügung des erzeugten Einfügungsimpulses in das Bezugsoszillationssignal in der Lage ist; und einen Verzögerungsphasen-Verriegelungsbereich, der zur Erzeugung eines der Schiebesignale auf der Grundlage eines Bezugsrichtsignals, das mit dem Bezugssignal synchronisiert ist und dieselbe Periode wie die des Bezugsoszillationssignals hat, und des Bezugsoszillationssignals mit dem in dieses eingefügten Einfügungsimpuls in der Lage ist.

Gemäß noch einem anderen Ausführungsbeispiel kann die Phasenschiebevorrichtung weiterhin einen Phasenkompa rator enthalten, der zur Ausgabe des Bezugsrichtsignals und des Bezugsoszillationssignals auf der Grundlage einer Phasendifferenz zwischen einem Synchronoszillationssignal, das mit dem Oszillationssignal synchronisiert ist, und einem Synchronbezugssignal, das mit dem Bezugssignal synchronisiert ist und dieselbe Periode wie die des Synchronoszillationssignals hat, in der Lage ist.

Die Erfindung wird im Folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:
1 ein Blockschaltbild, welches schematisch eine bekannte variable Verzögerungsschaltung 10 wiedergibt, die ein Bezugssignal 54 verzögert, um ein Verzögerungssignal 74 mit einer vorbestimmten Verzögerungszeit zu erzeugen,
2A ein Schaltbild, welches eine Zelle 12a für eine kleine variable Verzögerung vom Treiberimpedanztyp illustriert,
2B ein Schaltbild, welches eine Zelle 12a für eine kleine variable Verzögerung vom Lastkapazitätstyp illustriert,
3 ein Diagramm, welches ein Beispiel von Verzögerungscharakteristiken der variablen Verzögerungsschaltung 10 wiedergibt,
4 ein Blockschaltbild, welches eine Halbleiterprüfvorrichtung 40 zum Prüfen einer Zielvorrichtung 50 illustriert,
5 ein Blockschaltbild eines Ausführungsbeispiel des Verzögerungssignalgenerators 44 gemäß der vorliegenden Erfindung,
6 ein Blockschaltbild, das die Struktur der Verzögerungssignal-Erzeugungsvorrichtung 100 zur Ausgabe des Verzögerungssignals 74, das durch Verzögerung des Bezugssignals 54 erhalten wurde, gemäß dem ersten Ausführungsbeispiel nach der vorliegenden Erfindung wiedergibt,
7 ein Diagramm, das die zeitliche Beziehung zwischen dem Bezugssignal 54 und dem Phasensignal 72a bis 72n der k-Phase wiedergibt,
8 ein Blockschaltbild, das ein Ausführungsbeispiel des Phasenschiebeelements 70a, welche das Schiebesignal 72a mit einer gegenüber dem Bezugssignal 54 um einen vorbestimmten Verschiebungswert verzögerten Phase ausgibt, wiedergibt,
9 ein Schaltbild, das ein Ausführungsbeispiel des Phasenschiebeelements 70a zur Ausgabe des Schiebesignals 72a mit einer gegenüber dem Bezugssignal 54 um einen vorbestimmten Verschiebungswert verzögerten Phase wiedergibt,
10A eine variable Verzögerungszelle 110a vom Spannungssteuertyp, die den Oszillator 110 vom Spannungssteuertyp bildet,
10B ein Beispiel der variablen Verzögerungszelle 110a vom Spannungssteuertyp, welche den Os zillator 110 vom Spannungssteuertyp bildet,
10C ein anderes Beispiel der variablen Verzögerungszelle 110b vom Spannungssteuertyp, welche den Oszillator 110 vom Spannungssteuertyp bildet,
11A ein anderes Ausführungsbeispiel eines Teils der Struktur des in 9 gezeigten Phasenschiebeelements 70a,
11B ein modifiziertes Ausführungsbeispiels eines Teils der Struktur des in 11A gezeigten Phasenschiebeelements 70a,
12A den Zustand, in welchem die Einfügungsimpulse 194 in konzentrierten Bereichen in das Bezugsoszillationssignal 190 eingefügt sind,
12B eine Niederfrequenzwelligkeit, die in einer Leistungsquelle auftritt, verursacht durch konzentrierte Einfügung der Einfügungsimpulse 194 in das Bezugsoszillationssignal 190,
12C einen Zustand, in welchem die Einfügungsimpulse 194 in das Bezugsoszillationssignal 190 in einer zeitlich verteilten Weise eingefügt sind,
13 ein Beispiel von Kombinationen von Zyklen, in welchen die Einfügungsimpulse 194 eingefügt sind, auf der Grundlage des von dem Phasensteuerbereich 116 mit der in 9 gezeigten Struktur erzeugten Phasensteuersignals 138,
14A ein Bezugsoszillationssignal 190 von 16 Zyklen, in welches drei Einfügungsimpulse 194 eingefügt wurden für den Fall des Setzens der Anzahl von Impulseinfügungen auf drei,
14B ein Bezugsoszillationssignal 190 von 16 Zyklen, in welches sieben Einfügungsimpulse 194 eingefügt wurden in dem Fall des Setzens der Anzahl von Impulseinfügungen auf sieben,
15 ein Zeitdiagramm der jeweiligen in 9 gezeigten Signale,
16 ein Blockschaltbild einer Verzögerungssignal-Erzeugungsvorrichtung 100, welche das Verzögerungssignal 74 ausgibt, das durch Verzögerung des Bezugssignals 54 erhalten wurde, gemäß dem zweiten Ausführungsbeispiel nach der vorliegenden Erfindung,
17 ein Blockschaltbild, das eine Verzögerungssignal-Erzeugungsvorrichtung 100 zeigt, welche das Verzögerungssignal 74 ausgibt, das durch Verzögerung des Bezugssignals 54 erhalten wurde, gemäß dem dritten Ausführungsbeispiel nach der vorliegenden Erfindung,
18 ein Diagramm, das die Zeitverläufe des Bezugsverzögerungssignals 231 sowie der Verzögerungssignale 74(A), 74(B) und 74(C), welche an dem Dateneingang des Zeitkomparators 222 eingegeben werden, wiedergibt,
19 ein Blockschaltbild der Verzögerungssignal-Erzeugungsvorrichtung 100, welche mehrere M-Bit-Verzögerungssignale 74a bis 74h ausgibt, die durch Verzögern des Bezugssignals 54 erhalten wurden, gemäß dem vierten Ausführungsbeispiel nach der vorliegenden Erfindung, und
20 ein Blockschaltbild einer Verzögerungssignal-Erzeugungsvorrichtung 100, welche mehrere M-Bit-Verzögerungssignale 74a bis 74h ausgibt, die durch Verzögern des Bezugssignals 54 erhalten wurden, gemäß dem fünften Ausführungsbeispiel nach der vorliegenden Erfindung.
4 enthält ein Blockschaltbild, welches eine Halbleiterprüfvorrichtung 40 zum Prüfen einer Vorrichtung 50 zeigt. Die Halbleiterprüfvorrichtung 40 enthält einen Mustergenerator 42, einen Verzögerungsmuster-Signalgenerator 44, einen Vorrichtungseinsetzbereich 46 und einen Komparator 48. Während einer Prüfung wird die zu prüfende Vorrichtung 50 in den Vorrichtungseinsetzbereich 46 eingesetzt.
Der Mustergenerator 42 erzeugt ein Eingabemustersignal 52, das in die zu prüfende Vorrichtung 50 einzugeben ist, und ein Bezugssignal 54, und liefert diese zu dem Verzögerungsmuster-Signalgenerator 44. Das Eingabemustersignal 52 wird synchron mit dem Bezugssignal 54 erzeugt. In dem Fall, in welchem die zu prüfende Vorrichtung 50 beispielsweise eine Speichervorrichtung ist, enthält das Eingabemustersignal 52 ein Adressensignal, ein Datensignal, ein Steuersignal und dergleichen.
Der Verzögerungsmuster-Signalgenerator 44 erzeugt ein Verzögerungsmustersignal 56, das durch Verzögern des Eingabemustersignals 52 um eine vorbestimmte Zeitpe riode gegenüber eine Phase des Bezugssignals 54 erhalten wurde, abhängig von den Eingangscharakteristiken der prüfenden Vorrichtung 50. In dem Fall, in welchem das Eingabemustersignal 52 beispielsweise ein Adressensignal, ein Datensignal, ein Steuersignal und dergleichen enthält, verzögert der Verzögerungsmuster-Signalgenerator 44 die jeweiligen in dem Eingabemustersignal 52 enthaltenen Signale um Zeitperioden, die von der zu prüfenden Vorrichtung 50 gefordert werden. Das Verzögerungsmustersignal 56 wird über den Vorrichtungseinsatzbereich 46 zu der zu prüfenden Vorrichtung 50 geliefert.
Die zu prüfende Vorrichtung 50 gibt ein Ausgabemustersignal 58 auf der Grundlage des Verzögerungsmustersignals 56 aus. Wenn die zu prüfende Vorrichtung 50 eine Speichervorrichtung ist, werden in der Speichervorrichtung gespeicherte Daten als das Ausgabemustersignal 58 gemäß dem Verzögerungsmustersignal 56 ausgegeben. Wenn die zu prüfende Vorrichtung 50 eine Operationsvorrichtung ist, wird das Ergebnis einer gemäß dem Verzögerungsmustersignal 56 durchgeführten Operation als das Ausgabemustersignal 58 ausgegeben. Das Ausgabemustersignal 58 wird in den Komparator 48 eingegeben.
Der Mustergenerator 42 erzeugt ein erwartetes Mustersignal 60, welches von der zu prüfenden Vorrichtung 50 auszugeben ist, auf der Grundlage des Eingabemustersignals 52 (des Verzögerungsmustersignals 56), synchron mit dem Bezugssignal 54. Das erwartete Mustersignal 60 ist ein Signal, von welchem erwartet wird, daß es als ein Antwortsignal von der zu prüfenden Vorrichtung 50 ausgegeben wird, wenn die zu prüfende Vorrichtung 50 normal arbeitet. Das erwartete Mustersignal 60 wird in den Komparator 48 eingegeben.
Der Komparator 48 bestimmt, ob die zu prüfende Vorrichtung 50 gut oder fehlerhaft ist, indem das Ausgabemustersignal 58 mit dem erwarteten Ausgabemustersignal 60 verglichen wird. Genauer gesagt, wenn das Ausgabemustersignal 58 nicht mit dem erwarteten Mustersignal 60 übereinstimmt, bestimmt der Komparator 48, daß die prüfende Vorrichtung 50 fehlerhaft ist.
5 ist ein Blockschaltbild eines Ausführungsbeispiels des Verzögerungssignalgenerators 44 gemäß der vorliegenden Erfindung. Der Verzögerungsmuster-Signalgenerator 44 enthält eine Verzögerungssignal-Erzeugungsvorrichtung 100 und einen Verzögerungsmustersignal-Ausgabebereich 76. Die Verzögerungssignal-Erzeugungsvorrichtung 100 hat eine Phasenschiebevorrichtung 70 und eine Schiebesignal-Auswahlvorrichtung 80.
Der Mustergenerator 42 (nicht gezeigt in 5) erzeugt das Eingabemustersignal 52 und das Bezugssignal 54. Das Bezugssignal 54 wird in die Phasenschiebevorrichtung 70 eingegeben, welche zu der Schiebesignal-Auswahlvorrichtung 80 mehrere Schiebesignale 72a, 72b, ..., 72n ausgibt, die durch Verschiebung der Phase des Bezugssignals 54 um jeweils unterschiedliche Werte erhalten wurden. Es ist bevorzugt, daß die Phasenschiebevorrichtung 70 die Schiebesignale 72a, 72b, ..., 72n unabhängig voneinander erzeugt. Die Perioden des Bezugssignals 54 und diejenigen der Schiebesignale 72a, 72b, ..., 72n sind einander gleich. Die Schiebesignal-Auswahlvorrichtung 80 wählt eines der Schiebesignale 72, 72b, ..., 72n aus, dessen Phasen um einen vorbestimmten Schiebewert verschoben wurde, und gibt das ausgewählte als ein Verzögerungssignal 74 aus, das gegenüber dem Bezugssignal 54 um eine vorbestimmte Zeitperiode verzögert ist. Der vorstehend beschriebene vorbestimmte Verschiebewert wird vorher bestimmt auf der Grundlage der Eingangscharakteristiken der zu prüfenden Vorrichtung 50. Das Verzögerungssignal 74. Das Verzögerungssignal 74 wird zu dem Verzögerungsmustersignal-Ausgabebereich 76 geliefert.
Der Verzögerungsmustersignal-Ausgabebereich 76 gibt das Verzögerungsmustersignal 56 aus, das durch Verzögern des Eingabemustersignals 52 um eine vorbestimmte Zeitperiode erhalten wurde, gemäß dem Verzögerungssignal 74. Mit anderen Worten, der Verzögerungsmustersignal-Ausgabebereich 76 gibt das Verzögerungsmustersignal 56 aus, das durch Verzögern des Eingabemustersignals 52 erhalten wurde, zu dem Zeitpunkt des Verzögerungssignals 74. Das Verzögerungsmustersignal 56 wird in die zu prüfende Vorrichtung 50 (nicht gezeigt) eingegeben, wie mit Bezug auf 4 beschrieben ist. Während der Prüfung der zu prüfenden Vorrichtung 50 ist es bevorzugt, daß der Verzögerungsmuster-Signalgenerator 44 die Verzögerungssignal-Erzeugungsvorrichtung 100 und den Verzögerungsmustersignal-Ausgabebereich 76 enthält, welche beide dieselbe Anzahl von Eingabestiften wie die zu prüfende Vorrichtung 50 haben.
6 ist ein Blockschaltbild, das die Struktur der Verzögerungssignal-Erzeugungsvorrichtung 100 gemäß dem ersten Ausführungsbeispiel nach der vorliegenden Erfindung zeigt, welche das durch Verzögern des Bezugssignals 54 erhaltene Verzögerungssignal 74 ausgibt. Die Verzögerungssignal-Erzeugungsvorrichtung 100 enthält die Phasenschiebevorrichtung 70, die Schiebesignal-Auswahlvorrichtung 80 und einen Auswahlsteuersignal-Zuführungsbereich 90. Die Phasen schiebevorrichtung 70 enthält mehrere Phasenschiebeelemente 70a, 70b, ..., 70n, welche parallel zueinander angeordnet sind.
Das Bezugssignal 44 wird parallel in die jeweiligen Phasenschiebeelemente 70a, 70b, ..., 70n eingegeben. Die Phasenschiebeelemente 70a, 70b, ..., 70n verschieben die Phase des Bezugssignals 54 um unterschiedliche Verschiebewerte, wodurch mehrere Schiebesignale 72a, 72b, ..., 72n unabhängig voneinander ausgegeben werden. In dem Fall, in welchem die Phasenschiebevorrichtung 70 die Schiebesignale 72a, 72b, ..., 72n ausgibt, welche durch Teilen des Taktintervalls des Bezugssignals 54 mit einem konstanten Intervall erhalten wurden, wird die Anzahl k der erforderlichen Phasenschiebeelemente 70a, 70b, ..., 70n dargestellt durch den folgenden Ausdruck: k = T/Δt + 1,worin T die Periode des Bezugssignals 54 und Δt die Auflösung sind. Hieraus können die Schiebesignale 72a, 72b,..., 72n mit der Auflösung Δt und der Phase k mit wenigstens k Phasenschiebeelementen erzeugt werden. Die Schiebesignale 72a, 72b, ..., 72n mit der Phase k werden in die Schiebesignal-Auswahlvorrichtung 80 eingegeben.
Der Auswahlsteuersignal-Zuführungsbereich 90 liefert ein Auswahlsteuersignal 92, welches bewirkt, daß die Schiebesignal-Auswahlvorrichtung 80 eines der Schiebesignale 72a, 72b,..., 72n von k Phasen auswählt, welche durch Verzögern um einen vorbestimmten Schiebewert erhalten wurden. In dem Fall, in welchem die Verzögerungssignal-Erzeugungsvorrichtung 100 in der Halbleiterprüfvorrichtung 40 verwendet wird (siehe 4), gibt der Auswahlsteuersignal-Zuführungsbereich 90 das Auswahlsteuersignal 92 aus auf der Grundlage der Zeit, zu welcher das Eingabemustersignal 52 zu der zu prüfenden Vorrichtung 50 geliefert wird. Die Schiebesignal-Auswahlvorrichtung 80 wählt ein Schiebesignal aus, dessen Phase um einen vorbestimmten verzögert ist, auf der Grundlage des Auswahlsteuersignals 92, und gibt es dann als das Verzögerungssignal 74 aus. 7 ist ein Diagramm, das die zeitliche Beziehung zwischen dem Bezugssignal 54 und den Phasensignalen 72a, 72b, ..., 72n von k Phasen zeigt. Die Periode des Bezugssignals 54 ist T, und sie ist im Wesentlichen dieselbe wie die des jeweils einen der Schiebesignale 72a, 72b, ..., 72n von k Phasen. Gemäß 6 gibt das Phasenschiebeelement 70a das Schiebesignal 72a aus, das mit dem Bezugssignal 54 synchronisiert ist. Das Phasenschiebeelement 70 gibt das Schiebesignal 72b aus, dessen Phasen um Δt gegenüber der des Bezugssignals 54 (des Schiebesignals 72a) verzögert ist. Wie in 7 gezeigt ist, sind die Phasen der Phasenschiebesignale 72c und 72d um Δ2t bzw. Δ3t gegenüber der Phase des Bezugssignals 54 verzögert. In gleicher Weise ist das von dem Phasenschiebeelement 70n ausgegebene Phasenschiebesignal 72n ein Signal, dessen Phase gegenüber der des Bezugssignals 54 um (k-1) Δt verzögert ist. Wie vorstehend beschrieben ist, kann die Phasenschiebevorrichtung 70 die Schiebesignale 72a, 72b, ..., 72n von k Phasen ausgeben, welche durch Verzögern des Bezugssignals 54 um denselben Verschiebewert entsprechend einer vorbestimmten Auflösung erhalten wurden.
Mit Bezug auf die 6 und 7 wird ein Beispiel erläutert, bei dem die Phasenschiebevorrichtung 70 die Schiebesignale 72a, 72b, ..., 72n von k Phasen ausgibt. Alternativ kann die Phasenschiebevorrichtung 70 Schiebesignale mit gewünschten Verzögerungszeitperioden ausgeben.
8 ist ein Blockschaltbild, das ein Ausführungsbeispiel des Phasenschiebeelements 70a zeigt, welches das Schiebesignal 72a ausgibt, dessen Phase gegenüber der des Bezugssignals 54 um einen vorbestimmten Verschiebewert verzögert ist. Obgleich mehrere Phasenschiebeelemente 70a, ..., 70n gezeigt sind, wird nur das Phasenschiebeelement 70a als ein typisches Phasenschiebeelement unter Bezugnahme auf 8 beschrieben. Zusätzlich wird bei diesem Beispiel angenommen, obgleich gezeigt ist, daß das Phasenschiebeelement 70a das Schiebesignal 72a ausgibt, das mit dem Bezugssignal 54 in 7 synchronisiert ist, daß das Phasenschiebeelement 70a das Schiebesignal 72a mit einem gewünschten Verschiebewert erzeugen kann. Das Phasenschiebeelement 70a enthält einen Oszillator 110, einen Phasenkomparator 112, einen Impulseinfügungsbereich 114, einen Phasensteuerbereich 116 und einen Verzögerungs-Phasenregelschleifenbereich 118, welcher eine Subtraktionsschaltung 120 und einen Phasenschiebebereich 122 enthält.
Das Bezugssignal 54 wird in den Phasenkomparator 112 und den Phasensteuerbereich 116 eingegeben. Der Oszillator 110 kann ein Oszillationssignal 126 mit derselben Periode wie der des Bezugssignals 54 oszillieren. Der Phasenkomparator 112 vergleicht die Phasen des Bezugssignals 54 und des Oszillationssignals 126, und gibt ein Bezugsrichtsignal 124 und ein Bezugsoszillationssignal 128 aus, auf der Grundlage der Phasendifferenz zwischen dem Bezugssignal 54 und dem Oszillationssignal 126. Das Bezugsrichtsignal 124 ist mit dem Bezugssignal 54 synchronisiert und hat dieselbe Periode wie des Bezugsoszillationssignals 128.
Das Bezugsoszillationssignal 128 ist ein Signal, in welchem entweder die Vorderkante oder die Hinterkante mit der Vorderkante bzw. der Hinterkante des Oszillationssignals 126 synchronisiert ist. Das Bezugsoszillationssignal 128 wird zu dem Impulseinfügungsbereich 114 geliefert.
Der Phasensteuerbereich 116 empfängt das Bezugssignal 54 und erzeugt ein Phasensteuersignal 138, welches bestimmt, in welche (n) von mehreren Zyklen des Bezugsoszillationssignals 128 ein Einfügungsimpuls einzufügen ist. Es ist wünschenswert, daß der Phasensteuerbereich 116 das Phasensteuersignal 138 so erzeugt, daß die Einfügungsimpulse zeitverteilt auf mehrere Zyklen verstreut werden. Der Impulseinfügungsbereich 114 erzeugt den in das Bezugsoszillationssignal 128 einzufügenden Einfügungsimpuls und fügt ihn in den/die von dem Phasensteuersignal 138 bestimmten Zyklus/Zyklen des Bezugsoszillationssignals 128 ein. Der Einfügungsimpuls wird zwischen der hinteren Kante des Bezugsoszillationssignals 128 und der vorderen Kante des nächsten Bezugsoszillationssignals 128 eingefügt.
Der Verzögerungs-Phasenregelschleifenbereich 118 verzögert die Phase von dem Oszillator 110 oszillierten Oszillationssignals 126 mit Bezug auf die Phase des Bezugssignals 54 auf der Grundlage des Bezugsrichtsignals 124 und des Bezugsoszillationssignals 130, in welches der Einfügungsimpuls eingefügt wurde. Diese Verzögerung wird durchgeführt, damit der Oszillator 110 das Schiebesignal 72a erzeugt, das gegenüber dem Bezugssignal 54 um eine vorbestimmte Zeitperiode verzögert ist. Genauer gesagt, der Phasenregelschleifenbereich 118 kann die Phase des Oszillationssignals 126 verzögern auf der Grundlage der Anzahl von Einfü gungen des Einfügungsimpulses in mehrere Zyklen des Bezugsoszillationssignals 128 und der Impulsbreite des Einfügungsimpulses. Um dies zu erreichen, enthält der Phasenregelschleifenbereich 118 die Subtraktionsschaltung 120 und den Phasenschiebebereich 120 gemäß dem vorliegenden Ausführungsbeispiel. Die Subtraktionsschaltung 120 gibt ein durchschnittliches Subtraktionsergebnis 134 aus, das erhalten wurde durch Subtrahieren der Potentiale einer Reihe von Impulsen des Bezugsoszillationssignals 130, in welches der Einfügungsimpuls eingefügt ist, von den Potentialen einer Reihe von Impulsen des Bezugssignals 54, und anschließende Durchscnittswertbildung des Subtraktionsergebnisses.
Wenn das durchschnittliche Subtraktionsergebnis 134 gleich 0 ist, wird angezeigt, daß das von dem Oszillator 110 oszillierte Oszillationssignal 126 dasselbe ist wie das gegenüber dem Bezugssignal 54 um eine vorbestimmte (gewünschte) Zeitperiode verzögerte Schiebesignal 72a. Wenn andererseits das durchschnittliche Subtraktionsergebnis 134 nicht gleich 0 ist, bedeutet dies, daß das Oszillationssignal 126 noch nicht gegenüber dem Bezugssignal 54 um die vorbestimmte Verzögerungszeitperiode verzögert wurde. In diesem Fall stellt der Phasenschiebebereich 122 die Oszillationsfrequenz des Oszillators 110 so ein, daß das durchschnittliche Subtraktionsergebnis von der Subtraktionsschaltung 120 gleich 0 wird. Genauer gesagt, der Phasenschiebebereich 122 stellt die Oszillationsfrequenz des Oszillators 110 ein, um die Phase des Oszillationssignals 126 zu verschieben, bis das durchschnittliche Subtraktionsergebnis 134 von der Subtraktionsschaltung 120 0 ist, wodurch die Impulsbreite des Bezugsoszillationssignals 130 eingestellt wird.
Wenn der Oszillator 110 die Oszillationsfrequenz in Übereinstimmung mit der Leistungszuführungsspannung ändert, gibt der Phasenschiebebereich 120 ein Steuerverzögerungssignal 136 aus, um die Leistungszuführungsspannung des Oszillators 110 einzustellen, basierend auf dem durchschnittlichen Subtraktionsergebnis 134 der Subtraktionsschaltung 120. Auf diese Weise kann der Oszillator 110 den Wert der Phasenverschiebung des Oszillationssignals 126 einstellen. In dem Fall, in welchem der Oszillator 110 auf einem einzelnen Chip zusammen mit mehreren elektronischen Schaltungen gebildet ist, ist es vorteilhaft, einen Leistungszuführungsspannungs-Zuführungsbereich (nicht gezeigt) zum Zuführen der eingestellten Leistungszuführungsspannung zu den elektronischen Schaltungen auf der Grundlage des durchschnittlichen Subtraktionsergebnisses 134 vorzusehen. Dies ermöglicht eine Kompensation von Temperaturveränderungen und Zeitfehlern, die durch die Schwankungen der Leistungszuführungsspannung bewirkt werden.
Der Oszillator 110 kann ein Oszillator vom Spannungssteuertyp sein mit einer variablen Oszillationsfrequenz, die von der Steuerspannung abhängt. Beispielsweise kann der Oszillator 110 ein Ringoszillator sein, bei welchem mehrere variable Verzögerungszellen vom Spannungssteuertyp ringförmig miteinander verbunden sind. In diesem Fall kann der Phasenschiebebereich 122 das Steuerverzögerungssignal 136 ausgeben, um die Steuerspannung des Oszillators 110 auf der Grundlage des durchschnittlichen Subtraktionsergebnisses 134 von der Subtraktionsschaltung 120 ausgeben, wodurch der Phasenverschiebungswert des Oszillationssignals 126 durch den Oszillator 110 eingestellt wird.
Wenn das durchschnittliche Subtraktionsergebnis 134 von der Subtraktionsschaltung 120 in dem in 8 gezeigten Phasenschiebeelement 70a gleich 0 ist, d.h. wenn die Summe der Impulsbreiten in einem vorbestimmten Zyklus des Bezugssignals 54 gleich der Summe der Impulsbreiten des Bezugsoszillationssignals 130, in welche die Impulse eingefügt wurden, ist, dann erzeugt, wie vorstehend beschrieben ist, der Oszillator 110 das Schiebesignal 72a mit einer vorbestimmten Verzögerungszeitperiode. Durch Verriegelung dieses Zustands kann der Oszillator 110 fortfahren, das Schiebesignal 72a mit der vorbestimmten Verzögerungszeitperiode zu erzeugen.
9 ist ein Schaltbild, das ein Ausführungsbeispiel des Phasenschiebeelements 70a zur Ausgabe des Schiebesignals 72a zeigt, dessen Phase gegenüber der des Bezugssignals 54 um einen vorbestimmten Verschiebewert verzögert ist. Dieses Schaltbild entspricht dem in 8 gezeigten Blockschaltbild. In 9 haben Teile, die mit denselben Bezugszahlen gekennzeichnet sind wie diejenigen in 8, dieselben oder ähnliche Funktionen wie die entsprechenden Teile in 8. Das in 9 gezeigte Phasenschiebeelement 70a enthält den Oszillator 110, den Phasenkomparator 112, den Impulseinfügungsbereich 114, den Phasensteuerbereich 116, den Verzögerungs-Phasenregelschleifenbereich 118, einen Steuerspannungs-Zuführungsbereich 200, einen synchronisierten Bezugssignalgenerator 140, einen synchronisierten Oszillationssignalgenerator 142, ein ODER-Glied 172 und Treiber 202 und 204. Bei diesem Ausführungsbeispiel ist der Oszillator 110 ein Ringoszillator, bei welchem mehrere variable Verzögerungszellen vom Spannungssteuertyp so verbunden sind, daß sie einen Ring bilden und ein Oszillationssignal 126 erzeugen können, das dieselbe Periode hat wie die des Bezugssignals 54.
Der synchronisierte Bezugssignalgenerator 140 gibt auf der Grundlage des in diesen eingegebenen Bezugssignals 54 ein synchronisiertes Bezugssignal 182 aus, das mit dem Bezugssignal 54 synchronisiert ist. In gleicher Weise gibt der synchronisierte Oszillationssignalgenerator 142 auf der Grundlage des Oszillationssignals 126 ein synchronisiertes Oszillationssignal 186 aus, das mit dem Oszillationssignal 126 synchronisiert ist. Das synchronisierte Bezugssignal 182 und das synchronisierte Oszillationssignal 186 haben dieselbe Periode. Bei diesem Ausführungsbeispiel sind der synchronisierte Bezugssignalgenerator 140 und der synchronisierte Oszillationssignalgenerator 142 jeweils ein 1/8-Frequenzteiler, welcher die Frequenz des in diesen eingegebenen Signals in 1/8-Segmente teilt. Alternativ kann ein anderer Frequenzteiler wie ein 1/4-Frequenzteiler, welcher ein Signal mit 1/4 der Frequenz des Eingangssignals liefert, ein 1/2-Frequenteiler, welcher ein Signal mit 1/2 der Frequenz des Eingangssignals liefert, oder ein 1/1-Frequenzteiler verwendet werden. Der 1/1-Frequenzteiler kann ein Puffer sein. Der synchronisierte Oszillationssignalgenerator 142 ist vorgesehen, um die Einfügungszeit in eine Zeitperiode zwischen der hinteren Kante des Bezugsoszillationssignals 190 und der vorderen Kante des nächsten Bezugsoszillationssignals 190 einzufügen, d.h. während der Dauer des logischen Wertes "0" des Bezugsoszillationssignals 190, wodurch die Dauer des logischen Wertes "0" verlängert wird. Wenn daher der Einfügungsimpuls 194 während der Dauer des logischen Wertes "0" des Oszillationssignals 126 eingefügt werden kann, kann der synchronisierte Oszillationssignalgenerator 142 durch einen Puffer gebildet sein oder weggelassen werden.
Der Phasenkomparator 112 enthält Flip Flops 144 und 146. Der Impulseinfügungsbereich 114 enthält Flip Flops 164, 166, ein UND-Glied 168 und ein ODER-Glied 170. Der Oszillator 110 kann auf einem einzelnen Chip zusammen mit mehreren elektronischen Schaltungen wie dem Phasenkomparator 112 und dem Impulseinfügungsbereich 114 gebildet sein.
Der Phasensteuerbereich 116 enthält ein Impulseinfügungs-Setzregister 148, einen Zähler 150, mehrere Wechselpunkt-Erfassungsbereiche 152, mehrere UND-Glieder 158, ein ODER-Glied 160 und ein Flip Flop 162. Der Zähler 150 ist ein M-Bit-Zähler (M ist eine natürliche Zahl). Bei diesem Ausführungsbeispiel ist der Zähler 150 ein 12 Bit-Zähler mit 12 Bits von dem niedrigstwertigsten Bit COUNT0 bis zu dem höchstwertigsten Bit COUNT11. Das Impulseinfügungs-Setzregister 148 ist ein (M+1) Bit-Register, das die Anzahl von Einfügungen des Einfügungsimpulses in den Impulseinfügungsbereich 114 speichert. Bei diesem Ausführungsbeispiel ist das Impulseinfügungs-Setzregister 148 ein 13 Bit-Register mit 13 Bits von dem geringstwertigsten Bit REG0 bis zu dem höchstwertigsten Bit REG12.
Jeder Wechselpunkt-Erfassungsbereich 152 enthält ein Flip Flop 154 und ein UND-Glied 156 und kann einen Wechselpunkt des Bits des Zählers 150 erfassen. Bei diesem Ausführungsbeispiel ist ein Wechselpunkt-Erfassungsbereich 152 für jedes der Bits des Zählers 150 von COUNT1 bis COUNT11 vorgesehen. Das UND-Glied 158 liefert das logische Produkt (UND) eines Regi sterwertes entsprechend dem (M – n + 1)-ten Bit des Impulseinfügungs-Setzregisters 148 und eines Ausgangswertes des Wechselpunkt-Erfassungsbereichs 152 entsprechend dem n-ten Bit des Zählers 150. Hier ist n eine natürliche Zahl. Für das Bit COUNT0 ist kein Wechselpunkt-Erfassungsbereich 152 vorgesehen. Daher liefert das verbundene UND-Glied 158 das logische Produkt (UND) eines Ausgangswertes von dem Bit COUNT0 und eines Registerwertes von REG11.
REG0 entspricht COUNT11 in der illustrierten Struktur; REG1 entspricht COUNT10; REG2 entspricht COUNT9; REG3 entspricht COUNT8; REG4 entspricht COUNT7; REG5 entspricht COUNT6; REG6 entspricht COUNT5; REG7 entspricht COUNT4; REG8 entspricht COUNT3; REG9 entspricht COUNT2; REG10 entspricht COUNT1; und REG11 entspricht COUNT0. Das ODER-Glied 160 liefert die logische Summe von Ausgangswertes des UND-Gliedes 158 und des Bits REG12. Ein Ausgangssignal des ODER-Gliedes 160 wird zu dem Flip Flop 162 geliefert, welches das Phasensteuersignal 138 zum Bestimmen der Zeit der Einfügung des Einfügungsimpulses zu dem Impulseinfügungsbereich 114 liefert.
Der Verzögerungs-Phasenregelschleifenbereich 118 enthält die Subtraktionsschaltung 120 und den Phasenschiebebereich 122. Die Subtraktionsschaltung 120 enthält ein Subtraktionsglied 178 und ein Filter 180. Das Subtraktionsglied 178 führt eine Subtraktionsoperation für zwei Eingangssignale durch, und das Filter 180 liefert einen Spannungswert zu dem Phasenschiebebereich 122, der durch Durchschnittswertbildung des Subtraktionsergebnisses erhalten wurde. Der Phasenschiebebereich 122 stellt die Phase des Oszillationssignals 126 ein, indem die Steuerspannung des Steuerspannungs-Zuführungsbereichs 200 eingestellt wird.
Die Arbeitsweise der jeweiligen Teile zum Erzeugen des Schiebesignals 72a wird nachfolgend beschrieben.
Das Bezugssignal 54 wird durch den synchronisierten Bezugssignalgenerator 140 geteilt, um 1/8 der Frequenz der Eingangsfrequenz zu erhalten. Das sich ergebende Signal, das mit dem Bezugssignal 54 synchronisiert ist, wird an einem Takteingang des Flip Flops 144 als das synchronisierte Bezugssignal 182 eingegeben. Der Oszillator 110 erzeugt das Oszillationssignal 122 mit derselben Periode wie der des Bezugssignals 54. Das Oszillationssignal 126 wird dann durch den synchronisierten Oszillationssignalgenerator 42 geteilt, um 1/8 der Eingangsfrequenz zu erhalten. Das sich ergebende Signal, das mit dem Oszillationssignal 126 synchronisiert ist, wird an einem Takteingang des Flip Flops 146 als das das synchronisierte Oszillationssignal 186 eingegeben. Das synchronisierte Bezugssignal 182 und das synchronisierte Oszillationssignal 186 haben dieselbe Periode.
Bei diesem Ausführungsbeispiel werden sowohl das Bezugssignal 54 als auch das Oszillationssignal 126 durch die synchronisierten Bezugssignalgenerator 140 und 94 geteilt, um 1/8 der Eingangsfrequenz zu erhalten. Alternativ können sowohl das Bezugssignal 54 als auch das Oszillationssignal 126 durch einen anderen Wert geteilt werden oder ungeteilt bleiben. Bei diesem Ausführungsbeispiel bedeutet der Ausdruck "synchronisiertes Bezugssignal" ein Taktsignal, dessen vordere Kante mit der vorderen Kante des Bezugssignals 54 synchronisiert ist, während der Ausdruck "synchronisiertes Oszillationssignal" ein Taktsignal bedeutet, dessen vordere Kante mit der vorderen Kante des Oszillationssignals 126 synchronisiert ist. Bei einem alternativen Ausführungsbeispiel, bei welchem die synchronisierten Bezugssignalgeneratoren 140 und 94 nicht vorgesehen sind, kann das Bezugssignal 54 als das synchronisierte Bezugssignal 182 verwendet werden, und das Oszillationssignal 126 kann als das synchronisierte Oszillationssignal 186 verwendet werden.
Ein invertes synchronisiertes Bezugssignal 184, das durch Invertieren des synchronisierten Bezugssignals 182 erhalten wurde, wird an den R-Eingängen (Rücksetzeingängen) der Flip Flops 144 und 146 eingegeben. Die Flip Flops 144 und 146 werden an der vorderen Kante des invertierten synchronisierten Bezugssignals 184 (d.h. der hinteren Kante des synchronisierten Bezugssignals 182) zurückgesetzt. Somit stimmt die hintere Kante des synchronisierten Oszillationssignals 186 mit der des synchronisierten Bezugssignals 182 überein. Auf diese Weise gibt der Phasenkomparator 112 das Bezugsrichtsignal 188 und das Bezugsoszillationssignal 190 aus, deren hinteren Kanten miteinander übereinstimmen, basierend auf der Phasendifferenz zwischen dem synchronisierten Oszillationssignal 186 und dem synchronisierten Bezugssignal 182. Genauer gesagt, das Flip Flop 144 gibt das Bezugsrichtsignal 188 aus, und das Flip Flop 146 gibt das Bezugsoszillationssignal 190 aus, in welchem die Impulsbreite verkürzt ist, in Übereinstimmung mit der Phasendifferenz zwischen dem synchronisierten Bezugssignal 182 und dem synchronisierten Oszillationssignal 186. Bei diesem Ausführungsbeispiel sind das synchronisierte Bezugssignal 182 und das Bezugsrichtsignal 188 dieselbe Reihe von Impulsen.
Bei einem anderen Ausführungsbeispiel können die hinteren Kanten des synchronisierten Oszillationssignals 186 und des synchronisierten Bezugssignals 182 zu einer Zeit miteinander übereinstimmen, die gegenüber der Zeit der hinteren Kante des synchronisierten Bezugssignals 182 unterschiedlich ist. In jedem Fall ist es bevorzugst, daß der Phasenkomparator 112 das Bezugsrichtsignal 188 und das Bezugsoszillationssignal 190 ausgibt, deren hintere Kanten miteinander übereinstimmen, auf der Grundlage der Phasendifferenz zwischen dem synchronisierten Oszillationssignal 186 und dem synchronisierten Bezugssignal 182.
Das Impulseinfügungs-Setzregister 148 speichert die Anzahl von Einfügungen in den Impulseinfügungsbereich 114 des Einfügungsimpulses. Genauer gesagt, das Impulseinfügungs-Setzregister 148 speichert vorher die Anzahl von Einfügungen des Einfügungsimpulses in das Bezugsoszillationssignal 190, 4096 Zyklen (12 Bits). Der Wert der Phasenverschiebung des Schiebesignals 72a gegenüber der Phase des Bezugssignals 54 wird entsprechend der in dem Impulseinfügungs-Setzregister 148 gespeicherten Anzahl von Einfügungen des Einfügungsimpulses gesetzt, wie später beschrieben wird.
Der Zähler 150 ist ein 12 Bit-Zähler, der Ausgangswert auf der Grundlage des synchronisierten Bezugssignals 182 mit 1/8 der Eingangsfrequenz erhöht. Die Ausgangssignale von COUNT1 bis COUNT11 werden jeweils zu den Wechselpunkt-Erfassungsbereichen 152 geliefert, die jeweils für COUNT1 bis COUNT11 vorgesehen sind. In 9 ist nur der für COUNT11 vorgesehene Wechselpunkt-Erfassungsbereich 152 gezeigt. Der Wechselpunkt-Erfassungsbereich 152 kann nach COUNT0 vorgesehen sein, obgleich dies bei diesem Ausführungsbeispiel nicht vorgesehen ist.
Der Wechselpunkt-Erfassungsbereich 152 kann einen Wechselpunkt des Bits des Zählers 150 erfassen. Der Wechselpunkt-Erfassungbereich 152 ist jeweils nach COUNT1 bis COUNT11 vorgesehen, wie vorstehend beschrieben ist. Die typische Arbeitsweise des Wechselpunkt-Erfassungsbereichs 152, der nach COUNT11 vorgesehen ist, wird nachfolgend beschrieben.
Das Ausgangssignal von COUNT11 wird an einem Dateneingang des Flip Flops 154 eingegeben. An dem Takteingang des Flip Flops 154 wird das synchronisierte Bezugssignal 182 mit 1/8 der Eingangsfrequenz eingegeben. Ein Ausgangssignal des Flip Flops 154 wird invertiert und dann an einem Eingangsanschluß des UND-Gliedes 156 eingegeben. An dem anderen Eingangsanschluß des UND-Gliedes 156 wird das Ausgangssignal von COUNT11 eingegeben. Daher gibt, wenn das Ausgangssignal von COUNT11 von dem logischen Wert "0" zu dem logischen Wert "1" auf der Grundlage des synchronisierten Bezugssignals 182 wechselt, das UND-Glied 156 den logischen Wert "1" aus. In gleicher Weise führen die Wechselpunkt-Erfassungsbereiche 152, die jeweils nach COUNT1 bis COUNT10 vorgesehen sind, die vorbeschriebene Operation durch.
In der in 9 gezeigten Struktur des Phasensteuerbereichs 116 ist ein Wechselpunkt-Erfassungsbereich 152 für COUNT0 nicht vorgesehen. Dies ergibt sich daraus, daß es nicht erforderlich ist, einen Wechselpunkt-Erfassungsbereich für COUNT0 vorzusehen, welches die logischen Werte "0" und "1" abwechselnd ausgibt, da der Wechselpunkt-Erfassungsbereich 152 nur den Punkt erfaßt, an welchem sich der Ausgangswert des Bits des Zählers 150 ändert. Daher kann davon ausgegangen werden, daß der Wechselpunkt-Erfassungsbereich für COUNT0 bereits vorgesehen ist. Jedoch kann der Wechselpunkt-Erfassungsbereich tat sächlich nach COUNT0 vorgesehen sein, wie es in dem Fall von COUNT1 bis COUNT11 ist.
Wenn die Einfügungsimpulse konzentriert in mehrere Zyklen (4096 Zyklen (12 Bits) bei diesem Ausführungsbeispiel) in den Impulseinfügungsbereich 114 eingefügt sind, kann eine Niedrigfrequenzwelligkeit in der Leistungsquelle und dem Ausgangssignal auftreten. Somit ist es bevorzugt, daß die Einfügungsimpulse über die Mehrzahl von Zyklen des Bezugsoszillationssignals 190 in einer Zeitserie vorübergehend verteilt sind.
Um die Einfügungsimpulse über die Mehrzahl von Zyklen in dem Bezugsoszillationssignal 190 zu verteilen, liefert das UND-Glied 158 das logische Produkt des Registerwertes entsprechend dem (M – n + 1)-ten Bit des Impulseinfügungs-Setzregisters 148 und des Ausgangswertes des Wechselpunkt-Erfassungsbereichs 152 entsprechend dem n-ten Bit des Zählers 150. Es ist darauf hinzuweisen, daß n eine natürliche Zahl ist. Genauer gesagt, an einem Eingang jedes UND-Gliedes 158 wird das Ausgangssignal von REG(12 – n) des Impulseinfügungs-Setzregisters 148 eingegeben, während an dem anderen Eingang das Ausgangssignal des Wechselpunkt-Erfassungsbereichs 152 entsprechend COUNT(n - 1) des Zählers 150 oder das Ausgangssignal von COUNT0 eingegeben wird, wobei n der folgenden Beziehung genügt: 1 ≦ n ≦ 12. Wenn das Ausgangssignal von REG(12 – n) und das Ausgangssignal des Wechselpunkt-Erfassungsbereichs 152 entsprechend COUNT(n – 1) oder das Ausgangssignal von COUNT0 den logischen Wert "1" haben, gibt jedes der zugehörigen UND-Glieder 158 den logischen Wert "1" aus.
Die Ausgangssignale aller UND-Glieder 158 werden in das ODER-Glied 160 eingegeben. Das Ausgangssignal des Bits REG12 wird ebenfalls in das ODER-Glied 160 eingegeben. Wenn bei diesem Ausführungsbeispiel 4096 (#1000000000000) Einfügungsimpulse in 4096 Zyklen eingefügt werden, ist der Registerwert von REG12 gleich "1". Das ODER-Glied 160 liefert die logische Summe der Ausgangssignale aller UND-Glieder 158 und des Registerwertes von REG12 und gibt die logische Summe zu dem Dateneingang des danach vorgesehenen Flip Flops 162 aus. Die Einfügungszeiten der Einfügungsimpulse, welche durch die obige Struktur bestimmt werden, wird nachfolgend im Einzelnen unter Bezugnahme auf 13 beschrieben.
Das synchronisierte Bezugssignal 182 mit der 1/8 Frequenz wird an dem Takteingang des Flip Flops 162 eingegeben. An dem R-Eingang (Rücksetzeingang) des Flip Flops 162 wird das invertierte synchronisierte Bezugssignal 184, das durch Invertieren des synchronisierten Bezugssignals 182 erhalten wurde, eingegeben. Das Flip Flop 162 gibt das Phasensteuersignal 138 zu dem Impulseinfügungsbereich 114 aus, welches bestimmt, in welchen Zyklus/welche Zyklen des Bezugsoszillationssignals 190 der/die Einfügungsimpuls(e) einzugeben ist/sind, basierend auf dem synchronisierten Bezugssignal 182, dem invertierten synchronisierten Bezugssignal 184 und dem Ausgangssignal des ODER-Gliedes 160.
Das Phasensteuersignal 138 wird an dem Dateneingang des Flip Flops 164 eingegeben. Die von dem Flip Flop 164 ausgegebenen Daten werden an den Dateneingang des Flip Flops 166 eingegeben. Zu dem Takt werden Eingangssignale der Flip Flops 164 und 166 und das Bezugssignal 54 von 266 MHz eingegeben, damit beide Flip Flops 164 und 166 arbeiten. Das Datenausgangssignal des Flip Flops 166 wird an einem Eingangsan schluß des UND-Gliedes 168 eingegeben. An dem anderen Eingangsanschluß des UND-Gliedes 168 wird das Phasensteuersignal 138 eingegeben, nachdem es invertiert wurde.
Das UND-Glied 168 erhält das logische Produkt des Phasensteuersignals 138, nachdem es invertiert wurde, und die Ausgangsdaten des Flip Flops 166, um den Einfügungsimpuls 194 auszugeben. Da der Impulseinfügungsbereich 114 die vorstehend beschriebene Struktur hat, kann der Einfügungsimpuls 194 zwischen dem hinteren Ende des Bezugsoszillationssignals 190 und dem vorderen Ende des nächsten Bezugsoszillationssignals eingefügt werden. Genauer gesagt, das UND-Glied 168 gibt einen Einfügungsimpuls 194 aus, der zu einem Zeitpunkt ansteigt, der mit der hinteren Kante des Bezugsoszillationssignals 190 zusammenfällt, dann den logischen Wert "1" während zwei Perioden des Bezugssignals 54 von 266 MHz beibehält und dann abfällt.
Das ODER-Glied 170 erhält die logische Summe des Bezugsoszillationssignals 190 und den Einfügungsimpuls 194, und es fügt den Einfügungsimpuls 194 in das Bezugsoszillationssignal 190 ein. Das ODER-Glied 170 gibt das Bezugsoszillationssignal 196 mit dem in dieses eingefügten Einfügungsimpuls 194 zu dem Treiber 204 aus. Der Treiber 204 gibt das Bezugsoszillationssignal 196 in einem Differenzbetrieb zu dem Subtraktionsglied 178 aus. In gleicher Weise wird das Bezugsrichtsignal 188 zu dem ODER-Glied 172 geliefert, welches seinerseits das Bezugsrichtsignal 192 zu dem Treiber 202 ausgibt. Die Bezugsrichtsignale 188 und 192 sind dieselbe Reihe von Impulsen. Der Treiber 202 gibt das Bezugsrichtsignal 192 in einem Differenzbetrieb zu dem Subtraktionsglied 178 aus.
Das Subtraktionsglied 178 subtrahiert ein Potential einer Impulsserie des Bezugsoszillationssignals 196, in welches die Einfügungsimpulse 194 eingefügt wurden, von einem Potential einer Impulsserie des Bezugsrichtsignals 192. Das Subtraktionsergebnis 198 wird durch das Filter 180 einer Durchschnittswertbildung unterzogen. Das Filter 180 gibt das durchschnittliche Subtraktionsergebnis 134 zu dem Phasenschiebebereich 122 aus. Das durchschnittliche Subtraktionsergebnis 134 ist auf die Phasendifferenz zwischen dem Bezugssignal 54 und dem Oszillationssignal 126, die Impulsbreite des Einfügungsimpulses 194 und die Anzahl von Einfügungen bezogen.
Wenn das durchschnittliche Subtraktionsergebnis 134 gleich 0 ist, bedeutet dies, daß die Phase des Schiebesignals 72a (des Oszillationssignals 126) einen gewünschten (vorbestimmten) Verschiebewert hat mit Bezug auf die Phase des Bezugssignals 54. Mit anderen Worten, ein durchschnittliches Subtraktionsergebnis von 0 zeigt an, daß das Schiebesignal 72a gegenüber dem Bezugssignal 54 um eine vorbestimmte Zeitperiode verzögert ist. Andererseits, wenn das durchschnittliche Subtraktionsergebnis 134 nicht gleich 0 ist, hat das Schiebesignal 72a nicht die gewünschte Verzögerungszeitperiode. Somit ist es erforderlich, den Verschiebewert des Oszillationssignals 196 einzustellen, indem die Oszillationsfrequenz des Oszillators 110 geändert wird. Der Phasenschiebebereich 122 erzeugt das Steuerverzögerungssignal 136 zur Einstellung der Steuerspannung des Steuerspannungs-Zuführungsbereichs 200 auf der Grundlage des durchschnittlichen Subtraktionsergebnisses 134. Der Steuerspannungs-Zuführbereich 200 stellt die zu dem Oszillator 110 zu liefernde Steuerspannung auf der Grundlage des Steuerverzögerungssignals 136 ein, um die Frequenz des Oszillationssignals 126 einzustellen. Der Verzögerungsphasen-Regelschleifenbereich 118 stellt die Steuerspannung ein, bis das durchschnittliche Subtraktionsergebnis 134 gleich 0 ist, und verriegelt dann diesen Zustand, wenn das durchschnittliche Subtraktionsergebnis 134 gleich 0 ist. Auf diese Weise ist es möglich, ein Schiebesignal 72a mit einer vorbestimmten Verzögerungszeitperiode zu erzeugen.
10A zeigt eine Zelle 110a für variable Verzögerung vom Spannungssteuertyp, welche den Oszillator 110 vom Spannungssteuertyp zeigt. Die Zelle 110a für variable Verzögerung vom Spannungssteuertyp enthält einen Eingangsanschluß 260, einen Ausgangsanschluß 262 und Steueranschlüsse 264 und 266.
10B zeigt ein Beispiel der Zelle 110a für variable Verzögerung vom Spannungssteuertyp, welche den Oszillator 110 vom Spannungssteuertyp bildet. In 10B stellt V_dd eine positive Leistungszuführungsspannung dar, und V_ss ist eine negative Leistungszuführungsspannung. Ein Verzögerungssteuersignal 136b wird an dem Steueranschluß 264 eingegeben. Ein Verzögerungssteuersignal 136a wird an dem Steueranschluß 266 eingegeben. Die Verzögerungssteuersignale 136a und 136b entsprechen den in 9 gezeigten Verzögerungssteuersignal 136. Das Verzögerungssteuersignal 136b hat die Steuerspannung Vp, während das Verzögerungssteuersignal 136a die Steuerspannung Vn hat.
Die Zelle 110a für variable Verzögerung vom Spannungssteuertyp verändert den Verzögerungswert hiervon auf der Grundlage der Steuerspannung Vn des Verzögerungssteuersignals 136a und der Steuerspannung Vp des Verzögerungssteuersignals 136b. In dem Fall, in welchem die Steuerspannung Vn und Vp eine hohe positive Spannung bzw. eine hohe negative Spannung darstellen, ist die Verzögerungszeitperiode eines durch die Zelle 10a für variable Verzögerung vom Spannungssteuertyp hindurchgehenden Signals kurz. Andererseits ist, wenn die Steuerspannung Vn und Vp durch eine niedrige positive Spannung bzw. eine niedrige negative Spannung dargestellt werden, die Verzögerungszeitperiode des durch die Zelle 110a für variable Verzögerung vom Spannungssteuertyp hindurchgehenden Signals lang.
10C zeigt ein anderes Beispiel der Zelle 110b für variable Verzögerung vom Spannungssteuertyp, welche den Oszillator 110 vom Spannungssteuertyp bildet. In 10C stellen V_dd eine positive Leistungszuführungsspannung und V_ss eine negative Leistungszuführungsspannung dar. Das Verzögerungssteuersignal 136b wird an dem Steueranschluß 164 eingegeben. Das Verzögerungssteuersignal 136a wird an dem Steueranschluß 266 eingegeben. Das Verzögerungssteuersignal 136b hat die Steuerspannung Vp und das Verzögerungssteuersignal 136a hat die Steuerspannung Vn.
Die Zelle 110b für variable Verzögerung vom Spannungssteuertyp verändert den Verschiebewert hiervon auf der Grundlage der Steuerspannung Vn des Verzögerungssteuersignals 136a und der Steuerspannung Vp des Verzögerungssteuersignals 136b. In dem Fall, in welchem die Steuerspannungen Vn und Vp eine hohe positive Spannung bzw. eine hohe negative Spannung darstellen, ist die Verzögerungszeitperiode des durch die Zelle 110b für variable Verzögerung vom Spannungssteuertyp hindurchgehenden Signals kurz. Andererseits ist in dem Fall, in welchem die Steuerspannungen Vn und Vp eine niedrige positive Spannung bzw. eine niedrige negative Spannung darstellen, die Verzögerungszeitperiode des durch die Zelle 110b für varia ble Verzögerung vom Spannungssteuertyp hindurchgehenden Signals lang.
11A zeigt ein anderes Ausführungsbeispiel eines Teils der Struktur des in 9 gezeigten Phasenschiebeelements 70a. In 11A sind der Phasenkomparator 112, der Impulseinfügungsbereich 114, die Subtraktionsschaltung 120 und der Phasenschiebebereich 122 gezeigt. Der Phasenkomparator 112 enthält Flip Flops 270 und 272, ein UND-Glied 274 und ein Verzögerungselement 276. Die Subtraktionsschaltung 120 enthält FETs 278 und 280 und einen Kondensator 282. Der Phasenschiebebereich 122 enthält Differenzverstärker 284 und 286 und eine Zelle 288 für variable Verzögerung vom Spannungssteuertyp. In 11A stellen V_dd eine positive Leistungszuführungsspannung und V_ss eine negative Leistungszuführungsspannung dar. V_c ist eine Mittelpunktspannung von V_dd und V_ss.
Das synchronisierte Bezugssignal 182 wird an einem Takteingang des Flip Flops 270 eingegeben, während das synchronisierte Oszillationssignal 186 an einem Takteingang des Flip Flops 272 eingegeben wird. Wenn das Flip Flop 270 die vordere Kante des synchronisierten Bezugssignals 182 empfängt, gibt es über einen Ausgang Q das Bezugsrichtsignal 188 aus, das mit der vorderen Kante des synchronisierten Bezugssignals 182 synchronisiert ist. In gleicher Weise gibt, wenn das Flip Flop 272 die vordere Kante des synchronisierten Oszillationssignals 186 empfängt, dieses über einen Ausgang Q das Bezugsoszillationssignal 190 aus, das mit der vorderen Kanten des synchronisierten Oszillationssignals 186 synchronisiert ist. Das Bezugsrichtsignal 188 und das Bezugsoszillationssignal 190 werden an dem UND-Glied 274 eingegeben. Wenn beide logischen Werte des Bezugsrichtsignals 188 und des Bezugsoszillationssignals 190 gleich "1" werden, gibt das UND-Glied 274 ein Rücksetzsignal 275 mit dem logischen Wert "1" aus. Das Rücksetzsignal 275 wird durch das Verzögerungselement 276 um eine vorbestimmte Zeitperiode verzögert und dann an R-Eingängen (Rücksetzeingängen) der Flip Flops 270 und 272 eingegeben. Die Flip Flops 270 und 272 ändern die logischen Werte des Bezugsrichtsignals 188 und des Bezugsoszillationssignals 190 in "0", wenn sie das Rücksetzsignal 275 empfangen. Die hinteren Kanten des Bezugsrichtsignals 188 und des Bezugsoszillationssignals 190 stimmen in der oben beschrieben Weise miteinander überein.
Das Flip Flop 270 gibt das invertierte Bezugsrichtsignal 189, das durch Invertieren des Bezugsrichtsignals 188 erhalten wurde, über einen invertierten Ausgang Q zu dem FET 278 aus. Das Bezugsoszillationssignal 190, dessen hinteres Ende mit dem des Bezugsrichtsignals 188 übereinstimmt, wird in den impulseinfügungsbereich 114 eingegeben. Der Impulseinfügungsbereich 114 fügt den Einfügungsimpuls in das Bezugsoszillationssignal 190 ein, wie mit Bezug auf 9 beschrieben wurde. Der Impulseinfügungsbereich 114 gibt das Bezugsoszillationssignal 196, in welches der Einfügungsimpuls eingefügt wurde, zu dem FET 286 aus.
Der FET 278 öffnet sein Gate, wenn der logische Wert des invertierten Bezugsrichtsignals 189 gleich "0" ist und liefert eine positive Spannung V_dd zu dem Kondensator 282. Der FET 280 öffnet sein Gate, wenn der logische Wert des Bezugsoszillationssignals 196, in welches der Einfügungsimpuls eingefügt wurde, gleich "1" ist, und liefert eine negative Spannung V_ss zu dem Kondensator 282. Der Kondensator 282 bil det den Durchschnittswert der elektrischen Ladungen, die entsprechend den Leistungszuführungsspannungen V_dd und V_ss geliefert wurden.
Wenn das Bezugsoszillationssignal 196 eine Impulsbreite hat, die länger als die des Bezugsrichtsignals 188 (welche der Dauer des logischen Wertes "0" des invertierten Bezugsrichtsignals 189 entspricht) ist, wird der Kondensator 282 mit negativen elektrischen Ladungen geladen. Der Differenzverstärker 284 verstärkt die Differenz zwischen der von dem Kondensator 282 gebildeten Durchschnittsspannung und der Mittelpunktspannung V_c und gibt das Verzögerungssteuersignal 136a mit der Steuerspannung Vn aus.
Die Zelle 288 mit variabler Verzögerung vom Spannungssteuertyp und der Differenzverstärker 286 erzeugen eine invertierte durchschnittliche Spannung, die durch Invertieren der durchschnittlichen Spannung des Kondensators 282 erhalten wurde. Die Zelle 288 mit variabler Verzögerung vom Spannungssteuertyp kann ersetzt werden durch die in 10 gezeigte Zelle 110a mit variabler Verzögerung vom Spannungssteuertyp. Ein logischer Schwellenwert V'_c der Zelle 288 mit variabler Verzögerung vom Spannungssteuertyp zu welcher die Steuerspannungen Vp und Vn geliefert werden, wird zu dem Differenzverstärker 286 geführt, welcher die Differenz zwischen dem logischen Stellenwert V'_c und der Mittelpunktspannung V_c verstärkt und das Verzögerungssteuersignal 136b mit der Steuerspannung Vp ausgibt.
Die Zelle 288 mit variabler Verzögerung vom Spannungssteuertyp kann die Steuerspannungen Vp und Vn symmetrisch erzeugen, während der logische Schwellenwert aufrecht herhalten wird. Bei diesem Ausführungs beispiel wird auf den Mittelpunkt zwischen den Leistungszuführungsspannungen V_dd und V_ss Bezug genommen, so daß der logische Schwellenwert V'_c gleich der Mittelpunktspannung V_c gemacht wird.
Die Verzögerungssteuersignale 136a und 136 werden zu der Zelle 110a mit variabler Verzögerung vom Spannungssteuertyp, die den Oszillator 110 bildet, geliefert. Gemäß 9 stellt der Oszillator 110 die Oszillationsfrequenz auf der Grundlage der Verzögerungssteuersignale 136a und 136 (d.h. der Steuerspannung Vn und Vp) ein.
11B zeigt ein modifiziertes Ausführungsbeispiel eines Teils der Struktur des in 11A gezeigten Phasenschiebeelements 170a. In 11B haben der Phasenkomparator 112 und der Phasenschiebebereich 122 dieselben Strukturen wie diejenigen, die in 11A gezeigt sind. Bei dem modifizierten Ausführungsbeispiel enthält, anstatt den Impulseinfügungsbereich 114 vorzusehen, die Subtraktionsschaltung 120 einen Verzögerungseinstellbereich 290. Der Verzögerungseinstellbereich 290 enthält einen DAC (Digital/Analog-Wandler) und eine Stromquelle.
Der Verzögerungseinstellbereich 290 liefert einen Spannungswert entsprechend dem erforderlichen Verschiebewert auf der Grundlage der eingegebenen Verzögerungseinstelldaten zu dem Kondensator 282. Bei diesem Ausführungsbeispiel steuert der DAC den Strom von der Stromquelle so, daß das Potential des Kondensators 282 durch den Strom eingestellt wird. Das Potential des Kondensators 282 wird zu dem Phasenschiebebereich 122 geliefert. Der Phasenschiebebereich 122 gibt die Verzögerungssteuersignale 136a und 136 aus, welche den Oszillator 110 steuern, wie mit Bezug auf 11A beschrieben ist.
Die 12A bis 12C erläutern ein Einfügungsverfahren zum Einfügen der Einfügungsimpulse 194 in das Bezugsoszillationssignal 190. Zum Zwecke der Vereinfachung der Erläuterung zeigen die 12A und 12C nur die Einfügungsimpulse 194 und nicht die Impulse des Bezugsoszillationssignals 190.
12A zeigt einen Zustand, in welchem die Einfügungsimpulse 194 konzentriert in das Bezugsoszillationssignal 190 eingefügt sind. 12B zeigt eine Niedrigfrequenzwelligkeit, die in der Leistungsquelle auftritt und durch die konzentrierte Einfügung der Einfügungsimpulse 194 in das Bezugsoszillationssignal 190 verursacht wurde. Die in der Leistungsquelle auftretende Welligkeit bewirkt eine Veränderung der Leistungsquellenspannung, was zu Schwierigkeiten bei der Zuführung einer stabilen Spannung führt. Eine derartige Welligkeit ist unerwünscht für die Erzeugung eines Verzögerungssignals, das eine genaue Verzögerungszeitperiode erfordert.
12C zeigt einen Zustand, in welchem die Einfügungsimpulse 194 in einer gleichmäßig verteilten Weise in das Bezugsoszillationssignal 190 eingefügt sind. Durch Einfügen der Einfügungsimpulse 194 in einer gleichmäßig verteilten Weise tritt die in 12B gezeigte Welligkeit nicht auf, so daß eine stabile Spannungszuführung ermöglicht wird. Daher ist es bevorzugt, um ein Verzögerungssignal mit einer genauen Verzögerungszeitperiode zu erzeugen, die Einfügungsimpulse 194 in einer gleichmäßig verteilten Weise einzufügen.
13 zeigt ein Beispiel von Kombinationen von Zy klen, in welche die Einfügungsimpulse 194 eingefügt sind auf der Grundlage des von dem Phasensteuerbereich 116 mit der in 9 gezeigten Struktur erzeugten Phasensteuersignals 138. Bei diesem Beispiel werden zur Vereinfachung der Erläuterung die Zeitpunkte, an welchen die Einfügungsimpulse 194 in das Bezugsoszillationssignal 190 von 16 Zyklen eingefügt sind, erläutert. Bei diesem Beispiel ist das Impulseinfügungs-Setzregister 148 ein 5 Bit-Register mit Bits von dem geringstwertigsten Bit REG0 bis zu dem höchstwertigsten Bit REG4, und der Zähler 150 ist ein 4 Bit-Zähler mit Bits von geringstwertigsten Bit COUNT0 bis zu dem höchstwertigsten Bit COUNT3. Wie mit Bezug auf 9 beschrieben ist, entspricht in diesem Fall REG0 COUNT3; REG1 entspricht COUNT2; REG2 entspricht COUNT1; und REG3 entspricht COUNT0.
In 13 ist die Anzahl von Einfügungen des Einfügungsimpulses in der am weitesten links befindlichen Spalte gezeigt, während die Zykluszahlen in der obersten Reihe gezeigt sind. Ein Zeichen ❍ zeigt an, daß der Einfügungsimpuls in den entsprechenden Zyklus einzufügen ist. Wie aus 13 ersichtlich ist, kann der Phasensteuerbereich 116 bei diesem Ausführungsbeispiel die Einfügungsimpulse 194 einfügen und sie dabei in einer Zeitserienweise verteilen (über mehrere Zyklen). In dem Fall des Einfügens der Einfügungsimpulse 194 in alle 16 Zyklen, d.h. in dem Fall des Setzens der Anzahl von Einfügungen auf 16 (#1000), wird "1" in REG4 gespeichert, so daß der Einfügungsimpuls 194 immer in das Bezugsoszillationssignal 190 eingefügt wird. Um die Einfügungsimpulse in alle Zyklen einzufügen, ist es bevorzugt, daß die Anzahl von Bits des Impulseinfügungs-Setzregisters 148 um 1 größer ist als die Anzahl von Bits des Zählers 150.
Die 14A und 14B zeigen das Bezugsoszillationssignal 190, in welches die Einfügungsimpulse 194 bei den in 13 gezeigten Zyklen eingefügt wurden. 14A zeigt das 16 Zyklus-Bezugsoszillationssignal 190, in welches drei Einfügungsimpulse 194 eingefügt wurden, für den Fall des Setzens der Anzahl von Einfügungen auf drei. In 14A ist der Einfügungsimpuls 194 durch Schraffur dargestellt. 14A zeigt, daß die Einfügungsimpulse 194 in den vierten, achten und zwölften Zyklus der 16 Zyklen eingefügt sind. 14B zeigt das 16 Zyklus-Bezugsoszillationssignal 190, in welches sieben Einfügungsimpulse eingefügt wurden. In 14B sind die Einfügungsimpulse 194 in den zweiten, vierten, sechsten, achten, zehnten, zwölften und vierzehnten Zyklus eingefügt.
15 ist ein Zeitdiagramm der jeweiligen in 9 gezeigten Signale. Unter Bezugnahme auf die 9 und 15 wird die Arbeitsweise der jeweiligen Komponenten der in 9 gezeigten Struktur im Einzelnen beschrieben.
Das Bezugssignal 54 wird in den synchronisierten Bezugssignalgenerator 140 eingegeben. Bei diesem Ausführungsbeispiel hat das Bezugssignal 54 die Frequenz von 250 MHz (die Periode von 4,0 ns). Der Oszillator 110 erzeugt ein Oszillationssignal 126 mit derselben Periode wie der des Bezugssignals 54. Bei dem in 15 gezeigten Beispiel ist das Oszillationssignal 126 um τ gegenüber dem Bezugssignal 54 verzögert. Das Bezugssignal 54 und das Oszillationssignal 126 werden in den synchronisierten Bezugssignalgenerator 140 bzw. den synchronisierten Oszillationssignalgenerator 142 eingegeben und geteilt, um die Eingangsfrequenzen auf 1/8 zu reduzieren. Das synchronisierte Bezugs signal 182 mit der auf 1/8 reduzierten Frequenz und das synchronisierte Oszillationssignal 186 mit der auf 1/8 reduzierten Frequenz haben die Periode von 32,0 ns (Halbperiode von 16,0 ns).
Das synchronisierte Bezugssignal 182 mit der durch 8 dividierten Frequenz und das synchronisierte Oszillationssignal 186 mit der durch 8 dividierten Frequenz werden in den Phasenkomparator 112 eingegeben, in welchem die hinteren Kanten beider Signale in gegenseitige Übereinstimmung gebracht werden. Das von dem Phasenkomparator 112 ausgegebene Bezugsoszillationssignal 190 ist ein Impuls mit einer Dauer des logischen Wertes "1" in jeder Periode, die um τ kürzer ist als die Dauer des logischen Wertes "1" des Bezugsrichtsignals 188. Das Bezugsrichtsignal 188 wird zu dem Treiber 202 als das Bezugsrichtsignal 192 über das ODER-Glied 172 ausgegeben. Das Bezugsrichtsignal 192 wird von dem Treiber 202 zu dem Subtraktionsglied 178 geliefert.
Der Impulseinfügungsbereich 114 erzeugt den Einfügungsimpuls 194 auf der Grundlage des Bezugssignals 54. Der Einfügungsimpuls 194 hat eine Dauer des logischen Wertes "1", die dem zweifachen der Periode (d.h. 8,0 ns) des Bezugssignals 54 entspricht. Das Bezugsoszillationssignal 190 und der Einfügungsimpuls 194 werden in das ODER-Glied 170 eingegeben, in welchem die logische Summe erhalten wird. Der Einfügungsimpuls 194 wird zwischen der hinteren Kante des Bezugsoszillationssignals 190 und der vorderen Kante des nächsten Bezugsoszillationssignals 190 eingefügt. Das ODER-Glied 170 gibt das Bezugsoszillationssignal 196, in welches der Einfügungsimpuls 194 eingefügt wurde, zu dem Treiber 204 aus. Die Teile des Bezugsoszillationssignals 196, die durch Schraffur an gezeigt sind, stellen die eingefügten Einfügungsimpulse 194 dar. Das Bezugsoszillationssignal 196 wird von dem Treiber 204 zu dem Subtraktionsglied 178 geliefert.
Das Subtraktionsglied 178 führt eine Subtraktion mit dem Bezugsrichtsignal 192 und dem Bezugsoszillationssignal 196 durch und gibt das Ergebnis der Subtraktion zu dem Filter 180 aus. Das Filter 180 führt eine Durchschnittswertbildung bei dem Ergebnis 198 der Subtraktion durch und gibt das durchschnittliche Subtraktionsergebnis 134 zu dem Phasenschiebebereich 122 aus. Der Phasenschiebebereich 122 stellt die Steuerspannung des Oszillators 122 ein, um das durchschnittliche Subtraktionsergebnis 134 gleich 0 zu machen, wodurch die Oszillationsfrequenz des Oszillators 110 eingestellt wird.
Die auf der Phasendifferenz zwischen dem Bezugssignal 54 und dem Oszillationssignal 126 basierende Impulsbreite ist w1 und die Impulsbreite des Einfügungsimpulses ist w2, wie in dem Zeitdiagramm des Subtraktionsergebnisses 198 gezeigt ist. Hier ist w1 gleich ... und w2 ist gleich 8,0 ns. Unter der Annahme, daß die Anzahl der Einfügungen des Einfügungsimpulses 194 gleich N ist, ist bei diesem Beispiel das Ausgangssignal des Filter 180 proportional zu dem Folgenden: (W1 × 4096 (die Anzahl der Zyklen)) – (w2 × N (die Anzahl der Einfügungen)) (1)
Der Phasenschiebebereich 122 stellt die Oszillationsfrequenz des Oszillators 110 ein, indem die Impulsbreite w1 geändert wird, um einen Wert des Ausdrucks (1) gleich 0 zu machen, wodurch dem Oszillations signal 126 ein gewünschter (vorbestimmter) Verzögerungswert gegeben wird und der Oszillator 110 das Schiebesignal 72a erzeugt.
Bei diesem Ausführungsbeispiel wird der Fall, bei welchem die Einfügungsimpulse 194a in alle Zyklen (4096 Zyklen) des Bezugsoszillationssignal 190 eingefügt sind, um die maximale Phasendifferenz einzustellen, nachfolgend beschrieben.
Bei diesem Fall werden die Einfügungsimpulse 194a in das Bezugsoszillationssignal 190 eingefügt. Der Einfügungsimpuls 194a wird jedes Mal erzeugt, wenn das Bezugsoszillationssignal 190 den logischen Wert "0" hat. Das Bezugsoszillationssignal 190 und der Einfügungsimpuls 194a werden in dem ODER-Glied 170 summiert, um die logische Summe zu erhalten. Das ODER-Glied 170 gibt dann das Bezugsoszillationssignal 196a, in welches die Einfügungsimpulse 194a eingefügt sind, zu dem Treiber 204 aus. Das Bezugsrichtsignal 192 und das Bezugsoszillationssignal 196a werden in dem Subtraktionsglied 178 subtrahiert, welches das Ergebnis 198a der Subtraktion ausgibt.
Bezug nehmend auf den Ausdruck (1) sind in diesem Fall w2 und N gleich 8,0 ns bzw. 409. Der Phasenschiebebereich 122 stellt die Oszillationsfrequenz des Oszillators 110 ein, um ein durchschnittliches Subtraktionsergebnis 134, das durch Bildung des Durchschnitts des Subtraktionsergebnisses 198a erhalten wird, so zu erzeugen, daß es gleich 0 ist. Wenn das Subtraktionsglied 178 später das Subtraktionsergebnis 198a' ausgibt, das eine Reihe von Impulsen mit jeweils einer Impulsbreite w1 von 8,0 ns ist, wird das durchschnittliche Subtraktionsergebnis 134 gleich 0. Zu dieser Zeit erzeugt der Oszillator 110 das syn chronisierte Oszillationssignal 186a mit der Verzögerungszeitperiode (entsprechend der maximalen Phasendifferenz) von 8,0 ns.
Wie vorstehend beschrieben ist, kann das Phasenschiebeelement 70a bei dem vorliegenden Ausführungsbeispiel genau ein Schiebesignal 72a mit der um einen vorbestimmten Verschiebewert gegenüber dem Bezugssignal 54 verschobenen Phase erzeugen entsprechend der Anzahl von Einfügungen des Einfügungsimpulses in eine vorbestimmte Anzahl von Zyklen (4096 Zyklen). Bei dem vorliegenden Ausführungsbeispiel haben alle Einfügungsimpulse 194 dieselbe Impulsbreite. Alternativ können die Impulsbreiten der Einfügungsimpulse 194 eingestellt werden. Dies ermöglicht die Erzeugung des Schiebesignals 72a mit einem vorbestimmten Verschiebewert (Verzögerungszeitperiode). Wenn beispielsweise die Einfügungsimpulse 194 mit der Impulsbreite gleich einer gewünschten Verzögerungszeitperiode in alle Zyklen des Bezugsoszillationssignals 190 eingefügt werden, kann ein Schiebesignal 82a mit einem vorbestimmten (gewünschten) Verschiebewert erzeugt werden.
16 ist ein Blockschaltbild der Verzögerungssignal-Erzeugungsvorrichtung 100, welche das durch Verzögerung des Bezugssignals 54 erhaltene Verzögerungssignal 74 ausgibt, gemäß dem zweiten Ausführungsbeispiel nach der vorliegenden Erfindung. Die Verzögerungssignal-Erzeugungsvorrichtung 100 enthält die Phasenschiebevorrichtung 70, die Schiebesignal-Auswahlvorrichtung 80, den Auswahlsteuersignal-Zuführungsbereich 90 und eine Verschiebewert-Setzvorrichtung 210. Die Phasenschiebevorrichtung 70 enthält mehrere Phasenschiebeelemente 70a, 70b, ..., 70n. Die Verschiebewert-Setzvorrichtung 210 enthält mehrere Verschiebewert-Setzelemente 210a bis 210n. Die Schiebesignal-Auswahlvorrichtung 80 enthält einen Multiplexer 212, eine Ergänzungsschaltung 214 und einen Treiber 216. Die Teile mit denselben Bezugszahlen wie denjenigen in 6 haben dieselben oder ähnliche Funktion wie die entsprechenden Teile, die in 6 gezeigt sind. Zusätzlich können die Phasenschiebeelemente 70 (70a bis 70n) dieselben oder ähnliche Strukturen haben wie diejenigen, die in den 7 bis 15 gezeigt sind.
Das Bezugssignal 54 wird in mehrere Phasenschiebeelemente 70a bis 70n eingegeben. Die Verschiebewert-Setzelemente 210a bis 210n geben Verschiebewert-Setzsignale 211a bis 211n aus, um die Verschiebewerte der von den Phasenschiebeelementen 70a bis 70n ausgegebenen Schiebesignale 72a bis 72n zu setzen. Wenn die Phasenschiebeelemente 70a bis 70n Schiebesignalgeneratoren vom Impulseinfügungstyp sind, wie mit Bezug auf die 7 bis 15 beschrieben wurde, können die Phasenverschiebewert-Setzelemente 210a bis 210n die Verschiebewert-Setzsignale 211a bis 211n als die Anzahl von in dem in 9 gezeigten Impulseinfügungs-Setzregister 148 zu setzenden Impulseinfügungen verwenden und sie zu den Phasenschiebeelementen 70a bis 70n ausgeben.
Jedes der Phasenschiebeelemente 70a bis 70n gibt unabhängig das entsprechende Schiebesignal aus, indem die Phase des Bezugssignals 54 um den durch das entsprechende Verschiebewert-Setzelement gesetzten Verschiebewert verschoben wird. In dem Fall, in welchem die Phasenschiebevorrichtung 70 mehrere Schiebesignale 72a bis 72n ausgibt, welche eine vorbestimmte Auflösung haben, die durch Teilung des Taktintervalls (Periode) des Bezugssignals 54 bei einem konstanten Intervall erhalten wurde, geben die Verschiebewert-Setzelemente 210a bis 210n die Verschiebewert-Setzsignale 211a bis 211n auf der Grundlage der Auflösung aus. Alternativ wurde in einem Fall, in welchem eine Verzögerungssignal-Erzeugungsvorrichtung 100 in der Halbleiterprüfvorrichtung 40 (4) verwendet wird, vorher gefunden, daß es erforderlich war, das Eingabemustersignal 52 um eine bestimmte Zeitperiode zu verzögern. Somit können in diesem Fall die Verschiebewert-Setzelemente 210a bis 210n nur die erforderlichen Verschiebewerte setzen.
Die Schiebesignale 72a bis 72n werden in den Multiplexer 212 eingegeben. Der Auswahlsteuersignal-Zuführungsbereich 90 liefert das Auswahlsteuersignal 92 zu dem Multiplexer 212. In dem Fall, in welchem die Verzögerungssignal-Erzeugungsvorrichtung 100 in der Halbleiterprüfvorrichtung 40 (5) verwendet wird, gibt der Auswahlsteuersignal-Zuführungsbereich 90 das Auswahlsteuersignal 92 auf der Grundlage einer Zeit der Zuführung des Eingabemustersignals 52 zu der zu prüfenden Vorrichtung 50 aus. Der Multiplexer 212 wählt ein bestimmtes Schiebesignal aus auf der Grundlage des Auswahlsteuersignals 92 und gibt das ausgewählte Schiebesignal 218 aus.
Die Ergänzungsschaltung 214 enthält einen Inverter und eine Rückkopplungsschaltung, die mit einem Eingangsanschluß und einem Ausgangsanschluß des Inverters verbunden ist. Die Ergänzungsschaltung 214 kann eine Spannung Vc anlegen, die angenähert in der Mitte zwischen den zu dem Treiber 216 gelieferten Steuerspannungen V_dd und V_ss (V_dd > V_ss) liegt. Da der Treiber 216 unmittelbar anspricht, wenn das Potential des in diesen eingegebenen Signals die Mittelpunktspannung V_c kreuzt, kann die Übertragung des Hochge schwindigkeitssignals leicht durchgeführt werden, indem die Ergänzungsschaltung 214 vorgesehen wird. Der Treiber 216 gibt das Verzögerungssignal 74 auf der Grundlage des Ausgangssignals des Multiplexer 212 aus.
Bei einem alternativen Ausführungsbeispiel kann der Multiplexer 212 mehrere Übertragungstore enthalten, in welche mehrere Schiebesignale 72a bis 72n jeweils eingegeben werden, sowie einen Summierungsbereich zum Summieren der Ausgangssignale der Übertragungstoren an einem Punkt. Beispielsweise können die Übertragungstore durch ein UND-Glied gebildet sein, und der Summierungsbereich kann durch ein ODER-Glied gebildet sein. Die Anzahl der vorgesehenen Übertragungstore ist zumindest dieselbe wie die Anzahl von Schiebesignalen. Darüber hinaus kann eine Ergänzungsschaltung mit dem Summierbereich vorgesehen sein, welche das Potential anlegt, daß angenähert in der Mitte zwischen den zu dem Summierbereich gelieferten Steuerspannungen V_dd und V_ss (V_dd > V_ss) liegt. Der Multiplexer 212 wählt das Schiebesignal aus, dessen Phase um einen vorbestimmten Verschiebewert verschoben ist, indem nur eines der Übertragungstore leitend gemacht wird, basierend auf dem Auswahlsteuersignal 92, und gibt das ausgewählte Schiebesignal 218 aus.
17 ist ein Blockschaltbild, welches eine Verzögerungssignal-Erzeugungsvorrichtung 100 zeigt, die das durch Verzögerung des Bezugssignals 54 erhaltene Verzögerungssignal 74 ausgibt, gemäß dem dritten Ausführungsbeispiel nach der vorliegenden Erfindung. Die Verzögerungssignal-Erzeugungsvorrichtung 100 enthält die Phasenschiebevorrichtung 70, die Schiebesignal-Auswahlvorrichtung 80, den Auswahlsteuersignal-Zuführungsbereich 90, die Verschiebewert- Setzvorrichtung 210, einen Bezugsphasen-Schiebebereich 220, einen Zeitkomparator 222, eine Meßvorrichtung 224 und eine Verschiebewert-Einstellvorrichtung 230. Die Phasenschiebevorrichtung 70 enthält mehrere Phasenschiebeelemente 70a, 70b, ..., 70n. Die Verschiebewert-Setzvorrichtung 210 enthält mehrere Verschiebewert-Setzelemente 210a, 210b, ..., 210n. Die Verschiebewert-Einstellvorrichtung 230 enthält mehrere Verschiebewert-Einstellelemente 230a, 230b, ..., 230n. Die Meßvorrichtung 224 enthält einen Durchschnittswertbildungsbereich 226 und einen Bestimmungsbereich 228. Die Teile mit denselben Bezugszahl wie denjenigen in 6 haben dieselben oder ähnliche Funktionen wie diejenigen der entsprechenden in 6 gezeigten Teile. Jedes der Phasenschiebeelemente 70a bis 70n kann dieselbe oder eine ähnliche Struktur wie diejenigen haben, die in den 7 bis 15 gezeigt sind. Die Schiebesignal-Auswahlvorrichtung 80 kann dieselbe oder ähnliche Struktur haben wie diejenige, die in 16 gezeigt ist.
Wie mit Bezug auf die 6 und 16 beschrieben ist, kann die Verzögerungssignal-Erzeugungsvorrichtung 100 gemäß der vorliegenden Erfindung mehrere Schiebesignale 72a bis 72n mit unterschiedlichen Verschiebewerten erzeugen. In einigen Fällen jedoch verändert sich, wenn das Schiebesignal von dem Multiplexer in der Schiebesignal-Auswahlvorrichtung 80 ausgewählt wird, das Ausgangssignal des Multiplexers leicht gegenüber einem vorbestimmten Verschiebewert (Verzögerungszeitperiode) aufgrund einer Verzerrung, die in den jeweiligen Auswahl-Eingangssignalen des Multiplexers auftritt. Um einen nichtlinearen Fehler zu vermeiden, enthält die Verzögerungssignal-Erzeugungsvorrichtung 100 gemäß dem dritten Ausführungsbeispiel nach der vorliegenden Erfindung die Verschiebewert-Einstellvorrichtung 230, den Bezugsphasen-Schiebebereich 220, den Zeitkomparator 222 und die Meßvorrichtung 224 zusätzlich zu den in 16 gezeigten Teilen. Der Bezugsphasen-Schiebebereich 220 kann dieselbe Struktur haben wie die der Phasenschiebeelemente 70a bis 70n in der Phasenschiebevorrichtung 70.
Das Bezugsphasen-Schiebeelement 220 empfängt das Bezugssignal 54 und gibt ein Bezugsverzögerungssignal 231 aus, das durch Verzögern des Bezugssignals 54 um eine vorbestimmte Zeitperiode erhalten wurde. Das Bezugsverzögerungssignal 231 kann dieselbe Frequenz wie die des Bezugssignals 54 haben. Alternativ kann das Bezugsverzögerungssignal 231 eine Frequenz haben, die durch Teilen der Frequenz des Bezugssignals 54 erhalten wurde. Der Auswahlsteuersignal-Generator 90 gibt das Auswahlsteuersignal 92 zu der Schiebesignal-Auswahlvorrichtung 80 aus, um eine Auswahl des Schiebesignals zu ermöglichen, das durch Verschiebung des Bezugssignals 54 um eine vorbestimmte Zeitperiode erhalten wurde. Die Schiebesignal-Auswahlvorrichtung 80 wählt ein bestimmtes der Schiebesignale 72a bis 72n auf der Grundlage des Auswahlsteuersignals 92 aus und gibt es als das Verzögerungssignal 74 aus.
Das Bezugsverzögerungssignal 231 und das Verzögerungssignal 74 werden in den Zeitkomparator 222 eingegeben. Der Zeitkomparator 222 vergleicht die Zeitpunkte von Kanten des Verzögerungssignals 74 und solchen des Bezugsverzögerungssignals 231. Bei diesem Ausführungsbeispiel ist der Zeitkomparator 222 ein Flip Flop 234 mit einem Takteingang, an welchem das Bezugsverzögerungssignal 231 eingegeben wird, und einem Dateneingang, an welchem das Verzögerungssignal 74 eingegeben wird. Bei einem alternativen Beispiel kann das Bezugsverzögerungssignal 231 an dem Dateneingang eingegeben werden, während das Verzögerungssignal 74 an dem Takteingang eingegeben werden kann. Der Zeitkomparator 222 gibt das Vergleichsergebnis 232 als den logischen Wert "0" oder "1" aus. In diesem Fall wird, wenn die ansteigende Kante des Bezugsverzögerungssignals 231 in das Flip Flop 234 eingegeben wird, der logische Wert des Verzögerungssignals 74 zu diesem Zeitpunkt von dem Flip Flop 234 als das Vergleichsergebnis 232 ausgegeben.
Das Vergleichsergebnis 232 wird in die Meßvorrichtung 224 eingegeben. Die Meßvorrichtung 224 mißt die Verzögerungszeitperiode des Verzögerungssignals 70 auf der Grundlage des Vergleichsergebnisses 232. Das Meßverfahren wird nachfolgend beschrieben.
Das Vergleichsergebnis 232 wird in den Durchschnittswertbildungsbereich 226 in der Meßvorrichtung 224 eingegeben, in welchem es mit einer vorbestimmten Periode einer Durchschnittswertbildung unterzogen wird. Wenn beispielsweise der Zeitkomparator 222 die ansteigende Kante des Bezugsverzögerungssignals 231 einhundertmal empfängt und dann den logischen Wert "1" siebzigmal und den logischen Wert "0" dreißigmal ausgibt, ist der von dem Durchschnittswertbildungsbereich 226 gebildete durchschnittliche logische Wert gleich 0,7. Der Durchschnittswertbildungsbereich 226 gibt den Durchschnittswert, der durch Bildung des Durchschnittswertes der von dem Zeitkomparator 222 ausgegebenen logischen Werte erhalten wurde, mit einer vorbestimmten Periode aus. Der Durchschnitt der logischen Werte wird als das Durchschnittsergebnis 236 in den Bestimmungsbereich 228 eingegeben. Der Bestimmungsbereich 228 bestimmt auf der Grundlage des Durchschnittsergebnisses 236, ob die Verzögerungs zeitperiode des Verzögerungssignals 74 gleich der Verzögerungszeitperiode des Bezugsverzögerungssignals 231 ist oder nicht.
Die Verschiebewert-Einstellvorrichtung 230 stellt die Verschiebewerte der von den Phasenschiebeelementen 70a bis 70n jeweils ausgegebenen Schiebesignale 72a bis 72n auf der Grundlage des Entscheidungsergebnisses des Entscheidungsbereichs 228 ein. Die Verschiebewert-Einstellvorrichtung 230 enthält mehrere Verschiebewert-Einstellelemente 230a bis 230n für jedes der Phasenschiebeelemente 70a bis 70n. Wenn der Bestimmungsbereich 228 bestimmt, daß die Verzögerungszeitperiode des Verzögerungssignals 74 und die des Bezugsverzögerungssignals 231 nicht gleich sind, stellen die entsprechenden Verschiebegrößen-Einstellemente die Verschiebegrößen des von dem entsprechenden Phasenschiebeelement ausgegebenen Schiebesignals ein.
Wenn die Phasenschiebeelemente 70a bis 70n Schiebesignalgeneratoren vom Impulseinfügungstyp sind, welche mit Bezug auf die 7 bis 15 beschrieben wurden, können die Verschiebewert-Einstellelemente 230a bis 230n die Anzahl von Einfügungsimpulsen, die jeweils durch den Verschiebewert-Setzbereich 210a bis 210n gesetzt wurde, einstellen. Durch Erhöhung oder Herabsetzung der Anzahl von Einfügungsimpulsen, die jeweils durch die Verschiebewert-Setzelemente 210a bis 210n gesetzt wurde, kann der Phasenverschiebewert des entsprechenden Schiebesignals eingestellt werden.
Der Bezugsphasen-Schiebebereich 220 gibt aufeinander folgend die Bezugsverzögerungssignale 231, welche als Bezug für die von den jeweiligen Phasenschiebeelementen 70a bis 70n auszugebenden Schiebesignalen 72a bis 72n verwendet werden. Beispielsweise gibt in dem Fall, in welchem die Phasenschiebevorrichtung 70 die Schiebesignale 72a bis 72n von k Phasen ausgibt, die durch Verzögern des Bezugssignals 54 bei einem konstanten Intervall gleich einer vorbestimmten Auflösung erhalten wurden, der Bezugsphasen-Schiebebereich 220 aufeinander folgend dieselben Bezugsverzögerungssignale 231 von k Phasen aus. Die Schiebesignale 72a bis 72n werden mit den Zeitpunkten von Kanten der jeweiligen Bezugsverzögerungssignale 231 im Zeitkomparator 222 verglichen, und dann wird in dem Bestimmungsbereich 228 bestimmt, ob die Phasenverschiebewerte der Schiebesignale 72a bis 72n gleich den Verzögerungszeitperioden der jeweiligen Bezugsverzögerungssignale 231 sind oder nicht. Wenn das Bestimmungsergebnis negativ ist, stellt das entsprechende Verschiebewert-Einstellelement 230a bis 230n den Verschiebewert ein.
In der Verzögerungssignal-Erzeugungsvorrichtung 100 gemäß dem dritten Ausführungsbeispiel nach der vorliegenden Erfindung, hat, wie in 17 gezeigt ist, das von der Schiebesignal-Auswahlvorrichtung 80 ausgegebene Verzögerungssignal 74 eine genau vorbestimmte Verzögerungszeitperiode. Mit anderen Worten, gemäß dem dritten Ausführungsbeispiel nach der vorliegenden Erfindung wird der nichtlineare Fehler, der durch die auf der Eingangsseite der Schiebesignal-Auswahlvorrichtung 80 auftretende Verzerrung bewirkt wird, eliminiert.
18 ist ein Diagramm, das den Zeitverlauf des Bezugsverzögerungssignals 231 und der Verzögerungssignale 74(A), 74(B) und 74(C), welche an dem Dateneingang des Zeitkomparator 222 eingegeben werden, zeigt. Bei diesem Beispiel haben das Bezugsverzöge rungssignal 231 und die jeweiligen Verzögerungssignale 74(A), 74(B) und 74(C) dieselbe Periode. Die vordere Kante des Bezugsverzögerungssignale 231 wird an dem Takteingang des Zeitkomparators 222 zum Zeitpunkt t eingegeben.
Das Verzögerungssignal 74(A) hat zum Zeitpunkt t den logischen Wert "1". Da das Bezugsverzögerungssignal 231 dieselbe Periode wie das Verzögerungssignal 74(A) hat, hat das Verzögerungssignal 74(A) immer den logischen Wert "1", wenn die vordere Kante des Bezugsverzögerungssignals 231 auftritt, und somit hat das Vergleichsergebnis 232 in dem Zeitkomparator 222 immer den logischen Wert "1". Zu dieser Zeit ist der Durchschnittswert der logischen Werte, der von dem in 17 gezeigten Durchschnittswertbildungsbereich 226 gebildet ist, gleich "1". Obgleich das Bezugsverzögerungssignal 231 und das Verzögerungssignal 74(A) bei dem dritten Ausführungsbeispiel dieselbe Periode haben, hat das Verzögerungssignal 74(A) immer den logischen Wert "1", wenn die vordere Kante des Bezugsverzögerungssignals 231 auftritt, selbst in dem Fall, in welchem das Bezugsverzögerungssignals 231 eine Periode hat, die einem Vielfachen der Periode des Verzögerungssignals 74(A) entspricht.
Das Verzögerungssignal 74(B) hat zu dem Zeitpunkt t den logischen Wert "0". Da das Bezugsverzögerungssignal 231 und das Verzögerungssignal 74(A) dieselbe Periode haben, wie vorstehen mit Bezug auf das Verzögerungssignal 74(A) beschrieben wurde, hat das Verzögerungssignal 74(B) auch den logischen Wert "0" zu der Zeit des Auftretens der nächsten Vorderkante des Bezugsverzögerungssignals 231. Somit hat das Verzögerungssignal 74(B) immer den logischen Wert "0", wenn die vordere Kante des Bezugsverzögerungssignals 231 auftritt, so daß das Ausgangssignal des Zeitkomparators 222 immer den logischen Wert "0" hat. Als eine Folge ist der Durchschnittswert der logischen Werte, der von dem Durchschnittswertbildungsbereich 226 gebildet ist, gleich "0".
Das Verzögerungssignal 74(C) hat zum Zeitpunkt t entweder den logischen Wert "0" oder den logischen Wert "1". Da die vordere Kante des Bezugsverzögerungssignals 231 zwischen der Start- und der Endzeit des Anstiegs der vorderen Kante des Verzögerungssignals 74(C) in den Zeitkomparator 222 eingegeben wird, ist es unbestimmt, ob das Vergleichsergebnis 232 in dem Zeitkomparator 222 gleich "1" oder "0" ist. D.h. das Vergleichsergebnis 232 ist nicht auf "1" oder "0" festgelegt. Daher hat der Durchschnittswert des Vergleichsergebnisses 232 in dem Zeitkomparator 222 einen Wert zwischen 0 und 1. Wenn der durchschnittliche Wert der logischen Werte der durch den Durchschnittswertbildungsbereich 226 gebildet ist, ein Wert zwischen 0 und 1 ist, bestimmt der Bestimmungsbereich 228, daß die Verzögerungszeitperiode des Bezugsverzögerungssignals 231 angenähert gleich der eines bestimmten Schiebesignals ist. In diesem Fall ist es bevorzugt, daß der von dem Zeitkomparator 222 ausgegebene durchschnittliche Wert der logischen Werte in einem Bereich von 0,3 bis 0,7 ist, und insbesondere ist der durchschnittliche Wert von angenähert 0,5 bevorzugt. Während einer vorbestimmten Zeitperiode, wenn der Zeitkomparator 222 die logischen Werte "0" und "1" zu derselben Zeit ausgibt, ist der von dem Zeitkomparator 222 ausgegebene durchschnittliche Wert der logischen Werte gleich 0,5. In diesem Fall bestimmt der Bestimmungsbereich 228, daß die Verzögerungszeitperiode eines bestimmten Schiebesignals gleich einer vorbestimmten Verzögerungszeitperiode des Bezugsverzögerungssignals 231 ist.
Wie vorstehend beschrieben ist, ist, wenn das Verzögerungssignal 74(A) in den Zeitkomparator 222 eingegeben wird, der von dem Zeitkomparator 222 ausgegebene Durchschnittswert der logischen Werte immer "1", während der Durchschnittswert immer "0" ist, wenn das Verzögerungssignal 74(B) in den Zeitkomparator 222 eingegeben wird. Der Umstand, daß der Durchschnittswert "1" oder "0" ist, zeigt an, daß die Verzögerungszeitperiode des bestimmten Schiebesignals nicht gleich einer vorbestimmten Verzögerungszeitperiode des Bezugsverzögerungssignals 231 ist. In diesem Fall stellt die Verschiebewert-Einstellvorrichtung 230 den Verschiebewert des Schiebesignals ein, damit der durchschnittliche Wert in dem Zeitkomparator 222 ein Wert zwischen 0 und 1 (vorzugsweise 0,5) ist.
Wie mit Bezug auf die 17 und 18 beschrieben ist, ermöglicht die Verwendung der Verzögerungssignal-Erzeugungsvorrichtung 100 gemäß dem dritten Ausführungsbeispiel nach der vorliegenden Erfindung eine hochgenaue Einstellung der Verzögerungszeitperiode des Schiebesignals durch Verwendung des Bezugsverzögerungssignals 231.
19 ist ein Blockschaltbild einer Verzögerungssignal-Erzeugungsvorrichtung 100, welche mehrere (M Bit)-Verzögerungssignale 74a bis 74h ausgibt, die durch Verzögern des Bezugssignals 54 erhalten wurden, gemäß dem vierten Ausführungsbeispiel nach der vorliegenden Erfindung. Die Verzögerungssignal-Erzeugungsvorrichtung 100 enthält die Phasenschiebevorrichtung 70, mehrere Schiebesignal-Auswahlvorrichtung 80a bis 80h, mehrere Auswahlsteuersignal-Zuführungsbereiche 90a bis 90h, eine Ver schiebewert-Setzvorrichtung 210, das Bezugsphasen-Schiebeelement 220, mehrere Zeitkomparatoren 222a bis 222h, die Meßvorrichtung 224, die Verschiebewert-Einstellvorrichtung 230, mehrere Treiber 240 und mehrere Ergänzungsschaltungen 290. Die Phasenschiebevorrichtung 70 enthält mehrere Phasenschiebeelemente 70a, 70b, ..., 70n. Die Verschiebewert-Setzvorrichtung 210 enthält mehrere Verschiebewert-Setzelemente 210a, 210b, ..., 210n. Die Verschiebewert-Einstellvorrichtung 230 enthält mehrere Verschiebewert-Einstellelemente 230a, 230b, ..., 230n. Die Meßvorrichtung 224 enthält den Durchschnittswertbildungs-Bereich 226 und den Bestimmungsbereich 228. Es ist bevorzugt, daß alle Teile der Verzögerungssignal-Erzeugungsvorrichtung 100 auf einem einzelnen Chip gebildet sind.
Die mit denselben Bezugszahlen wie denjenigen in den 6, 16 und 17 versehenen Teile haben dieselben oder ähnliche Funktionen wie diejenigen der in den 6, 16 und 17 gezeigten entsprechenden Teile. Die Phasenschiebevorrichtung 70 (70a bis 70n) kann dieselbe oder eine ähnliche Struktur wie diejenige haben, die in den 7 bis 15 gezeigt ist.
Bei dem vierten Ausführungsbeispiel nach der vorliegenden Erfindung wählen die Schiebesignal-Auswahlvorrichtungen 80a bis 80h eines von mehreren Schiebesignalen 72a bis 72n aus, welche einander unterschiedliche Verschiebewerte haben, und sie geben mehrere Verzögerungssignale 74a bis 74h mit jeweils unterschiedlichen Verzögerungszeitperioden aus. Wenn M Bit-Verzögerungssignale 74a bis 74h von M Ausgangsanschlüssen T1 bis Tm ausgegeben werden, ist es bevorzugt, daß M Schiebesignal-Auswahlvorrichtungen vorgesehen sind. Zusätzliche ist es bevorzugt, um die Ausgangssignale der Schiebesignal-Auswahlvorrichtungen 80a bis 80h zu steuern, einen Auswahlsteuersignal-Zuführungsbereich für jede der Schiebesignal-Auswahlvorrichtungen 80a bis 80h vorzusehen. Darüber hinaus ist es bevorzugt, den Treiber 240 zwischen jedem der Phasenschiebeelemente 70a bis 70n und der entsprechenden der Schiebesignal-Auswahlvorrichtungen 80a bis 80n anzuordnen, um das Schiebesignal zu verstärken. Darüber hinaus ist es bevorzugt, um eine Hochgeschwindigkeitsoperation zu realisieren, die Ergänzungsschaltung 292 vorzusehen, welche eine Spannung, die angenähert in der Mitte zwischen den beiden Steuerspannungen V_dd und V_ss (V_dd > V_ss) liegt, für jeden Ausgang der Phasenschiebeelemente 70a bis 70n anzulegen.
Die Schiebesignal-Auswahlvorrichtungen 80a bis 80n können auf einem einzelnen Chip gebildet sein. Hierdurch wird erreicht, daß Verzerrungen, die auf der Eingangsseite der Schiebesignal-Auswahlvorrichtungen 80a bis 80n auftreten können, im Wesentlichen einander gleich sind. Es ist festzustellen, daß die Verzerrungen der Verzögerungssignale 74a bis 74h einander gleich gemacht werden können, indem das Bezugsphasen-Schiebeelement 220, die Zeitkomparatoren 222a bis 222h, die Meßvorrichtung 224 und die Verschiebewert-Einstellvorrichtung 230 verwendet werden, wie mit Bezug auf 17 beschrieben ist.
In dem Fall, in welchem die Verzögerungssignal-Erzeugungsvorrichtung 100 zum Prüfen einer Halbleitervorrichtung verwendet wird, ist es bevorzugt, daß die Anzahl von Schiebesignal-Auswahlvorrichtung gleich der von Stiften der zu prüfenden Halbleitervorrichtung ist. Alternativ kann die Anzahl von vorgesehenen Schiebesignal-Auswahlvorrichtungen gleich der Anzahl von Signaltypen sein, die in dem in die zu prüfende Halbleitervorrichtung einzugebenden Eingabemustersignal 52 enthalten sind, wie ein Datensignal, ein Steuersignal und ein Adressensignal. Da die spezifische Zeitcharakteristiken aufweisenden Signale wie das Datensignal oder das Steuersignal in die Halbleitervorrichtung eingegeben werden, können nur die Schiebesignal-Auswahlvorrichtungen, die ein Zeitsignal (Verzögerungssignal) mit einem Zeitverhalten, das für das jeweilige in die zu prüfende Halbleitervorrichtung eingegebene Signal erforderlich ist, ausgeben können, vorgesehen sein.
20 ist ein Blockschaltbild einer Verzögerungssignal-Erzeugungsvorrichtung 100, welche mehrere (M Bit)-Verzögerungssignale 74a bis 74h ausgibt, welche durch Verzögerung des Bezugssignals 54 erhalten wurden, gemäß dem fünften Ausführungsbeispiel nach der vorliegenden Erfindung. Die Verzögerungssignal-Erzeugungsvorrichtung 100 enthält mehrere Phasenschiebevorrichtungen 70, mehrere Schiebesignal-Auswahlvorrichtungen 80a bis 80h, mehrere Auswahlsteuersignal-Zuführungsbereiche 90a bis 90h, mehrere Verschiebewert-Setzvorrichtungen 210, das Bezugsphasen-Schiebeelement 220, mehrere Zeitkomparatoren 222a bis 222h, die Meßvorrichtung 224, mehrere Verschiebewert-Einstellvorrichtungen 230 und einen Bezugssignalgenerator 250. Jede Phasenschiebevorrichtung 70 enthält mehrere Phasenschiebeelemente 70a, 70b, ..., 70n. Die Verschiebewert-Setzvorrichtung 210 enthält mehrere Verschiebewert-Setzelemente 210a, 210b, ..., 210n. Jede Verschiebewert-Einstellvorrichtung 230 enthält mehrere Verschiebewert-Einstellelemente 230a, 230b, ..., 230n. Das Hauptmerkmal des fünften Ausführungsbeispiels besteht darin, daß die Phasenschiebevorrichtung 70, die Verschiebewert-Setzvorrichtung 210, die Verschiebewert-Einstellvorrichtung 230, der Auswahlsteuersignal-Zuführungsbereich 90, die Schiebesignal-Auswahlvorrichtung 80 und der Zeitkomparator 222 für jeden von Ausgangsanschlüssen T1 bis Tm vorgesehen sind. Es ist bevorzugt, daß alle Teile der Verzögerungssignal-Erzeugungsvorrichtung 100 auf einem einzigen Chip gebildet sind.
Die mit denselben Bezugszahlen wie diejenigen in den 6, 16, 17 und 19 versehenen Teile haben dieselben oder ähnliche Funktionen wie diejenigen der entsprechenden Teile in den 6, 16, 17 und 19. Die Phasenschiebevorrichtung 70 (70a bis 70n) kann dieselbe oder eine ähnliche Struktur wie die in den 7 bis 15 gezeigte haben.
Der Bezugssignalgenerator 250 kann das Bezugssignal 54 mit einer vorbestimmten Frequenz auf der Grundlage des Eingangstaktes 252 erzeugen. Beispielsweise kann der Bezugssignalgenerator 250 gebildet sein als ein variabler Einoktaven-PLL(Phasenregelschleifen)-Oszillator, welcher eine Frequenzquelle ist, die in der Lage ist, ihre Frequenz innerhalb eines Bereichs von einer Oktave (zweimal) zu ändern. Der variable Einoktaven-PLL-Oszillator kann ein Bezugssignal 54 mit einer gegebenen Periode erzeugen. Somit kann die Verzögerungssignal-Erzeugungsvorrichtung 100 das Verzögerungssignal 74 mit einer gegebenen Periode erzeugen. Alternativ kann der Bezugssignalgenerator 250 durch einen Periodengenerator ersetzt werden, der ein Bezugssignal 54 mit einer vorbestimmten Periode erzeugen kann.
Die Schiebesignal-Auswahlvorrichtungen 80a bis 80h können eines aus mehreren Schiebesignalen 72a bis 72n, welche untereinander unterschiedliche Verschie bewerte aufweisen, auswählen und mehrere Verzögerungssignale 74a bis 74h mit unterschiedlichen Verzögerungszeitperioden ausgeben. Wenn M Bit-Verzögerungssignale 74a bis 74h von den M Ausgangsanschlüssen T1 bis Tm ausgegeben werden, ist es bevorzugt, daß die M Schiebesignal-Auswahlvorrichtungen vorgesehen sind. Zusätzlich ist es bevorzugt, um die Ausgangssignale der Schiebesignal-Auswahlvorrichtungen 80a bis 80h zu steuern, den Auswahlsteuersignal-Zuführungsbereich für jede der Schiebesignal-Auswahlvorrichtungen 80a bis 80h vorzusehen.
In dem Fall, in welchem die Verzögerungssignal-Erzeugungsvorrichtung 100 zum Prüfen der Halbleitervorrichtung verwendet wird, ist es bevorzugt, daß die Anzahl von Schiebesignal-Auswahlvorrichtungen gleich der der Stifte der Halbleitervorrichtung ist. Alternativ kann die Anzahl der vorgesehenen Schiebesignal-Auswahlvorrichtungen gleich der Anzahl von Signaltypen sein, die in dem in die Halbleitervorrichtung einzugebenden Eingabemustersignal 52 enthalten sind, wie ein Datensignal, ein Steuersignal und ein Adressensignal.
Es sind mehrere Phasenschiebevorrichtungen 70 für mehrere Schiebesignal-Auswahlvorrichtungen 80a bis 80n vorgesehen. Um den Verschiebewert in der Phasenschiebevorrichtung 70 zu setzen und einzustellen, sind die Verschiebewert-Setzvorrichtung 210 und die Verschiebewert-Einstellvorrichtung 230 für jede Phasenschiebevorrichtung 70 vorgesehen. Die Phasenschiebevorrichtungen 70 können mehrere Schiebesignale 72a bis 72n unabhängig voneinander ausgeben. Jede Phasenschiebevorrichtung 70 kann dieselbe Anzahl von Phasenschiebeelementen 70a bis 70h enthalten, wie dieje nigen, die in anderen Phasenschiebevorrichtungen 70 enthalten ist. Alternativ kann jede Phasenschiebevorrichtung 70 eine Anzahl von Phasenschiebeelementen enthalten, die unterschiedlich gegenüber der von anderen Phasenschiebevorrichtungen ist. In gleicher Weise kann jede Verschiebewert-Setzvorrichtung 210 dieselbe Anzahl von Verschiebewert-Setzelementen 210a bis 210n enthalten wie andere Verschiebewert-Setzvorrichtungen 210, oder sie kann eine Anzahl von Verschiebewert-Setzelementen enthalten, die von der anderer Verschiebewert-Setzvorrichtungen 210 verschieden ist. In gleicher Weise kann jede Verschiebewert-Einstellvorrichtung 230 dieselbe Anzahl von Verschiebewert-Einstellelementen 230a bis 230n wie andere Verschiebewert-Einstellvorrichtungen 230 enthalten. Alternativ kann jede Verschiebewert-Einstellvorrichtung 230 eine Anzahl von Verschiebewert-Einstellelementen enthalten, die von der anderer Verschiebewert-Einstellvorrichtungen verschieden ist.
In dem Fall der Einstellung der Verzögerungszeitperiode der Schiebesignale 72a bis 72n kann jede Phasenschiebevorrichtung 70 die Verzögerungszeitperiode der Schiebesignale 72a bis 72n auf der Grundlage des Bezugsverzögerungssignals 231 einstellen, da eine Verschiebewert-Einstellvorrichtung 230 für jede Phasenschiebevorrichtung 70 vorgesehen ist.

Claims

Verzögerungssignal-Erzeugungsvorrichtung (100) zur Ausgabe eines Verzögerungssignals (74), dessen Phase gegenüber einer Phase eines Bezugssignals verschoben ist, mit einer Phasenschiebevorrichtung (70) zur Ausgabe mehrerer Schiebesignale (72a bis 72n) unabhängig voneinander mit Phasen, die jeweils gegenüber der Phase des Bezugssignals (54) um unterschiedliche Verschiebewerte verschoben sind, und einer Schiebesignal-Auswahlvorrichtung (80) zur Auswahl eines der Schiebesignale (72a bis 72n), dessen Phase um einen vorbestimmten Verschiebewert verschoben ist, und zur Ausgabe des Verzögerungssignals (74), auf der Grundlage des ausgewählten Schiebesignals, dadurch gekennzeichnet, dass die Phasenschiebevorrichtung (70) einen Oszillator (110) enthält, der ein Oszillationssignal erzeugt, dessen Periode dieselbe wie die des Bezugssignals ist, wobei eines der Schiebesignale durch Verschieben der Phase des von dem Oszillator erzeugten Oszillationssignals gegenüber der Phase des Bezugssignals um einen der unterschiedlichen Verschiebewerte erhalten wird.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass mehrere Schiebesignal-Auswahlvorrichtungen (80a bis 80h) vorgesehen sind, die jeweils eines der Schiebesignale (72a bis 72n) auswählen und mehrere Verzögerungssignale (74a bis 74h), welche jeweils unterschiedliche Verzögerungszeitperioden haben, ausgeben.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Phasenschiebevorrichtung (70) für jede der Schiebesignal-Auswahlvorrichtungen (80a bis 80h) vorgesehen ist.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Phasenschiebevorrichtung (70) mehrere Phasenschiebeelemente (70a bis 70n) enthält, die unabhängig die mehreren Schiebesignale (72a bis 72n) ausgeben.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass ein Auswahlsteuersignal-Zuführungsbereich (90) vorgesehen ist, welcher in der Lage ist, ein Auswahlsteuersignal (92) zu der Schiebesignal-Auswahlvorrichtung (80) zu liefern.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass ein Verschiebewert-Setzbereich (210) vorgesehen ist, welcher in der Lage ist, die Verschiebewerte der von den mehreren Phasenschiebeelementen (70a bis 70n) ausgegebenen Schiebesignale (72a bis 72n) zu setzen.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Schiebesignal-Auswahlvorrichtung (80) enthält: einen Multiplexer (212), der in der Lage ist, eines der Schiebesignale (72a bis 72n) auf der Grundlage des Auswahlsteuersignals (92) auszu wählen, einen Treiber (216), der in der Lage ist, das Verzögerungssignal (74) auf der Grundlage eines Ausgangssignals des Multiplexers (212) auszugeben, und eine Ergänzungsschaltung (214), die in der Lage ist, eine Spannung, die angenähert in der Mitte zwischen zwei zu dem Treiber (216) gelieferten Leistungszuführungsspannungen V_dd und V_ss (V_dd > V_ss) liegt, an einen Ausgang des Multiplexers, (212) anzulegen.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Schiebesignal-Auswahlvorrichtung (80) enthält: einen Multiplexer (212) mit mehreren Übertragungstoren, in welche die mehreren Schiebesignale (72a bis 72n) eingegeben werden, und einem Summierbereich, welcher die Ausgangssignale der Übertragungstore an einem Punkt summiert, und eine Ergänzungsschaltung, welche in der Lage ist, eine Spannung, die angenähert in der Mitte zwischen zwei zu dem Summierbereich gelieferten Leistungszuführungsspannungen V_dd und V_ss liegt, an den Summierbereich in dem Multiplexer (212) anzulegen, wobei der Multiplexer (212) eines der Schiebesignale (72a bis 72n) auswählt, indem eines der mehreren Übertragungstore auf der Grundlage des Auswahlsteuersignals (92) leitend gemacht wird.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass eine Ergänzungsschaltung (292) vorgesehen ist, welche eine Spannung, die angenähert in der Mitte zwischen zwei Leistungszuführungsspannungen V_dd und V_ss (V_dd > V_ss) liegt, an jeweilige Ausgänge der mehreren Phasenschiebeelemente (70a bis 70n) anlegt.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 1, gekennzeichnet durch: ein Bezugsphasen-Schiebeelement (220), welches in der Lage ist, ein Bezugsverzögerungssignal (231), das gegenüber dem Bezugssignal (54) um eine vorbestimmte Zeitperiode verzögert ist, auszugeben, einen Zeitkomparator (222), welcher in der Lage ist, die Zeitpunkte von Kanten des Verzögerungssignals (74)und von Kanten des Bezugsverzögerungssignals (231) zu vergleichen und ein Vergleichsergebnis als einen logischen Wert "0" oder einen logischen Wert "1" auszugeben, und eine Messvorrichtung (224), welche in der Lage ist, eine Verzögerungszeitperiode des Verzögerungssignals (74) auf der Grundlage des von dem Zeitkomparator (222) erhaltenen Vergleichsergebnisses zu messen.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Messvorrichtung (224) enthält: einen Durchschnittswert-Bildungsbereich (226), welcher in der Lage ist, einen Durchschnittswert auszugeben, der durch Bildung des Durchschnitts des von dem Zeitkomparator (222) ausgegebenen logischen Wertes in einer vorbestimmten Periode erhalten wurde, und einen Bestimmungsbereich (228), welcher in der Lage ist, auf der Grundlage des Durchschnittswertes zu bestimmen, ob die Verzögerungszeitperiode des Verzögerungssignals (74) gleich der Verzögerungszeitperiode des Bezugsverzögerungssignals (231) ist oder nicht.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass der Bestimmungsbereich (228) bestimmt, dass die Verzögerungszeitperiode des Verzögerungssignals (74) gleich der Verzögerungszeitperiode des Bezugsverzögerungssignals (231) ist, wenn der Durchschnittswert des logischen Wertes gleich 0,5 ist.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 11, gekennzeichnet durch einen Verschiebewert-Einstellbereich (230), der für jedes der Phasenschiebeelemente (70a bis 70n) vorgesehen ist und in der Lage ist, die Verschiebewerte der von den mehreren Phasenschiebeelementen (70a bis 70n) ausgegebenen Schiebesignale (72a bis 72n) auf der Grundlage des Bestimmungsergebnisses des Bestimmungsbereichs (228) einzustellen.
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Phasenschiebevorrichtung (70) enthält: einen Impulseinfügungsbereich (114), welcher in der Lage ist, einen in ein Bezugsoszillationssignal (128) mit einer vorderen Kante und einer hinteren Kante, von denen wenigstens eine mit einer vorderen Kante oder einer hinteren Kante des Oszillationssignals (126) synchronisiert ist, einzufügenden Einfügungsimpuls (194) zu erzeugen und den erzeugten Einfügungsimpuls (194) in das Bezugsoszillationssignal (128) einzufügen, und einen Verzögerungsphasen-verriegelten Bereich (118), welcher in der Lage ist, eines der Schiebesignale (72a – 72n) zu erzeugen, basierend auf einem Bezugsrichtsignal (124), das mit dem Bezugssignal (54) synchronisiert ist und dieselbe Periode wie die des Bezugsoszillationssignals (128) hat, und dem Bezugsoszillationssignal (128) mit dem eingefügten Einfügungsimpuls (194).
Verzögerungssignal-Erzeugungsvorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die Phasenschiebevorrichtung (70) einen Phasenkomparator (112) enthält, der zur Ausgabe des Bezugsrichtsignals (124) und des Bezugsoszillationssignals (128), basierend auf einer Phasendifferenz zwischen einem synchronisierten Oszillationssignal (186), das mit dem Oszillationssignal (126) synchronisiert ist, und einem synchronisierten Bezugssignal (182), das mit dem Bezugssignal (54) synchronisiert ist und dieselbe Periode wie die des synchronisierten Oszillationssignals (186) hat, in der Lage ist.