RU2580445C1 - Система стабилизации задержки - Google Patents
Система стабилизации задержки Download PDFInfo
- Publication number
- RU2580445C1 RU2580445C1 RU2014154542/08A RU2014154542A RU2580445C1 RU 2580445 C1 RU2580445 C1 RU 2580445C1 RU 2014154542/08 A RU2014154542/08 A RU 2014154542/08A RU 2014154542 A RU2014154542 A RU 2014154542A RU 2580445 C1 RU2580445 C1 RU 2580445C1
- Authority
- RU
- Russia
- Prior art keywords
- delay
- pulse
- input
- unstable
- generator
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Pulse Circuits (AREA)
Abstract
Изобретение относится к импульсной технике и может использоваться для синхронизации генераторов импульсных напряжений. Достигаемый технический результат - стабилизация задержки последовательности импульсов независимо от частоты их следования. Система стабилизации задержки, предназначенная преимущественно для генератора импульсных напряжений, включает входной канал, последовательно соединенные детектор фронта импульса с двумя входами, фильтр, блок изменяемой задержки, канал обратной связи от генератора к одному из входов детектора фронта импульса с двумя входами, блок опорной задержки. 2 ил.
Description
Изобретение относится к импульсной технике и может быть использовано для синхронизации генераторов импульсных напряжений.
Для формирования импульсов напряжения используются полупроводниковые, вакуумные и другие приборы, задержка распространения сигналов в которых зависит от температуры и других внешних условий, для компенсации этой зависимости применяют системы стабилизации задержки.
Известна система стабилизации задержки, включающая блок регулируемой задержки, триггер, вход которого соединен с входом устройства (см. патент Франции FR №2140713, Н03К 5/135, G01S 13/78, 1973).
Система включает блок регулируемой задержки, второй блок преобразования, выход которого подключен к выходу устройства и к первому входу триггера, второй вход которого соединен с входом первого блока преобразования и входом устройства. Выход указанного триггера подключен к первому входу дифференцирующего блока и первому входу счетчика, выход которого подключен ко второму входу дифференцирующего блока, выход которого подсоединен к управляющему входу блока регулируемой задержки.
Система осуществляет стабилизацию задержки входных импульсов в блоках преобразования за счет изменения регулируемой задержки, которое происходит под воздействием управляющего напряжения с выхода дифференцирующего блока.
Однако точность стабилизации задержки невысока.
Это обусловлено тем, что формируемый счетчиком временной интервал включает в себя температурную нестабильность колебаний кварцевого генератора, входящего в систему. Несинхронность поступления входных импульсов по отношению к импульсам кварцевого генератора, равная периоду кварцевого генератора, полностью входит в погрешность стабилизируемой задержки.
Известна также система стабилизации задержки, включающая последовательно соединенные блок преобразования, блок регулируемой задержки, триггер, вход которого соединен с входом блока преобразования и входом устройства (см. патент SU №957422, Н03К 5/13, 1982).
Недостатком известного устройства является также невысокая точность стабилизации задержки из-за наличия кварцевого генератора в системе.
Наиболее близким по технической сущности к заявляемому решению является система стабилизации задержки, включающая входной канал, последовательно соединенные детектор фронта импульса с двумя входами, фильтр, блок изменяемой задержки, а также канал обратной связи от генератора к одному из входов детектора фронта импульса (см. патент США US №4338569, Н03К 5/153, 1982).
Система включает входное устройство для приема входной последовательности импульсов, устройство, соединенное с первым входным устройством, для обеспечения фиксированной временной задержки при передаче последовательности импульсов. Система также включает детектор фронта импульса, имеющий первый и второй входные каналы для приема сигнала с выхода устройства для обеспечения фиксированной временной задержки, которое генерирует выходной сигнал, соответствующий временному интервалу между фронтом импульса на входном канале и другим входным сигналом на втором входном канале. Система также включает устройство обратной связи для генерации сигнала обратной связи из выходного напряжения устройства детектора фронта импульса для обеспечения входного сигнала для устройства изменяемой задержки для управления временной задержкой выходного сигнала. Система также включает устройство, соединяющее задержанный выход устройства изменяемой задержки с вторым входным каналом упомянутого устройства детектора фронта импульса.
Недостатком известной системы является зависимость стабилизированной задержки от частоты следования импульсов f, так как на входы детектора фронта поступают импульсы, задержанные друг относительно друга на величину, равную сумме времени изменяемой задержки tизм и удвоенному времени нестабильной задержки рабочей системы 2tнестаб.
Система подстраивает время изменяемой задержки tизм таким образом, что импульсы на входе детектора фронта оказываются задержанными друг относительно друга на время, равное периоду повторения входной последовательности импульсов, то есть tизм+2tнестаб=Т=1/f.
Вследствие этого, при изменении частоты следования импульсов f меняется и стабилизированная задержка tстаб.=tизм+tнестаб.
Технический результат заявляемого решения заключается в стабилизации задержки в диапазоне 1 нс - 1 мкс с точностью 1 пс - 1 нс и независимости стабилизированной задержки от частоты следования импульсов.
Для достижения указанного технического результата в системе стабилизации задержки, предназначенной преимущественно для генератора импульсных напряжений, включающей входной канал, последовательно соединенные детектор фронта импульса с двумя входами, фильтр, блок изменяемой задержки, а также канал обратной связи от генератора к одному из входов детектора фронта импульса, согласно изобретению, система дополнительно содержит блок опорной задержки, а входной канал соединен как с блоком изменяемой задержки, так и с блоком опорной задержки для одновременной подачи входного сигнала на указанные блоки, причем сигналы, поступающие на оба входа детектора фронта импульса, в среднем синхронны, то есть
где:
tстаб. ср. - задержка выходного сигнала генератора относительно входного сигнала, усредненная по времени работы системы τ при заданном tопорн.;
tопорн. - задержка выходного сигнала блока опорной задержки относительно входного сигнала;
τуст. реж - время реакции системы стабилизации на изменение внешних параметров, при этом задержка стабилизации tстаб. определена из условия tстаб.=tизм.+tнестаб.,
где:
tизм. - задержка блока изменяемой задержки;
tнестаб. - нестабильная задержка генератора.
Сущность предложения поясняется чертежами, где на фиг. 1 представлена функциональная схема; на фиг. 2 представлены временные графики изменения напряжения.
Следует учесть, что на чертеже представлены только те детали, которые необходимы для понимания существа предложения, а сопутствующее оборудование, хорошо известное специалистам в данной области, на чертеже не представлено.
Заявляемая система стабилизации задержки может быть использована для стабилизации задержки и синхронизации между собой буферных логических устройств, усилителей и генераторов импульсных напряжений. Пример конкретного выполнения приведен для стабилизации задержки генератора с нестабильной задержкой.
Система стабилизации задержки включает последовательно соединенные между собой следующие элементы: блок 1 опорной задержки, детектор фронта импульса 2, фильтр 3 и блок 4 изменяемой задержки (фиг. 1).
Система включает входной канал А запуска системы для приема запускающей последовательности импульсов напряжения U1 (см. график «а» на фиг. 2).
Входной канал А соединен как с блоком 1 опорной задержки, так и с блоком 4 изменяемой задержки для одновременной подачи входного сигнала на указанные блоки.
Блок 1 опорной задержки предназначен для обеспечения временной задержки tопорн. первой входной последовательности импульсов (входного сигнала). Задержка tопорн. с блока 1 опорной задержки может быть фиксированной или регулируемой. Регулировка осуществляется внешним сигналом или с помощью органов управления, например, потенциометра, в блоке 1 опорной задержки.
В качестве детектора фронта импульса 2 в системе использован триггер, имеющий два входа Б и В, а также выходной канал Г.
Вход Б предназначен для приема сигнала, поступающего с блока 1 опорной задержки с задержкой tопорн. относительно входного сигнала. Вход В предназначен для приема сигнала с задержкой tстаб. относительно входного сигнала, поступающей по каналу обратной связи от генератора импульсных напряжений (далее - генератор, на фиг. 1 обозначен буквой «Г»).
Детектор фронта импульса 2 предназначен для генерации выходного сигнала высокого или низкого напряжения и подачи его на фильтр 3.
Фильтр 3 представляет собой интегратор, напряжение сигнала на его выходе нарастает или спадает в зависимости от сигнала, полученного от детектора фронта импульса 2, вследствие чего напряжение на выходе фильтра 3 соответствует среднему значению напряжения, поступающего от детектора фронта импульса 2.
Блок 4 изменяемой задержки имеет вход для приема входного сигнала и вход Д для приема сигнала с фильтра 3. Блок 4 изменяемой задержки включает элемент, управляющий задержкой в зависимости от напряжения с фильтра 3. Блок 4 изменяемой задержки связан с генератором с нестабильной задержкой tнестаб.
Система работает следующим образом.
На входной канал А подают сигнал запуска генератора импульсных напряжений. На вход блока 1 опорной задержки поступает сигнал U1 в виде импульсов с частотой повторения f и периодом T=1/f (см. график «а» на фиг. 2).
Блок 1 опорной задержки вносит, например, фиксированную стабильную задержку tопорн. в сигнал U1, и на вход Б детектора фронта импульса 2 поступает сигнал U2, который задержан относительно сигнала U1 на время tопорн. (см. график «б» на фиг. 2).
На вход В детектора фронта импульса 2 поступает сигнал U3 с задержкой стабилизации tстаб., которая равна сумме нестабильной задержки tнестаб. генератора и изменяемой задержки tизм. с блока 4 изменяемой задержки, то есть tстаб.=tизм.+tнeстаб. относительно сигнала запуска U1 (см. график «в» на фиг. 2).
На выходе детектор фронта импульса 2 формирует логический сигнал U4 (см. график «г» на фиг. 2) в зависимости от того, на какой вход Б или В раньше поступил нарастающий фронт импульса, если tопорн.>tнестаб+tизм, то 1 - высокое напряжение, или 0 - низкое напряжение.
Логический сигнал с U4 детектора фронта импульса 2 поступает на фильтр 3, который формирует управляющее напряжение Uупр. (U5) для блока 4 изменяемой задержки (см. график «д» на фиг. 2).
Блок 4 изменяемой задержки задерживает сигнал U1 на время, близкое к величине tизм.=tопорн.-tнестаб.=t(Uупр.) (см. график «е» на фиг. 2).
Таким образом, задержка сигнала от входного канала до выхода генератора близка к величине tизм.+tнестаб.=tопорн..
Приводим пример конкретного выполнения.
Пусть задержка генератора импульсных напряжений tнестаб. меняется в диапазоне 40-60 нс, время изменения τнестаб. нестабильной задержки много больше времени реакции системы, опорная задержка tопорн. установлена равной 60 нс.
Тогда при τуст. реж.<<τ<<τнестаб. средняя задержка стабилизации равна
Система стабилизации подстраивает изменяемую задержку так, что:
при tнестаб.=40 нс, tизм. ср.=tопорн.-tнестаб.=60 нс-40 нс=20 нс.
при tнестаб.=50 нс, tизм. ср.=tопорн.-tнестаб.=60 нс-50 нс=10 нс.
при tнестаб.=60 нс, tизм. ср.=tопорн.-tнестаб.=60 нс-60 нс=0 нс.
Во всех случаях средняя задержка от входа запуска до выхода генератора равна tстаб. ср.=tизм. ср.+tнестаб.=tопорн.=60 нс.
Заявляемая система стабилизации задержки добавляет переменную задержку стабилизации к нестабильной задержке генератора и тем самым компенсирует изменения задержки генератора.
Система стабилизирует задержку между входом А системы и выходом генератора, при этом импульсы на входы Б и В детектора фронта импульса приходят синхронно, исключая зависимость стабилизированной задержки от частоты следования импульсов.
Заявляемая система позволяет стабилизировать задержку последовательности импульсов длительностью от единиц наносекунд и более с точностью до единиц пикосекунд независимо от частоты следования импульсов.
Claims (1)
- Система стабилизации задержки, предназначенная преимущественно для генератора импульсных напряжений, включающая входной канал, последовательно соединенные детектор фронта импульса с двумя входами, фильтр, блок изменяемой задержки, а также канал обратной связи от генератора к одному из входов детектора фронта импульса, отличающаяся тем, что система дополнительно содержит блок опорной задержки, а входной канал соединен как с блоком изменяемой задержки, так и с блоком опорной задержки для одновременной подачи входного сигнала на указанные блоки, причем сигналы, поступающие на оба входа детектора фронта импульса, в среднем синхронны, то есть
при τ>>τуст. реж., где:
tстаб. ср. - задержка выходного сигнала генератора относительно входного сигнала, усредненная по времени работы системы τ при заданном tопорн.;
tопорн. - задержка выходного сигнала блока опорной задержки относительно входного сигнала;
τуст. реж - время реакции системы стабилизации на изменение внешних параметров, при этом задержка стабилизации tстаб. определена из условия
tстаб.=tизм.+tнестаб., где:
tизм. - задержка блока изменяемой задержки;
tнестаб. - нестабильная задержка генератора.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014154542/08A RU2580445C1 (ru) | 2014-12-31 | 2014-12-31 | Система стабилизации задержки |
PCT/RU2015/000874 WO2016108732A1 (ru) | 2014-12-31 | 2015-12-14 | Система стабилизации задержки |
US15/528,511 US10237054B2 (en) | 2014-12-31 | 2015-12-14 | System for stabilizing delay |
EP15875785.6A EP3242395A4 (en) | 2014-12-31 | 2015-12-14 | Delay stabilizing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014154542/08A RU2580445C1 (ru) | 2014-12-31 | 2014-12-31 | Система стабилизации задержки |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2580445C1 true RU2580445C1 (ru) | 2016-04-10 |
Family
ID=55794094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2014154542/08A RU2580445C1 (ru) | 2014-12-31 | 2014-12-31 | Система стабилизации задержки |
Country Status (4)
Country | Link |
---|---|
US (1) | US10237054B2 (ru) |
EP (1) | EP3242395A4 (ru) |
RU (1) | RU2580445C1 (ru) |
WO (1) | WO2016108732A1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4338569A (en) * | 1980-03-11 | 1982-07-06 | Control Data Corporation | Delay lock loop |
SU957422A1 (ru) * | 1981-01-04 | 1982-09-07 | Предприятие П/Я Г-4421 | Система стабилизации задержки |
US7024324B2 (en) * | 2004-05-27 | 2006-04-04 | Intel Corporation | Delay element calibration |
RU2399154C1 (ru) * | 2009-08-31 | 2010-09-10 | Открытое акционерное общество "Научно-исследовательский институт физических измерений" | Формирователь импульсов из сигналов индукционных датчиков частоты вращения |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6011412A (en) * | 1998-05-01 | 2000-01-04 | International Business Machines Corporation | Frequency shift detection circuit with selectable granularity |
JP4146965B2 (ja) * | 1999-05-17 | 2008-09-10 | 株式会社アドバンテスト | 遅延信号生成装置および半導体試験装置 |
CN100476448C (zh) * | 2003-11-20 | 2009-04-08 | 爱德万测试株式会社 | 时序比较器、数据取样装置、以及测试装置 |
US7190201B2 (en) * | 2005-02-03 | 2007-03-13 | Mosaid Technologies, Inc. | Method and apparatus for initializing a delay locked loop |
-
2014
- 2014-12-31 RU RU2014154542/08A patent/RU2580445C1/ru active
-
2015
- 2015-12-14 EP EP15875785.6A patent/EP3242395A4/en not_active Ceased
- 2015-12-14 US US15/528,511 patent/US10237054B2/en not_active Expired - Fee Related
- 2015-12-14 WO PCT/RU2015/000874 patent/WO2016108732A1/ru active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4338569A (en) * | 1980-03-11 | 1982-07-06 | Control Data Corporation | Delay lock loop |
SU957422A1 (ru) * | 1981-01-04 | 1982-09-07 | Предприятие П/Я Г-4421 | Система стабилизации задержки |
US7024324B2 (en) * | 2004-05-27 | 2006-04-04 | Intel Corporation | Delay element calibration |
RU2399154C1 (ru) * | 2009-08-31 | 2010-09-10 | Открытое акционерное общество "Научно-исследовательский институт физических измерений" | Формирователь импульсов из сигналов индукционных датчиков частоты вращения |
Also Published As
Publication number | Publication date |
---|---|
EP3242395A1 (en) | 2017-11-08 |
US10237054B2 (en) | 2019-03-19 |
WO2016108732A1 (ru) | 2016-07-07 |
US20180013543A1 (en) | 2018-01-11 |
EP3242395A4 (en) | 2018-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070075758A1 (en) | Delay-locked loop | |
US9720380B2 (en) | Time-to-digital converter, frequency tracking apparatus and method | |
JP6727693B2 (ja) | 光学走査 | |
EP2903162A3 (en) | A MDLL/PLL hybrid design with uniformly distributed output phases | |
JP2009236657A (ja) | 距離測定装置 | |
CN104184535A (zh) | 时钟同步方法和时钟同步装置 | |
JP2009284053A (ja) | ディジタル位相検出器およびpll | |
RU2012154790A (ru) | Система оценивания неэнергетических параметров сигнала (варианты) | |
MX2013012218A (es) | Transmisor de señal de navegacion y metodo de generacion de señal de navegacion. | |
RU2580445C1 (ru) | Система стабилизации задержки | |
TW200740122A (en) | Pulse generator, optical disk writer and tuner | |
RU2565526C1 (ru) | Устройство фазовой автоподстройки частоты | |
RU2541899C1 (ru) | Фазовый дискриминатор | |
CN110265860A (zh) | 一种外触发信号衍生实现重复频率连续可调的选单激光器 | |
CN109445272A (zh) | 时钟信号同步方法、调节信号频率的方法及装置 | |
JP5566310B2 (ja) | Gpsジッタ低減装置 | |
KR102420037B1 (ko) | 실시간 캘리브레이션을 지원하는 tdc | |
US20160241250A1 (en) | Variable clock phase generation method and system | |
RU158122U1 (ru) | Генератор нейроподобных колебаний | |
SU611309A1 (ru) | Устройство дл тактовой синхронизации | |
JP2021010096A (ja) | 位相同期回路 | |
RU2625054C1 (ru) | Способ определения знака разности частот и устройство для его реализации | |
RU2627136C1 (ru) | Многоканальное устройство для измерения временных интервалов | |
RU2665219C1 (ru) | Дифференциальный измерительный преобразователь | |
CN108234928B (zh) | 一种显示同步方法及视频显示终端 |