KR102420037B1 - 실시간 캘리브레이션을 지원하는 tdc - Google Patents
실시간 캘리브레이션을 지원하는 tdc Download PDFInfo
- Publication number
- KR102420037B1 KR102420037B1 KR1020170161553A KR20170161553A KR102420037B1 KR 102420037 B1 KR102420037 B1 KR 102420037B1 KR 1020170161553 A KR1020170161553 A KR 1020170161553A KR 20170161553 A KR20170161553 A KR 20170161553A KR 102420037 B1 KR102420037 B1 KR 102420037B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- tdc
- delay line
- time
- counter
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
Abstract
본 발명의 일 실시예에 의한 TDC는 시작 신호에 의해 활성화되는 제 1 지연 라인을 포함하며 발진 신호를 출력하는 링 발진기; 발진 신호를 순차적으로 지연하는 다수의 버퍼를 포함하고 다수의 버퍼의 출력 중 어느 하나를 지연 발진 신호로 제공하는 제 2 지연 라인; 정지 신호에 동기하여 발진 신호에 따른 계수 결과를 저장하는 카운터; 정지 신호에 동기하여 제 2 지연 라인의 다수의 버퍼의 출력을 래치하는 플립 플롭 어레이; 정지 신호에 동기하여 지연 발진 신호에 따른 계수 결과를 저장하는 보조 카운터; 및 플립 플롭 어레이의 출력을 참조하여 시작 신호와 정지 신호 사이의 시간과 제 2 지연 라인에 포함된 다수의 버퍼 중 하나의 지연 시간 사이의 관계를 연산하는 실시간 추정부를 포함한다.
Description
본 발명은 이벤트 들간의 시간 간격을 측정하기위한 아키텍처에 관한 것이다. 링 발진기, 지연 라인 체인 및 2 개의 카운터를 사용함으로써, 본 발명은 TDC의 영역 및 기준 클록의 속도를 감소시키면서 실행 시 전체 시스템상의 TDC 및 온도 변화에 대한 PVT 변화를 보상할 수 있다.
TDC (Time-to-Digital Converter)는 이벤트 간의 시간 간격을 측정해야하는 응용 프로그램에 널리 사용된다. 예를 들어 정확한 시간 간격 측정은 LiDAR 시스템의 TOF (Time-of-Flight)에 사용된다. 단순한 방법은 카운터를 사용하여 측정 시간의 클록 사이클 수를 계산하는 것이다. 그러나 이 접근 방식은 카운터의 클록 주파수에 의해 제한되는 낮은 해상도로 인한 어려움을 가지고 있다. 널리 사용하는 접근 방법은 기본 지연 요소로 구성된 지연 라인 개념을 사용하는 것이다. 탭 지연 라인 (TDL) 기반의 TDC는 START 및 STOP 신호의 두 가지 입력 신호를 수신한다. START 신호는 버퍼의 배열, 지연 라인을 통해 전달된 다음 STOP 신호는 DFF (D 유형 플립 플롭)를 트리거하여 버퍼의 출력을 저장한다. START 신호에 의해 이미 통과된 모든 버퍼는 HIGH 값을 생성하여 DFF에 저장된다. 반면에 나머지 버퍼는 DFF에 LOW 값을 저장한다. HIGH-LOW 천이 위치는 START 신호와 STOP 신호의 활성화 사이의 시간 간격 동안 START 신호가 얼마나 멀리 전파되는지를 나타낸다. 그 위치의 곱과 하나의 버퍼 요소의 지연 인 TDC의 해상도는 START 신호와 STOP 신호 사이의 시간 간격이다. PVT 변동으로 인해 TDC의 해상도가 안정적이지 않으며 가능한 한 자주 업데이트가 필요하다. 이 해상도를 추정하기 위해, TDL TDC는 기준 클럭의 주기를 측정한다.
따라서 지연 라인은 HIGH-LOW 천이를 포함할 수 있을 만큼 길어야 한다. 즉, 지연 라인의 길이는 기준 클럭의 주파수에 반비례한다. TDL TDC에서, 지연 라인의 길이 및 TDC의 영역은 측정될 최대 시간 간격에 대한 비율이다. 이 문제를 해결하기 위해 선형 확장 TDC 루프는 펄스 생성기와 지연 라인인 제 1 지연라인 제 1 지연 라인을 결합하여 링을 만들고 확장 지연 선인 제 2 지연 라인을 사용한다. 펄스 발생기는 START 신호에 의해 활성화되고 제 1 지연 라인의 끝에서 오는 피드백 신호에 의해 트리거된다. 펄스가 피드백 경로를 통과하면 제 1 지연 라인은 블라인드되고, 제 2 지연 라인은 선형성을 보장하기 위해 측정을 계속 수행한다. 루프 카운터는 펄스 수를 계산하는 데 사용된다. 펄스 생성기와 STOP 신호는 비동기식이기 때문에 카운터는 안정된 상태를 유지하는 데 시간이 필요하므로 TDC는 지연 라인의 펄스가 카운터를 통과하지 않으면 새로운 카운팅을 수행하기 전에 카운터를 끄려고 한다. 그렇지 않으면 카운터가 꺼지기 전에 마지막 펄스가 카운터를 계속 통과하기 때문이다.
지연 라인은 sub-picosecond 해상도로 FPGA에 TDC를 구현할 수 있게 해준다. 지연 라인의 길이에 대한 기준 클럭 속도의 의존성을 피하기 위해 선형 확장 TDC 루프는 시간 간격을 측정하기 위한 두 개의 지연 라인, 카운터 및 펄스 발생기를 사용한다. 그러나, 이 TDC는 여러 STOP 이벤트를 측정할 수 없다. 그 이유는 첫 번째 STOP 신호가 발생할 때 카운터를 중지해야만 결과가 보장되기 때문이다. 따라서, 이 TDC는 측정을 수행하는 동안 즉석에서 해상도를 업데이트 할 수 없다.
따라서 지연 라인은 HIGH-LOW 천이를 포함할 수 있을 만큼 길어야 한다. 즉, 지연 라인의 길이는 기준 클럭의 주파수에 반비례한다. TDL TDC에서, 지연 라인의 길이 및 TDC의 영역은 측정될 최대 시간 간격에 대한 비율이다. 이 문제를 해결하기 위해 선형 확장 TDC 루프는 펄스 생성기와 지연 라인인 제 1 지연라인 제 1 지연 라인을 결합하여 링을 만들고 확장 지연 선인 제 2 지연 라인을 사용한다. 펄스 발생기는 START 신호에 의해 활성화되고 제 1 지연 라인의 끝에서 오는 피드백 신호에 의해 트리거된다. 펄스가 피드백 경로를 통과하면 제 1 지연 라인은 블라인드되고, 제 2 지연 라인은 선형성을 보장하기 위해 측정을 계속 수행한다. 루프 카운터는 펄스 수를 계산하는 데 사용된다. 펄스 생성기와 STOP 신호는 비동기식이기 때문에 카운터는 안정된 상태를 유지하는 데 시간이 필요하므로 TDC는 지연 라인의 펄스가 카운터를 통과하지 않으면 새로운 카운팅을 수행하기 전에 카운터를 끄려고 한다. 그렇지 않으면 카운터가 꺼지기 전에 마지막 펄스가 카운터를 계속 통과하기 때문이다.
지연 라인은 sub-picosecond 해상도로 FPGA에 TDC를 구현할 수 있게 해준다. 지연 라인의 길이에 대한 기준 클럭 속도의 의존성을 피하기 위해 선형 확장 TDC 루프는 시간 간격을 측정하기 위한 두 개의 지연 라인, 카운터 및 펄스 발생기를 사용한다. 그러나, 이 TDC는 여러 STOP 이벤트를 측정할 수 없다. 그 이유는 첫 번째 STOP 신호가 발생할 때 카운터를 중지해야만 결과가 보장되기 때문이다. 따라서, 이 TDC는 측정을 수행하는 동안 즉석에서 해상도를 업데이트 할 수 없다.
본 발명은 실행 시간 동안 PVT 변화에 대한 보상을 완전하게 지원하고, 기준 라인의 속도가 지연 라인의 길이에 의존하는 것을 방지한다. 이에 따라, TDC 영역과 기준 클록 속도는 PVT 변화가 즉석에서 보상되는 동안 감소된다. 또한, 이 구조는 실행 시, 링 발진기의 주파수를 측정할 수 있으므로 온도와 링 발진기의 속도 사이의 관계를 기반으로 전체 시스템의 온도 변화를 보상하는 솔루션을 제공한다.
본 발명의 일 실시예에 의한 TDC는 시작 신호에 의해 활성화되는 제 1 지연 라인을 포함하며 발진 신호를 출력하는 링 발진기; 발진 신호를 순차적으로 지연하는 다수의 버퍼를 포함하고 다수의 버퍼의 출력 중 어느 하나를 지연 발진 신호로 제공하는 제 2 지연 라인; 정지 신호에 동기하여 발진 신호에 따른 계수 결과를 저장하는 카운터; 정지 신호에 동기하여 제 2 지연 라인에 포함된 다수의 버퍼의 출력을 래치하는 플립 플롭 어레이; 정지 신호에 동기하여 지연 발진 신호에 따른 계수 결과를 저장하는 보조 카운터; 및 플립 플롭 어레이의 출력을 참조하여 시작 신호와 정지 신호 사이의 시간과 제 2 지연 라인에 포함된 다수의 버퍼 중 하나의 지연 시간 사이의 관계를 연산하는 실시간 추정부를 포함한다.
본 발명은 TDC가 실행 시에 PVT 변화에 대한 보상을 지원할 수 있게 하면서, 기준 클럭의 주파수 및 TDC의 영역을 감소시킨다. 또한 TDC는 시간 간격을 측정하면서 링 발진기의 속도를 수집할 수 있다. 이 특성은 전체 시스템의 온도 변화에 대한 즉석 보정 솔루션을 제공한다.
도 1은 본 발명의 일 실시예에 의한 TDC를 나타낸 블록도.
도 2는 도 1의 링 발진기와 카운터를 나타내는 블록도와 그 동작을 나타낸 타이밍도.
도 3은 도 1의 제 2 지연 라인과 플립 플롭을 나타내는 블록도와 그 동작을 나타낸 타이밍도.
도 4는 도 1의 TDC의 동작을 나타낸 타이밍도.
도 5는 본 발명의 다른 실시예에 의한 TDC를 나타내는 블록도와 그 동작을 나타낸 타이밍도.
도 2는 도 1의 링 발진기와 카운터를 나타내는 블록도와 그 동작을 나타낸 타이밍도.
도 3은 도 1의 제 2 지연 라인과 플립 플롭을 나타내는 블록도와 그 동작을 나타낸 타이밍도.
도 4는 도 1의 TDC의 동작을 나타낸 타이밍도.
도 5는 본 발명의 다른 실시예에 의한 TDC를 나타내는 블록도와 그 동작을 나타낸 타이밍도.
도 1에 나타낸 바와 같이, TDC(1000)의 2 개의 입력은 START 및 STOP 신호이다. 출력은 두 입력 신호 간의 시간 간격이다. 인버터(110) 및 제 1 지연 라인(120)은 링 발진기로 작동한다. 카운터 (300)는 START 신호와 STOP 신호 간의 시간 간격 측정을 담당한다. 이하에서 START 신호를 시작 신호, STOP 신호를 정지 신호로 지칭할 수 있다. 제 2 지연 라인(200)은 그 내부의 버퍼를 통해 전파되는 링 발진기(100)에서 생성된 펄스의 값을 저장한다. 이 값은 발진 신호의 주기를 추정하고 측정된 시간 간격의 정밀도를 향상시키는 데 사용된다. 그런 다음 보조 카운터(500)는 측정의 안정성을 향상시킨다.
도 2는 도 1에 표현된 링 발진기(100)와 카운터(300)의 동작을 나타낸다. TDC(1000)의 두 입력 신호는 도 2 (a)의 왼쪽에 표시된 START 및 STOP 신호이다. START 신호는 제 1 지연 라인(120)에 포함된 버퍼 어레이의 마지막 버퍼에 활성화 신호(EN)로 인가되며 하나의 인버터(110) 및 제 1 지연 라인(120)으로 구성된 링 발진기(100)를 구동한다. 링 발진기(100)의 속도 즉 주파수는 버퍼 어레이의 길이를 조정하여 변경할 수 있다. START 신호를 활성화하면, 제 1 지연 라인(120)의 마지막 버퍼가 활성화되어 신호가 '0'과 '1'사이의 발진을 시작한다. 도 2(a)와 같이 카운터(300)는 내부 카운터(310)와 플립 플롭 세트(310)를 포함한다. OSC 신호로 표시된 마지막 버퍼의 출력은 내부 카운터(310)로 보내진다. STOP 신호가 활성화되면, 내부 카운터(310)의 값은 내부 카운터(310)에 연결된 플립 플롭 세트(320)에 저장된다. 이 내부 카운터(310)의 값과 플립 플롭 세트(320)의 값은 도 2 (b)에서 F.CNT와 DFF-INT로 표시된다.
도 2 (b)는 링 발진기(100)의 동작을 보여준다. 설명을 위해 링 발진기(100) 의 발진 주기는 1ns이고 START 신호와 STOP 신호의 시간 간격은 3.2ns라고 가정한다. START 신호가 활성화되면, OSC 신호는 1ns의 주기로 발진을 시작한다. OSC 신호의 상승 에지에서 내부 카운터(310)의 값이 증가한다. STOP 신호가 3.2 ns에서 활성화되면, 내부 카운터(310)의 값은 플립 플롭 세트(310)에 '4' 로 저장된다. 따라서 '4'는 플립 플롭 세트(320)에 저장되며, 이는 시간 간격이 3ns ~ 4ns임을 나타낸다.
하드웨어 유닛인 제 2 지연 라인 (200)은 링 발진기(100)의 시간 간격 정밀도를 향상시키기 위해 설계된다.
도 3은 제 2 지연 라인(200)과 플립 플롭 어레이(400)의 동작을 설명한다.
링 발진기(100)에서 출력되는 OSC 신호와 STOP 신호는 도 3 (a)의 왼쪽에 표시된다. OSC 신호는 제 2 지연 라인(200)을 따라 전파하여, 각 버퍼 요소 이후의 신호가 작은 간격 Δt만큼 지연되도록 한다. STOP 신호가 주어지면, 모든 버퍼의 출력은 제 2 지연 라인(200)에 연결된 플립 플롭 어레이(400)에 저장된다. 이 플립 플롭 어레이는 도 3(a)에서 DFF-FRA로 표시된다. 플립 플롭 어레이(400)에 저장된 값은 OSC 신호가 제 2 지연 라인(200)의 버퍼를 통해 전파하는 버퍼 수를 나타내며, 이는 OSC 신호의 상승 에지 이후 경과한 시간을 나타낸다. 이 간격 Δt는 발진 주기보다 작기 때문에 플립 플롭 어레이(400)에서 포착된 정밀도는 플립 플롭 세트(310)로 포착된 정밀도보다 낫다.
이하에서, 제 1 지연 라인(110)에 포함되는 다수의 버퍼를 각각 제 1 버퍼로 지칭하고, 제 2 지연 라인(120)에 포함되는 다수의 버퍼를 각각 제 2 버퍼로 지칭할 수 있다.
도 3 (b)는 제 2 지연 라인(200)의 타이밍 다이어그램을 보여준다. 이 예시에서 각 버퍼 요소의 지연은 0.25ns (Δt = 0.25ns)라고 가정한다. 또한 OSC의 펄스 폭은 전술한 바와 같이 1ns라고 가정한다. OSC 신호는 지연없이 L0을 통과해 전파된 다음 첫 번째 요소를 통과하는 데 0.25ns가 소요된다. 또한 L2 및 L3를 통과하는 신호는 각각 0.5ns 및 0.75ns만큼 지연된다. 네 번째 요소를 지나면 신호가 1ns만큼 지연된다. 이는 OSC의 첫 번째 상승 에지가 L4로 전달되는 시점까지 OSC의 두 번째 상승 에지가 L0에서 수신됨을 의미한다. 즉, OSC의 주기는 4 개의 버퍼에 의한 전파 지연에 해당한다. 본 실시예에서 링 발진기(100)의 파장은 전파 지연이 OSC주기에 해당하는 버퍼의 수로 정의된다. 이 예에서 OSC주기는 4이다. 도 3 (b)에서 L0 = L3 = 1, L1 = L2 = 0 일 때 STOP 신호가 주어지며 결과적으로 값이 DFF-FRA[3:0]에 “1001”로 저장된다. 이것은 STOP 신호가 3.25 ns에서 주어진다는 것을 나타낸다.
일반적으로 START 신호에서 STOP 신호까지의 시간 간격은 다음 수학식 1 과 같이 표현된다.
수학식 1에서 I는 링 발진기(100) 의 사이클 수이고, P는 플립 플롭 어레이(400)에서 상승 에지 (즉, 값이 '0'이고 이전 버퍼가 '1'을 저장하는 첫 번째 버퍼)의 위치이고, λ는 파장이고, tL은 진동주기의 주기이다. 도 3의 예에서, I = 3, P = 1, λ = 4 및 tL = 1ns이다. 수학식 1로부터, T = 3.25ns가 얻어진다.
내부 카운터(310)는 OSC 신호에서 값을 업데이트하기 위해 전환 기간을 필요로 하므로, 결과적으로 이 전환 기간 동안 STOP 신호가 주어질 확률이 존재한다. 이 경우 플립 플롭 세트(310)에 저장된 값이 유효하지 않을 수 있다. 보조 카운터(500)는 지연된 OSC(Delayed OSC) 신호로 값을 업데이트하는데 사용된다. 보조 카운터(500)는 도 2(a)에 도시된 카운터(300)와 유사하게 구성될 수 있다. 즉, 보조 카운터(500)는 지연된 OSC의 값을 카운팅하는 보조 내부 카운터와 STOP 신호에 따라 보조 내부 카운터의 값을 저장하는 보조 플립 플롭 세트를 포함할 수 있다. 도 4에 나타낸 예에서, 이 지연된 OSC는 원래의 OSC 신호로부터 2 개의 버퍼만큼 지연된 L2로부터 생성된다. 한 쌍의 카운터를 사용하면 두 카운터 중 하나의 값은 항상 안정적이다. 일반적으로 지연은 파장의 절반으로 선택된다. 도 4는 내부 카운터(310)의 값이 3에서 4로 전환되는 동안 STOP 신호가 주어지는 경우의 예를 보여준다. 따라서 이 경우 플립 플롭 세트(320) 에 저장된 값이 유효하지 않을 수 있다. 지연된 OSC(Delayed OSC) 신호는 OSC로부터 0.5ns 지연되고 보조 카운터(500)는 이 지연된 OSC 신호에 의해 업데이트된다. 도 4에서 지연된 OSC 신호를 카운팅한 값은 S.CNT로 표시되고 STOP 신호가 주어질 때 보조 카운터(500)의 값은 DFF-INT-2로 표시된다. 도시된 바와 같이 STOP 신호가 주어질 때 보조 카운터(500)의 값은 안정적으로 3이 저장된다. 보조 카운터(500)를 사용하면 카운터(300)의 전환 기간에 STOP 신호가 주어져도 유효한 값을 사용할 수 있다.
두 카운터(300, 500) 중에서 안정적인 데이터를 저장하는 값을 선택해야 한다. 이를 위해 다음 수학식 2를 사용하여 I의 최종 값을 결정한다.
여기서 Ip 와 In 은 각각 STOP 신호가 주어질 때 카운터(300) 및 보조 카운터(500)의 값을 나타낸다. P는 수학식 1에서와 동일하고, K는 지연된 OSC 신호와 원래의 OSC 신호 사이의 지연 요소 즉 버퍼의 수에 대응한다. 도 4의 예에서, P = 0 이고 K = 2이므로 I = In = 3이다. 카운터(300)가 불안정한 반면 보조 카운터(500)는 안정된 값을 저장하기 때문에 이것은 올바른 선택이다.
실시간 추정부(600)는 전술한 바와 같이 플립 플롭 어레이(400)의 값으로부터 두 개의 상승 에지 위치 사이의 거리로부터 λ를 추정하고, P값을 결정할 수 있다. 또한 카운터(300)와 보조 카운터(500)의 값을 참조하여 I 값을 결정할 수 있다.
이와 같이 TDC(1000)에서 제공되는 I, λ 및 P는 정수이다. I, λ 및 P에서 TDC(1000) 값을 정상 시간 단위로 변환해야 한다. 명백하게, 버퍼 요소의 지연 시간 TLBS가 결정되면 START 신호와 STOP 신호 사이의 시간은 다음 수학식 3과 같다.
PVT 동작으로 인해 해상도가 안정적이지 않으므로 가능한 한 자주 업데이트 해야 한다. 실시간으로 해상도를 추정하는 해법은 도 5에 나와 있다.
도 5는 본 발명의 다른 실시예에 의한 TDC(2000)를 나타내는 블록도이다.
도 5의 TDC(2000)는 도 1의 TDC(1000)에서 출력되는 정수 값을 정상 시간 단위로 변환하여 출력한다.
TDC(2000)는 도 1의 TDC(1000), TDC(1000)를 제어하는 드라이버(710), TDC(1000)의 출력을 시간 단위의 값으로 변환하는 컨버터(730)를 포함한다.
TDC(2000)는 TDC(1000)의 출력을 버퍼링하여 컨버터(730)에 제공하는 버퍼(720)를 더 포함할 수 있다.
컨버터(1300)는 시간 단위 변환을 위한 회로를 나타낸다. 보조 카운터(500) 덕분에, TDC(1000)는 여러 STOP 이벤트를 샘플링 할 수 있다. 따라서, 드라이버(710)를 이용하여 2 개의 STOP 펄스를 부가함으로써 시간 변환이 간단해질 수 있다. 드라이버(710)의 파형은 도 5 (b)에 나와 있다.
드라이버(710)는 클록 신호(CLK), TSTART 신호, TSTOP 신호에 따라 START 신호와 STOP 신호를 생성하여 TDC(1000)를 제어한다.
도 5(b)에 도시된 바와 같이 드라이버(710)는 TSTART 신호의 상승 에지를 감지하고 START 신호를 끌어 올린다. 드라이버(710)는 클록 신호에 따라 TSTOP 신호를 샘플링하여 STOP 신호의 상승 펄스를 생성한다.
도 5(b)에서 STOP 신호의 두 상승 펄스에 대응하는 TDC(1000)의 두 값이 각각 800 및 1800이라고 가정한다. 그렇다면 Tn - Tn-1 = 1000 은 CLK의 1 클럭 주기에 해당한다. 이 주기가 20ns라고 가정하면 해상도 TLBS = 20ps이다.
마지막으로, 링 발진기(100)의 주파수는 다음과 같이 계산된다.
여기서 λ는 파장, TLBS는 TDC(1000)의 해상도이다.
도 2는 도 1에 표현된 링 발진기(100)와 카운터(300)의 동작을 나타낸다. TDC(1000)의 두 입력 신호는 도 2 (a)의 왼쪽에 표시된 START 및 STOP 신호이다. START 신호는 제 1 지연 라인(120)에 포함된 버퍼 어레이의 마지막 버퍼에 활성화 신호(EN)로 인가되며 하나의 인버터(110) 및 제 1 지연 라인(120)으로 구성된 링 발진기(100)를 구동한다. 링 발진기(100)의 속도 즉 주파수는 버퍼 어레이의 길이를 조정하여 변경할 수 있다. START 신호를 활성화하면, 제 1 지연 라인(120)의 마지막 버퍼가 활성화되어 신호가 '0'과 '1'사이의 발진을 시작한다. 도 2(a)와 같이 카운터(300)는 내부 카운터(310)와 플립 플롭 세트(310)를 포함한다. OSC 신호로 표시된 마지막 버퍼의 출력은 내부 카운터(310)로 보내진다. STOP 신호가 활성화되면, 내부 카운터(310)의 값은 내부 카운터(310)에 연결된 플립 플롭 세트(320)에 저장된다. 이 내부 카운터(310)의 값과 플립 플롭 세트(320)의 값은 도 2 (b)에서 F.CNT와 DFF-INT로 표시된다.
도 2 (b)는 링 발진기(100)의 동작을 보여준다. 설명을 위해 링 발진기(100) 의 발진 주기는 1ns이고 START 신호와 STOP 신호의 시간 간격은 3.2ns라고 가정한다. START 신호가 활성화되면, OSC 신호는 1ns의 주기로 발진을 시작한다. OSC 신호의 상승 에지에서 내부 카운터(310)의 값이 증가한다. STOP 신호가 3.2 ns에서 활성화되면, 내부 카운터(310)의 값은 플립 플롭 세트(310)에 '4' 로 저장된다. 따라서 '4'는 플립 플롭 세트(320)에 저장되며, 이는 시간 간격이 3ns ~ 4ns임을 나타낸다.
하드웨어 유닛인 제 2 지연 라인 (200)은 링 발진기(100)의 시간 간격 정밀도를 향상시키기 위해 설계된다.
도 3은 제 2 지연 라인(200)과 플립 플롭 어레이(400)의 동작을 설명한다.
링 발진기(100)에서 출력되는 OSC 신호와 STOP 신호는 도 3 (a)의 왼쪽에 표시된다. OSC 신호는 제 2 지연 라인(200)을 따라 전파하여, 각 버퍼 요소 이후의 신호가 작은 간격 Δt만큼 지연되도록 한다. STOP 신호가 주어지면, 모든 버퍼의 출력은 제 2 지연 라인(200)에 연결된 플립 플롭 어레이(400)에 저장된다. 이 플립 플롭 어레이는 도 3(a)에서 DFF-FRA로 표시된다. 플립 플롭 어레이(400)에 저장된 값은 OSC 신호가 제 2 지연 라인(200)의 버퍼를 통해 전파하는 버퍼 수를 나타내며, 이는 OSC 신호의 상승 에지 이후 경과한 시간을 나타낸다. 이 간격 Δt는 발진 주기보다 작기 때문에 플립 플롭 어레이(400)에서 포착된 정밀도는 플립 플롭 세트(310)로 포착된 정밀도보다 낫다.
이하에서, 제 1 지연 라인(110)에 포함되는 다수의 버퍼를 각각 제 1 버퍼로 지칭하고, 제 2 지연 라인(120)에 포함되는 다수의 버퍼를 각각 제 2 버퍼로 지칭할 수 있다.
도 3 (b)는 제 2 지연 라인(200)의 타이밍 다이어그램을 보여준다. 이 예시에서 각 버퍼 요소의 지연은 0.25ns (Δt = 0.25ns)라고 가정한다. 또한 OSC의 펄스 폭은 전술한 바와 같이 1ns라고 가정한다. OSC 신호는 지연없이 L0을 통과해 전파된 다음 첫 번째 요소를 통과하는 데 0.25ns가 소요된다. 또한 L2 및 L3를 통과하는 신호는 각각 0.5ns 및 0.75ns만큼 지연된다. 네 번째 요소를 지나면 신호가 1ns만큼 지연된다. 이는 OSC의 첫 번째 상승 에지가 L4로 전달되는 시점까지 OSC의 두 번째 상승 에지가 L0에서 수신됨을 의미한다. 즉, OSC의 주기는 4 개의 버퍼에 의한 전파 지연에 해당한다. 본 실시예에서 링 발진기(100)의 파장은 전파 지연이 OSC주기에 해당하는 버퍼의 수로 정의된다. 이 예에서 OSC주기는 4이다. 도 3 (b)에서 L0 = L3 = 1, L1 = L2 = 0 일 때 STOP 신호가 주어지며 결과적으로 값이 DFF-FRA[3:0]에 “1001”로 저장된다. 이것은 STOP 신호가 3.25 ns에서 주어진다는 것을 나타낸다.
일반적으로 START 신호에서 STOP 신호까지의 시간 간격은 다음 수학식 1 과 같이 표현된다.
수학식 1에서 I는 링 발진기(100) 의 사이클 수이고, P는 플립 플롭 어레이(400)에서 상승 에지 (즉, 값이 '0'이고 이전 버퍼가 '1'을 저장하는 첫 번째 버퍼)의 위치이고, λ는 파장이고, tL은 진동주기의 주기이다. 도 3의 예에서, I = 3, P = 1, λ = 4 및 tL = 1ns이다. 수학식 1로부터, T = 3.25ns가 얻어진다.
내부 카운터(310)는 OSC 신호에서 값을 업데이트하기 위해 전환 기간을 필요로 하므로, 결과적으로 이 전환 기간 동안 STOP 신호가 주어질 확률이 존재한다. 이 경우 플립 플롭 세트(310)에 저장된 값이 유효하지 않을 수 있다. 보조 카운터(500)는 지연된 OSC(Delayed OSC) 신호로 값을 업데이트하는데 사용된다. 보조 카운터(500)는 도 2(a)에 도시된 카운터(300)와 유사하게 구성될 수 있다. 즉, 보조 카운터(500)는 지연된 OSC의 값을 카운팅하는 보조 내부 카운터와 STOP 신호에 따라 보조 내부 카운터의 값을 저장하는 보조 플립 플롭 세트를 포함할 수 있다. 도 4에 나타낸 예에서, 이 지연된 OSC는 원래의 OSC 신호로부터 2 개의 버퍼만큼 지연된 L2로부터 생성된다. 한 쌍의 카운터를 사용하면 두 카운터 중 하나의 값은 항상 안정적이다. 일반적으로 지연은 파장의 절반으로 선택된다. 도 4는 내부 카운터(310)의 값이 3에서 4로 전환되는 동안 STOP 신호가 주어지는 경우의 예를 보여준다. 따라서 이 경우 플립 플롭 세트(320) 에 저장된 값이 유효하지 않을 수 있다. 지연된 OSC(Delayed OSC) 신호는 OSC로부터 0.5ns 지연되고 보조 카운터(500)는 이 지연된 OSC 신호에 의해 업데이트된다. 도 4에서 지연된 OSC 신호를 카운팅한 값은 S.CNT로 표시되고 STOP 신호가 주어질 때 보조 카운터(500)의 값은 DFF-INT-2로 표시된다. 도시된 바와 같이 STOP 신호가 주어질 때 보조 카운터(500)의 값은 안정적으로 3이 저장된다. 보조 카운터(500)를 사용하면 카운터(300)의 전환 기간에 STOP 신호가 주어져도 유효한 값을 사용할 수 있다.
두 카운터(300, 500) 중에서 안정적인 데이터를 저장하는 값을 선택해야 한다. 이를 위해 다음 수학식 2를 사용하여 I의 최종 값을 결정한다.
여기서 Ip 와 In 은 각각 STOP 신호가 주어질 때 카운터(300) 및 보조 카운터(500)의 값을 나타낸다. P는 수학식 1에서와 동일하고, K는 지연된 OSC 신호와 원래의 OSC 신호 사이의 지연 요소 즉 버퍼의 수에 대응한다. 도 4의 예에서, P = 0 이고 K = 2이므로 I = In = 3이다. 카운터(300)가 불안정한 반면 보조 카운터(500)는 안정된 값을 저장하기 때문에 이것은 올바른 선택이다.
실시간 추정부(600)는 전술한 바와 같이 플립 플롭 어레이(400)의 값으로부터 두 개의 상승 에지 위치 사이의 거리로부터 λ를 추정하고, P값을 결정할 수 있다. 또한 카운터(300)와 보조 카운터(500)의 값을 참조하여 I 값을 결정할 수 있다.
이와 같이 TDC(1000)에서 제공되는 I, λ 및 P는 정수이다. I, λ 및 P에서 TDC(1000) 값을 정상 시간 단위로 변환해야 한다. 명백하게, 버퍼 요소의 지연 시간 TLBS가 결정되면 START 신호와 STOP 신호 사이의 시간은 다음 수학식 3과 같다.
PVT 동작으로 인해 해상도가 안정적이지 않으므로 가능한 한 자주 업데이트 해야 한다. 실시간으로 해상도를 추정하는 해법은 도 5에 나와 있다.
도 5는 본 발명의 다른 실시예에 의한 TDC(2000)를 나타내는 블록도이다.
도 5의 TDC(2000)는 도 1의 TDC(1000)에서 출력되는 정수 값을 정상 시간 단위로 변환하여 출력한다.
TDC(2000)는 도 1의 TDC(1000), TDC(1000)를 제어하는 드라이버(710), TDC(1000)의 출력을 시간 단위의 값으로 변환하는 컨버터(730)를 포함한다.
TDC(2000)는 TDC(1000)의 출력을 버퍼링하여 컨버터(730)에 제공하는 버퍼(720)를 더 포함할 수 있다.
컨버터(1300)는 시간 단위 변환을 위한 회로를 나타낸다. 보조 카운터(500) 덕분에, TDC(1000)는 여러 STOP 이벤트를 샘플링 할 수 있다. 따라서, 드라이버(710)를 이용하여 2 개의 STOP 펄스를 부가함으로써 시간 변환이 간단해질 수 있다. 드라이버(710)의 파형은 도 5 (b)에 나와 있다.
드라이버(710)는 클록 신호(CLK), TSTART 신호, TSTOP 신호에 따라 START 신호와 STOP 신호를 생성하여 TDC(1000)를 제어한다.
도 5(b)에 도시된 바와 같이 드라이버(710)는 TSTART 신호의 상승 에지를 감지하고 START 신호를 끌어 올린다. 드라이버(710)는 클록 신호에 따라 TSTOP 신호를 샘플링하여 STOP 신호의 상승 펄스를 생성한다.
도 5(b)에서 STOP 신호의 두 상승 펄스에 대응하는 TDC(1000)의 두 값이 각각 800 및 1800이라고 가정한다. 그렇다면 Tn - Tn-1 = 1000 은 CLK의 1 클럭 주기에 해당한다. 이 주기가 20ns라고 가정하면 해상도 TLBS = 20ps이다.
마지막으로, 링 발진기(100)의 주파수는 다음과 같이 계산된다.
여기서 λ는 파장, TLBS는 TDC(1000)의 해상도이다.
1000: TDC
110: 인버터
120: 제 1 지연 라인 (DELAY LINE I)
200: 제 2 지연 라인 (DELAY LINE II)
300: 카운터
400: 플립 플롭 어레이
500: 보조 카운터
600: 실시간 추정부
110: 인버터
120: 제 1 지연 라인 (DELAY LINE I)
200: 제 2 지연 라인 (DELAY LINE II)
300: 카운터
400: 플립 플롭 어레이
500: 보조 카운터
600: 실시간 추정부
Claims (10)
- 시작 신호에 의해 활성화되는 제 1 지연 라인을 포함하며 발진 신호를 출력하는 링 발진기;
상기 발진 신호를 순차적으로 지연하는 다수의 버퍼를 포함하고 상기 다수의 버퍼의 출력 중 어느 하나를 지연 발진 신호로 제공하는 제 2 지연 라인;
정지 신호에 동기하여 상기 발진 신호에 따른 계수 결과를 저장하는 카운터;
상기 정지 신호에 동기하여 상기 제 2 지연 라인에 포함된 상기 다수의 버퍼의 출력을 래치하는 플립 플롭 어레이;
상기 정지 신호에 동기하여 상기 지연 발진 신호에 따른 계수 결과를 저장하는 보조 카운터; 및
상기 플립 플롭 어레이의 출력을 참조하여 상기 시작 신호와 상기 정지 신호 사이의 시간과 상기 제 2 지연 라인에 포함된 상기 다수의 버퍼 중 하나의 지연 시간 사이의 관계를 연산하는 실시간 추정부
를 포함하는 TDC. - 청구항 1에 있어서, 상기 링 발진기는
다수의 버퍼를 포함하는 상기 제 1 지연 라인; 및
상기 제 1 지연 라인의 출력을 반전하여 상기 제 1 지연 라인에 입력시키는 인버터
를 포함하되,
상기 발진 신호를 출력하는 버퍼는 상기 시작 신호에 의해 활성화 여부가 제어되는 TDC. - 청구항 1에 있어서, 상기 카운터는
상기 발진 신호에 동기하여 계수 동작을 진행하는 내부 카운터; 및
상기 정지 신호에 동기하여 상기 카운터의 출력을 래치하는 플립 플롭 세트
를 포함하는 TDC. - 청구항 1에 있어서, 상기 제 2 지연 라인에 포함된 상기 다수의 버퍼는 각각 상기 발진 신호의 주기보다 짧은 지연 시간을 갖는 TDC.
- 청구항 4에 있어서, 상기 플립 플롭 어레이에 저장되는 값은 상기 시작 신호와 상기 정지 신호 사이의 시간을 상기 발진 신호의 1 주기로 나누었을 때 나머지 성분에 대응하는 값인 TDC.
- 청구항 5에 있어서, 상기 실시간 추정부는 상기 시작 신호와 상기 정지 신호 사이의 시간 T에 대응하는 정수값 I, P, λ를 결정하되,
상기 T는로 결정되며,
이때 I는 상기 시작 신호와 상기 정지 신호 사이에 존재하는 상기 발진 신호의 사이클 수에 대응하고, P는 상기 플립 플롭 어레이에서 상기 제 2 지연 라인을 통과하는 상기 발진 신호의 상승 에지를 나타내는 위치에 대응하고, λ는 상기 발진 신호의 한 주기에 대응하는 상기 제 2 지연 라인의 버퍼의 개수, tL은 상기 발진 신호의 주기인 TDC. - 청구항 6에 있어서, 상기 실시간 추정부는 상기 I를 결정하기 위하여 상기 카운터의 출력 값과 상기 보조 카운터의 출력값을 더 참조하되,
상기 I는이고,
이때 Ip는 상기 정지 신호가 활성화된 시점에서 상기 카운터의 출력이고, In은 상기 정지 신호가 활성화된 시점에서 상기 보조 카운터의 출력이며, K는 상기 발진 신호와 상기 지연 발진 신호의 위상차에 대응하는 상기 제 2 지연 라인의 버퍼의 개수에 대응하는 TDC. - 청구항 7에 있어서, 클록 신호에 동기하여 상기 시작 신호와 상기 정지 신호를 제공하는 드라이버; 및
상기 TDC의 출력을 시간 단위로 변환하는 컨버터
를 더 포함하는 TDC. - 청구항 8에 있어서, 상기 컨버터는 상기 제 2 지연 라인에 포함되는 상기 다수의 버퍼 중 하나의 지연 시간 TLBS를 tL/λ로 결정하되, 상기 TLBS는 상기 TDC의 해상도에 대응하는 TDC.
- 청구항 9에 있어서, 상기 드라이버는 상기 시작 신호의 펄스를 상기 TDC에 제공한 후 상기 정지 신호의 제 1 펄스와 상기 정지 신호의 제 2 펄스를 일정한 시간 간격을 두고 순차적으로 상기 TDC에 제공하며, 상기 컨버터는 상기 제 1 펄스와 상기 제 2 펄스 사이의 시간과 상기 TDC의 출력을 이용하여 상기 TLBS를 연산하는 TDC.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170161553A KR102420037B1 (ko) | 2017-11-29 | 2017-11-29 | 실시간 캘리브레이션을 지원하는 tdc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170161553A KR102420037B1 (ko) | 2017-11-29 | 2017-11-29 | 실시간 캘리브레이션을 지원하는 tdc |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190063492A KR20190063492A (ko) | 2019-06-10 |
| KR102420037B1 true KR102420037B1 (ko) | 2022-07-12 |
Family
ID=66848466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170161553A KR102420037B1 (ko) | 2017-11-29 | 2017-11-29 | 실시간 캘리브레이션을 지원하는 tdc |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102420037B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110493974B (zh) * | 2019-08-22 | 2022-01-04 | 南京市罗奇泰克电子有限公司 | 一种osp药水自动添加系统及其应用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150077279A1 (en) | 2013-09-17 | 2015-03-19 | Qualcomm Incorporated | Time-to-digital converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4248950B2 (ja) * | 2003-06-24 | 2009-04-02 | 株式会社ルネサステクノロジ | 乱数発生装置 |
| KR100728654B1 (ko) * | 2005-12-02 | 2007-06-14 | 주식회사 애트랩 | 시간-디지털 변환 회로 |
| KR100845323B1 (ko) * | 2007-04-27 | 2008-07-10 | 주식회사 애트랩 | 아날로그-디지털 변환기 |
-
2017
- 2017-11-29 KR KR1020170161553A patent/KR102420037B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150077279A1 (en) | 2013-09-17 | 2015-03-19 | Qualcomm Incorporated | Time-to-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190063492A (ko) | 2019-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9379714B1 (en) | Circuits and methods of TAF-DPS vernier caliper for time-of-flight measurement | |
| TWI338823B (en) | Time-to-digital converter, method for time-to-digital conversion using the same and software program or product associated therewith | |
| EP2301145B1 (en) | Circuit with a time to digital converter and phase measuring method | |
| KR100982103B1 (ko) | 시간-디지털 변환기, 시간-디지털 변환 방법 및 컴퓨터 판독가능한 저장 매체 | |
| US10615810B2 (en) | Integrated circuit comprising circuitry to determine settings for an injection-locked oscillator | |
| Nissinen et al. | A CMOS time-to-digital converter based on a ring oscillator for a laser radar | |
| US10534322B2 (en) | Use of ring oscillators for multi-stop time measurements | |
| Keränen et al. | A wide range, 4.2 ps (rms) precision CMOS TDC with cyclic interpolators based on switched-frequency ring oscillators | |
| JP5800752B2 (ja) | 信号源同期回路 | |
| JP6844368B2 (ja) | 時間デジタル変換器 | |
| KR102420037B1 (ko) | 실시간 캘리브레이션을 지원하는 tdc | |
| US8384440B2 (en) | High resolution capture | |
| JP2002196087A (ja) | 時間測定回路 | |
| JP5718529B2 (ja) | 電気信号のレベルの持続時間を測定するための装置 | |
| CZ20032393A3 (cs) | Zařízení pro měření časových intervalů | |
| JP2013205092A (ja) | 時間測定装置 | |
| US10528010B2 (en) | Range finding device | |
| EP1983650A1 (en) | Corrected DE translation: Differenzzeit-Digital-Wandler Corrected FR translation: Convertisseur temps différentiel-numérique | |
| JP2000227483A (ja) | 時間測定回路 | |
| RU2627136C1 (ru) | Многоканальное устройство для измерения временных интервалов | |
| Russo et al. | FPGA-Based Clock Phase Alignment Circuit for Frame Jitter Reduction | |
| CN117008093A (zh) | 信号发射接收系统及其方法 | |
| JP3955039B2 (ja) | 超音波距離センサ | |
| JP2021089292A (ja) | 時間デジタル変換器 | |
| JP5509624B2 (ja) | 信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |